JPH03163580A - データ自動出力暗号処理回路 - Google Patents
データ自動出力暗号処理回路Info
- Publication number
- JPH03163580A JPH03163580A JP1304304A JP30430489A JPH03163580A JP H03163580 A JPH03163580 A JP H03163580A JP 1304304 A JP1304304 A JP 1304304A JP 30430489 A JP30430489 A JP 30430489A JP H03163580 A JPH03163580 A JP H03163580A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output data
- processing
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデータ自動出力暗号処理回路に関し、特にデジ
タル通信装置等に使用するデータ自動出力暗号処理回路
に関する． 〔従来の技術〕 従来、データ自動出力暗号処理回路のデータ出力方法は
、暗号（復号）化処理回路の処理状態をＣＰＵにより監
視を行い、処理終了を確認した後、ＣＰＵが出力制御を
行うことによりデータを出力させ、さらにＣＰＵの制御
により外部回路へのデータ書き込みを行っていた． 〔発明が解決しようとする課題〕 上述した従来のデータ自動出力暗号処理回路は、処理終
了データを出力するために、ＣＰＵが常時暗号（復号〉
化処理回路の処理状態を監視して処理終了を確認し、そ
の後にＣＰＵが暗号（復号）化処理回路からの読み出し
制御を行い、さらに、外部回路に出力データを書き込む
制御を行う構成となっていたため、ＣＰＵの処理項目内
容を増やしてしまう結果となり、システムとしての処理
時間が長くなるという欠点と、回路構戒が複雑になると
いう欠点を持っていた。
タル通信装置等に使用するデータ自動出力暗号処理回路
に関する． 〔従来の技術〕 従来、データ自動出力暗号処理回路のデータ出力方法は
、暗号（復号）化処理回路の処理状態をＣＰＵにより監
視を行い、処理終了を確認した後、ＣＰＵが出力制御を
行うことによりデータを出力させ、さらにＣＰＵの制御
により外部回路へのデータ書き込みを行っていた． 〔発明が解決しようとする課題〕 上述した従来のデータ自動出力暗号処理回路は、処理終
了データを出力するために、ＣＰＵが常時暗号（復号〉
化処理回路の処理状態を監視して処理終了を確認し、そ
の後にＣＰＵが暗号（復号）化処理回路からの読み出し
制御を行い、さらに、外部回路に出力データを書き込む
制御を行う構成となっていたため、ＣＰＵの処理項目内
容を増やしてしまう結果となり、システムとしての処理
時間が長くなるという欠点と、回路構戒が複雑になると
いう欠点を持っていた。
本発明の目的は、上述の欠点を排除し、システムとして
の処理時間が長くなるＣＰＵの制御なしにデータの読み
出しを行い、さらに、外部回路に出力データの書き込み
を行う回路構成の簡単なデータ自動出力暗号処理回路を
提供することにある。
の処理時間が長くなるＣＰＵの制御なしにデータの読み
出しを行い、さらに、外部回路に出力データの書き込み
を行う回路構成の簡単なデータ自動出力暗号処理回路を
提供することにある。
第１の発明のデータ自動出力暗号処理回路は、暗号化を
行うための鍵をラッチする鍵ラッチ回路と、暗号化すべ
き入力データのラッチを行う入力データラッチ回路と、
この入力データラッチ回路にラッチした前記入力データ
にブロック暗号化処理を行い処理結果および処理終了信
号を出力する暗号化処理回路と、この暗号化処理回路の
前記処理結果である出力データのラッチを行う出力デー
タラッチ回路と、この出力データラッチ回路にラッチし
た前記出力データを上位から順に選択して暗号化処理終
了データを自動的に出力する出力データ選択回路と、前
記暗号化処理回路が出力した前記処理終了信号によって
起動し前記出力データ選択回路のデータ選択制御を行う
出力データ選択制御カウンタ回路と、この出力データ選
択制御カウンタ回路の起動に連動して起動し前記暗号化
処理終了データを外部回路に書き込むための書き込み信
号を出力する書き込み信号制御回路とを備えている． 第２の発明のデータ自動出力暗号処理回路は、復号化を
行うための鍵をラッチする鍵ラッチ回路と、暗号化され
ており復号化すべき入力データのラッチを行う入力デー
タラッチ回路と、この入力データラッチ回路にラッチし
た前記入力データにブロック復号化処理を行い処理結果
および処理終了信号を出力する復号化処理回路と、この
復号化処理回路の前記処理結果である出力データのラッ
チを行う出力データラッチ回路と、この出力データラッ
チ回路にラッチした前記出力データを上位から順に選択
して復号化処理終了データを自動的に出力する出力デー
タ選択回路と、前記復号化処理回路が出力した前記処理
終了信号によって起動し前記出力データ選択回路のデー
タ選択制御を行う出力データ選択制御カウンタ回路と、
この出力データ選択制御カウンタ回路の起動に連動して
起動し前記復号化処理終了データを外部回路に書き込む
ための書き込み信号を出力する書き込み信号制御回路と
を備えている。
行うための鍵をラッチする鍵ラッチ回路と、暗号化すべ
き入力データのラッチを行う入力データラッチ回路と、
この入力データラッチ回路にラッチした前記入力データ
にブロック暗号化処理を行い処理結果および処理終了信
号を出力する暗号化処理回路と、この暗号化処理回路の
前記処理結果である出力データのラッチを行う出力デー
タラッチ回路と、この出力データラッチ回路にラッチし
た前記出力データを上位から順に選択して暗号化処理終
了データを自動的に出力する出力データ選択回路と、前
記暗号化処理回路が出力した前記処理終了信号によって
起動し前記出力データ選択回路のデータ選択制御を行う
出力データ選択制御カウンタ回路と、この出力データ選
択制御カウンタ回路の起動に連動して起動し前記暗号化
処理終了データを外部回路に書き込むための書き込み信
号を出力する書き込み信号制御回路とを備えている． 第２の発明のデータ自動出力暗号処理回路は、復号化を
行うための鍵をラッチする鍵ラッチ回路と、暗号化され
ており復号化すべき入力データのラッチを行う入力デー
タラッチ回路と、この入力データラッチ回路にラッチし
た前記入力データにブロック復号化処理を行い処理結果
および処理終了信号を出力する復号化処理回路と、この
復号化処理回路の前記処理結果である出力データのラッ
チを行う出力データラッチ回路と、この出力データラッ
チ回路にラッチした前記出力データを上位から順に選択
して復号化処理終了データを自動的に出力する出力デー
タ選択回路と、前記復号化処理回路が出力した前記処理
終了信号によって起動し前記出力データ選択回路のデー
タ選択制御を行う出力データ選択制御カウンタ回路と、
この出力データ選択制御カウンタ回路の起動に連動して
起動し前記復号化処理終了データを外部回路に書き込む
ための書き込み信号を出力する書き込み信号制御回路と
を備えている。
次に、本発明について図面を参照して説明する．
第１図は本発明の一実施例を示すブロック図である。
第１図に示す実施例は入力データをブロック暗号化する
実施例であり、１１は暗号化のための鍵をラッチするた
めの鍵ラッチ回路、１２は暗号化すべきデータを１ブロ
ック分ラッチするための入力データラッチ回路、１３は
暗号化処理回路、１４は出力データラッチ回路、１５は
出力データ選択回路、１６は出力データ選択制御カウン
タ回路、１７は書き込み信号制御回路である．以下、第
１図に示す実施例の動作について説明する． まず、鍵ラッチ回路１１に暗号化のための鍵の入力を行
う。鍵の入力は、ラッチ回路選択信号１０４により鍵ラ
ッチ回路１１を選択し、入力イネーブル信号１０２によ
り回路をイネーブルにして、データ／鍵入力１０１から
鍵を上位から順に入力し、書き込み信号１０３により書
き込みを行う。
実施例であり、１１は暗号化のための鍵をラッチするた
めの鍵ラッチ回路、１２は暗号化すべきデータを１ブロ
ック分ラッチするための入力データラッチ回路、１３は
暗号化処理回路、１４は出力データラッチ回路、１５は
出力データ選択回路、１６は出力データ選択制御カウン
タ回路、１７は書き込み信号制御回路である．以下、第
１図に示す実施例の動作について説明する． まず、鍵ラッチ回路１１に暗号化のための鍵の入力を行
う。鍵の入力は、ラッチ回路選択信号１０４により鍵ラ
ッチ回路１１を選択し、入力イネーブル信号１０２によ
り回路をイネーブルにして、データ／鍵入力１０１から
鍵を上位から順に入力し、書き込み信号１０３により書
き込みを行う。
鍵入力後、入力データラッチ回路２に暗号化処理を行う
データを１ブロック分入力する。データの入力は、ラッ
チ回路選択信号１０４により入力データラッチ回路２を
選択し、以下、鍵入力の場合と同様の操作を行う． データ入力後、暗号化処理回路１３において鍵ラッチ回
路１１の鍵１０６を用い入カデータラツナ回路１２の入
力データ１０７のブロック暗号化処理を行う．処理終了
後、暗号化処理回路１３は、出力データラッチ回路１４
に暗号化された１ブロック分の処理終了データ１０９を
出力し、処理データラッチ信号１０８によりラッチさせ
る。また、暗号化処理回路１３は、処理データラッチ信
号１０８を出力した後、暗号処理終了信号１１３を出力
し、これにより出力データ選択制御カウンタ回路１６を
イネーブルにする． 出力データ選択制御カウンタ回路１６はイネーブル後、
クロック１０５により所定のカウントアップを実行し、
出力データ選択回路１５を制御するための出力データ選
択回路制御信号１１２を出力する。これにより、出力デ
ータ選択回路１５は、出力データラッチ回路４のラッチ
出力データ１１０を上位から順に自動出力する．また、
出力データ選択制御カウンタ回路１６は、カウントアッ
プ中に書き込み信号制御回路１７に書き込み信号制御回
路イネーブル信号１１４を出力して書き込み信号制御回
路１７をイネーブルにする．書き込み信号制御回路１７
は、イネーブルになると、クロック１０５を基にして出
力データを外部回路に書き込むための外部回路書き込み
信号１１５を出力する。
データを１ブロック分入力する。データの入力は、ラッ
チ回路選択信号１０４により入力データラッチ回路２を
選択し、以下、鍵入力の場合と同様の操作を行う． データ入力後、暗号化処理回路１３において鍵ラッチ回
路１１の鍵１０６を用い入カデータラツナ回路１２の入
力データ１０７のブロック暗号化処理を行う．処理終了
後、暗号化処理回路１３は、出力データラッチ回路１４
に暗号化された１ブロック分の処理終了データ１０９を
出力し、処理データラッチ信号１０８によりラッチさせ
る。また、暗号化処理回路１３は、処理データラッチ信
号１０８を出力した後、暗号処理終了信号１１３を出力
し、これにより出力データ選択制御カウンタ回路１６を
イネーブルにする． 出力データ選択制御カウンタ回路１６はイネーブル後、
クロック１０５により所定のカウントアップを実行し、
出力データ選択回路１５を制御するための出力データ選
択回路制御信号１１２を出力する。これにより、出力デ
ータ選択回路１５は、出力データラッチ回路４のラッチ
出力データ１１０を上位から順に自動出力する．また、
出力データ選択制御カウンタ回路１６は、カウントアッ
プ中に書き込み信号制御回路１７に書き込み信号制御回
路イネーブル信号１１４を出力して書き込み信号制御回
路１７をイネーブルにする．書き込み信号制御回路１７
は、イネーブルになると、クロック１０５を基にして出
力データを外部回路に書き込むための外部回路書き込み
信号１１５を出力する。
出力データ選択制御カウンタ回路１６が出力データ選択
回路１５を制御して行う出力データ１１１の出力と、書
き込み信号制御回路１７の外部回路書き込み信号１１５
の出力とを同時に行い、これにより随時外部回路への出
力データ１１１の書き込みを行う。
回路１５を制御して行う出力データ１１１の出力と、書
き込み信号制御回路１７の外部回路書き込み信号１１５
の出力とを同時に行い、これにより随時外部回路への出
力データ１１１の書き込みを行う。
本実施例は、従来例においてＣＰＵが行っていた暗号化
処理回路の処理状態の監視を本実施例内部で行い、暗号
化処理回路からの読み出し制御と、外部回路への書き込
み制御とを本実施例内部において同時に行うことにより
、ＣＰＵの処理項目内容の増加によるシステムとしての
処理時間の増加と、回路構成の複雑化を排除する． 第１図に示す実施例における暗号化処理回路１３を復号
化処理回路で置換え、鍵ラッチ回路１１に復号化のため
の鍵を入力し、入力データラッチ回路にブロック暗号化
されているデータを入力するようにすれば、ブロック暗
号化されている入力データを復号化する本発明の一実施
例が得られ、その効果は第１図に示す実施例の効果と同
じである。
処理回路の処理状態の監視を本実施例内部で行い、暗号
化処理回路からの読み出し制御と、外部回路への書き込
み制御とを本実施例内部において同時に行うことにより
、ＣＰＵの処理項目内容の増加によるシステムとしての
処理時間の増加と、回路構成の複雑化を排除する． 第１図に示す実施例における暗号化処理回路１３を復号
化処理回路で置換え、鍵ラッチ回路１１に復号化のため
の鍵を入力し、入力データラッチ回路にブロック暗号化
されているデータを入力するようにすれば、ブロック暗
号化されている入力データを復号化する本発明の一実施
例が得られ、その効果は第１図に示す実施例の効果と同
じである。
以上説明したように、本発明は、従来のデータ自動出力
暗号処理回路と比べてデータの出力制御および外部回路
への書き込み制御にＣＰＵを必要としないため、ＣＰＵ
がデータの出力制御および書き込み制御を行うために起
こる処理時間の超過を排除し、また、ＣＰＵを介在させ
ないことにより回路構成の簡略化を行い、更に、装置等
に実装した場合の占有面積を縮小できるので装置等を小
型化できるという効果がある．
暗号処理回路と比べてデータの出力制御および外部回路
への書き込み制御にＣＰＵを必要としないため、ＣＰＵ
がデータの出力制御および書き込み制御を行うために起
こる処理時間の超過を排除し、また、ＣＰＵを介在させ
ないことにより回路構成の簡略化を行い、更に、装置等
に実装した場合の占有面積を縮小できるので装置等を小
型化できるという効果がある．
第１図は本発明の一実施例を示すブロック図である．
１１・・・鍵ラッチ回路、１２・・・入カデータラッチ
回路、１３・・・暗号化処理回路、１４・・・出力デー
タラッチ回路、１５・・・出力データ選択回路、１６・
・・出力データ選択制御カウンタ回路、１７・・・書き
込み信号制御回路、１０１・・・データ／鍵入力、１０
２・・・入力イネーブル信号、１０３・・・書き込み信
号、、１０４・・・ラッチ回路選択信号、１０５・・・
クロック、１０６・・・鍵、１０７・・・入力データ、
１０８・・・出力データラッチ信号、１０９・・・処理
終了データ、１１０・・・ラッチ出力データ、１１１・
・・出力データ、１１２・・・出力データ制御回路制御
信号、１１３・・・暗号化処理終了信号、１１４・・・
書き込み信号制御回路イネーブル信号、１１５・・・外
部回路書き込み信号。
回路、１３・・・暗号化処理回路、１４・・・出力デー
タラッチ回路、１５・・・出力データ選択回路、１６・
・・出力データ選択制御カウンタ回路、１７・・・書き
込み信号制御回路、１０１・・・データ／鍵入力、１０
２・・・入力イネーブル信号、１０３・・・書き込み信
号、、１０４・・・ラッチ回路選択信号、１０５・・・
クロック、１０６・・・鍵、１０７・・・入力データ、
１０８・・・出力データラッチ信号、１０９・・・処理
終了データ、１１０・・・ラッチ出力データ、１１１・
・・出力データ、１１２・・・出力データ制御回路制御
信号、１１３・・・暗号化処理終了信号、１１４・・・
書き込み信号制御回路イネーブル信号、１１５・・・外
部回路書き込み信号。
Claims (1)
- 【特許請求の範囲】 １、暗号化を行うための鍵をラッチする鍵ラッチ回路と
、暗号化すべき入力データのラッチを行う入力データラ
ッチ回路と、この入力データラッチ回路にラッチした前
記入力データにブロック暗号化処理を行い処理結果およ
び処理終了信号を出力する暗号化処理回路と、この暗号
化処理回路の前記処理結果である出力データのラッチを
行う出力データラッチ回路と、この出力データラッチ回
路にラッチした前記出力データを上位から順に選択して
暗号化処理終了データを自動的に出力する出力データ選
択回路と、前記暗号化処理回路が出力した前記処理終了
信号によって起動し前記出力データ選択回路のデータ選
択制御を行う出力データ選択制御カウンタ回路と、この
出力データ選択制御カウンタ回路の起動に連動して起動
し前記暗号化処理終了データを外部回路に書き込むため
の書き込み信号を出力する書き込み信号制御回路とを備
えたことを特徴とするデータ自動出力暗号処理回路。 ２、復号化を行うための鍵をラッチする鍵ラッチ回路と
、暗号化されており復号化すべき入力データのラッチを
行う入力データラッチ回路と、この入力データラッチ回
路にラッチした前記入力データにブロック復号化処理を
行い処理結果および処理終了信号を出力する復号化処理
回路と、この復号化処理回路の前記処理結果である出力
データのラッチを行う出力データラッチ回路と、この出
力データラッチ回路にラッチした前記出力データを上位
から順に選択して復号化処理終了データを自動的に出力
する出力データ選択回路と、前記復号化処理回路が出力
した前記処理終了信号によって起動し前記出力データ選
択回路のデータ選択制御を行う出力データ選択制御カウ
ンタ回路と、この出力データ選択制御カウンタ回路の起
動に連動して起動し前記復号化処理終了データを外部回
路に書き込むための書き込み信号を出力する書き込み信
号制御回路とを備えたことを特徴とするデータ自動出力
暗号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304304A JP3043347B2 (ja) | 1989-11-22 | 1989-11-22 | データ自動出力暗号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1304304A JP3043347B2 (ja) | 1989-11-22 | 1989-11-22 | データ自動出力暗号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03163580A true JPH03163580A (ja) | 1991-07-15 |
| JP3043347B2 JP3043347B2 (ja) | 2000-05-22 |
Family
ID=17931420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1304304A Expired - Lifetime JP3043347B2 (ja) | 1989-11-22 | 1989-11-22 | データ自動出力暗号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3043347B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6016945B2 (ja) * | 2012-12-12 | 2016-10-26 | 京セラ株式会社 | 音響発生器、音響発生装置および電子機器 |
-
1989
- 1989-11-22 JP JP1304304A patent/JP3043347B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3043347B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5513262A (en) | Device for enciphering and deciphering, by means of the DES algorithm, data to be written to be read from a hard disk | |
| US4797928A (en) | Encryption printed circuit board | |
| EP0002388B1 (en) | Data processing terminal | |
| US4862156A (en) | Video computer system including multiple graphics controllers and associated method | |
| US6393564B1 (en) | Decrypting device | |
| JPH03261987A (ja) | ファイル暗号化方法およびファイル暗号システム | |
| US20060129845A1 (en) | Memory information protection system and methods | |
| US4910776A (en) | Encryption printed circuit board | |
| US5544244A (en) | Method for protecting an enciphered computer object code against cryptanalysis | |
| US7386124B2 (en) | Block encoding method and block encoding/decoding circuit | |
| JPH03163580A (ja) | データ自動出力暗号処理回路 | |
| JP2002297030A (ja) | 暗号処理装置及び暗号処理方法並びにプログラム | |
| JP4234372B2 (ja) | データ暗号化方法，データ復号化方法および集積回路 | |
| JP2661086B2 (ja) | 暗号化方法 | |
| JP4335374B2 (ja) | データ変換装置及びデータ変換方法 | |
| KR100528890B1 (ko) | 다양한 인터페이스를 갖는 고속 블럭 암호 장치 및 그구동 방법 | |
| EP1460797B1 (en) | Secure access and processing of an encryption/decryption key | |
| JPH0553921A (ja) | 集積回路 | |
| JP2003203013A (ja) | マイクロプロセッサとそのプログラム作成装置及びプログラムデバック装置 | |
| JPH0528048A (ja) | 補助記憶媒体におけるデータの暗号化方式 | |
| JPH0547875B2 (ja) | ||
| CN116756759A (zh) | 一种混合程序加密解密算法的方法、芯片及系统 | |
| JPS59167147A (ja) | 暗号装置 | |
| JPH01191960A (ja) | 半導体ディスク装置の機密保持方式 | |
| JPS58213544A (ja) | 通信制御処理装置 |