JPS611196A - プログラム制御形シ−ケンス制御回路を備えた装置用回路装置 - Google Patents
プログラム制御形シ−ケンス制御回路を備えた装置用回路装置Info
- Publication number
- JPS611196A JPS611196A JP6401285A JP6401285A JPS611196A JP S611196 A JPS611196 A JP S611196A JP 6401285 A JP6401285 A JP 6401285A JP 6401285 A JP6401285 A JP 6401285A JP S611196 A JPS611196 A JP S611196A
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- voltage
- program
- sequence control
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24139—Recovery from power loss, failure
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Relay Circuits (AREA)
- Safety Devices In Control Systems (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、周辺切換ユニットの切換状態の制御のため、
および、その他の動作機能シーケンスの制御のため、相
応のプログラムメモリヲ備えたプログラム制御形シーケ
ンス制御回路が設けらｎており、このシーケンス制御回
路は、シーケンス障害を惹起する原因の発生の場合に、
このだめに設けられた制御入力側への所定電位の印加に
よってスタートアドレスにリセット可能であり、切換ユ
ニット、シーケンス制御回路のため、および装置のその
他のモジュールのために、直流供給電圧が交流配電源電
圧から導出される、プログラム制御形ンータンス制御回
路を備えた装置１例えば、小形ダイヤリング構内交換機
用回路装置に関する。
および、その他の動作機能シーケンスの制御のため、相
応のプログラムメモリヲ備えたプログラム制御形シーケ
ンス制御回路が設けらｎており、このシーケンス制御回
路は、シーケンス障害を惹起する原因の発生の場合に、
このだめに設けられた制御入力側への所定電位の印加に
よってスタートアドレスにリセット可能であり、切換ユ
ニット、シーケンス制御回路のため、および装置のその
他のモジュールのために、直流供給電圧が交流配電源電
圧から導出される、プログラム制御形ンータンス制御回
路を備えた装置１例えば、小形ダイヤリング構内交換機
用回路装置に関する。
従来の技術
例えば、マイクロプロセッサによって構成されるシーケ
ンス制御回路の使用によって、例えば小形ダイヤリング
構内交換機の場合、特に付加的なコストをかけずに多数
の機能を行なわせることができる。その種の機能は場合
によってはプログラム制御形装置の場合相応の情報入力
によって変更することができる。従って、その際、簡単
な形式でそれぞれのユーザの要求に合致させることがで
きる。例えば、交流電圧配電源に由来したり、または静
電気の帯電した人が装置部に接触した除虫じることがあ
るノイズ・ξルスの発生の際、マイクロプロセッサのシ
ーケンス動作機能の誤った変更が行なわれるおそれがあ
る。例えば、プログラムカウンタが正常にセットされな
い場合、本来のプログラムとは異なったプログラムシー
ケンスが実行されることがある。そのような異常による
影響を阻止するために、プロプラムシーケンスの正常が
否がを監視することができる。このような監視は１例え
ば別個の監視プログラムステップによって可能であり、
その場合そのステップによって場合によっては時限素子
が作動される。１つのプログラムステップの終りに生じ
るコントロールパルスによって新だなプログラムシーケ
ンスが実行されるようにすることもできる。順次連続す
る所定数の制御クロック・ξルス間の時間間隔を監視回
路によって検出するようにしてマイクロプロセッサの自
己監視を行なうようにすることもできる。正常な制御ク
ロック、ａルス列とは異なった状態が捕捉さｎだ場合、
新たにプログラムがスタートせしめられる。
ンス制御回路の使用によって、例えば小形ダイヤリング
構内交換機の場合、特に付加的なコストをかけずに多数
の機能を行なわせることができる。その種の機能は場合
によってはプログラム制御形装置の場合相応の情報入力
によって変更することができる。従って、その際、簡単
な形式でそれぞれのユーザの要求に合致させることがで
きる。例えば、交流電圧配電源に由来したり、または静
電気の帯電した人が装置部に接触した除虫じることがあ
るノイズ・ξルスの発生の際、マイクロプロセッサのシ
ーケンス動作機能の誤った変更が行なわれるおそれがあ
る。例えば、プログラムカウンタが正常にセットされな
い場合、本来のプログラムとは異なったプログラムシー
ケンスが実行されることがある。そのような異常による
影響を阻止するために、プロプラムシーケンスの正常が
否がを監視することができる。このような監視は１例え
ば別個の監視プログラムステップによって可能であり、
その場合そのステップによって場合によっては時限素子
が作動される。１つのプログラムステップの終りに生じ
るコントロールパルスによって新だなプログラムシーケ
ンスが実行されるようにすることもできる。順次連続す
る所定数の制御クロック・ξルス間の時間間隔を監視回
路によって検出するようにしてマイクロプロセッサの自
己監視を行なうようにすることもできる。正常な制御ク
ロック、ａルス列とは異なった状態が捕捉さｎだ場合、
新たにプログラムがスタートせしめられる。
発明が解決しようとする問題点
本発明の課題は、冒頭に記載の形式の装置に使用される
／−クンス制御回路に、前述のような自己監視とは無関
係な監視装置を設け、正常動作機能シーケンスを確保す
ることにある。
／−クンス制御回路に、前述のような自己監視とは無関
係な監視装置を設け、正常動作機能シーケンスを確保す
ることにある。
問題点を解決するための手段
この課題は、本発明によると、交流配電源電圧の断の場
合だけ作動可能な第１の時限素子が設けられており、こ
の第１の時限素子で測定されうる短い時間を越える断の
場合、シーケンス制御回路に対して、新たなプログラム
シーケンス用の所定のスタートアドレスを決めるリセッ
ト信号が発生され、かつ、リセット信号はシーケンス制
御回路の入力側に有効に印加され、その後に行なわれる
交流電圧の回復によって、第２の時限素子が作動され、
この第２の時限素子によって予め決められた時間の経過
後生じる第２の時限素子の制御信号によりシーケンス制
御回路がトリガされるように構成したことにより解決さ
れる。
合だけ作動可能な第１の時限素子が設けられており、こ
の第１の時限素子で測定されうる短い時間を越える断の
場合、シーケンス制御回路に対して、新たなプログラム
シーケンス用の所定のスタートアドレスを決めるリセッ
ト信号が発生され、かつ、リセット信号はシーケンス制
御回路の入力側に有効に印加され、その後に行なわれる
交流電圧の回復によって、第２の時限素子が作動され、
この第２の時限素子によって予め決められた時間の経過
後生じる第２の時限素子の制御信号によりシーケンス制
御回路がトリガされるように構成したことにより解決さ
れる。
実施例
図は、本発明の、プログラム制御形シークンス制御回路
を備えた装置用回路装置の実施例のブロック回路図であ
り、その際、説明に必要な個所しか示していない。
を備えた装置用回路装置の実施例のブロック回路図であ
り、その際、説明に必要な個所しか示していない。
簡略化されたブロック回路図の形式で、小型ダイヤリン
グ構内交換機が示されており、この交換機により、その
種の構成段の交換機のために設けられている内部および
外部接続が可能になる。個々の加入者Ｔｌ＝Ｔｎ間の内
部通話の他に、特に少なくとも１本の線ＡＬを介して公
衆通信網への電話接続の形成が可能である。いずれの加
入者Ｔｌ”−Ｔｎにも１つの加入煮回路ＴＳＩ〜ＴＳｎ
が配設されている。こ汎らの各加入者回路ＴＳ１＝ＴＳ
ｎにおいて、公知の形式で相応のインジケータ回路を介
して当該加入者線の状態が検出される。例えば、５つの
加入者を有する小型構内交換機の全手順シーケンスの制
御は、マイクロプロセッサＭの形でのシーケンス制御回
路によって行なわれる。このマイクロプロセッサ装置Ｍ
は、動作機能シーケンスに必要な全モジュール、例えば
、メモリおよび時限素子および比較装置を含んでいる。
グ構内交換機が示されており、この交換機により、その
種の構成段の交換機のために設けられている内部および
外部接続が可能になる。個々の加入者Ｔｌ＝Ｔｎ間の内
部通話の他に、特に少なくとも１本の線ＡＬを介して公
衆通信網への電話接続の形成が可能である。いずれの加
入者Ｔｌ”−Ｔｎにも１つの加入煮回路ＴＳＩ〜ＴＳｎ
が配設されている。こ汎らの各加入者回路ＴＳ１＝ＴＳ
ｎにおいて、公知の形式で相応のインジケータ回路を介
して当該加入者線の状態が検出される。例えば、５つの
加入者を有する小型構内交換機の全手順シーケンスの制
御は、マイクロプロセッサＭの形でのシーケンス制御回
路によって行なわれる。このマイクロプロセッサ装置Ｍ
は、動作機能シーケンスに必要な全モジュール、例えば
、メモリおよび時限素子および比較装置を含んでいる。
公衆通信交換局に接続されている線ＡＬには１局装置Ａ
Ｓが配設されている。この局装置は、特に所謂発呼ブリ
ッジ、局保持チョーク、および登算検出に必要な装置ユ
ニットを含むことができる。
Ｓが配設されている。この局装置は、特に所謂発呼ブリ
ッジ、局保持チョーク、および登算検出に必要な装置ユ
ニットを含むことができる。
小型ダイヤリング構内交換機の種々の構成ユニットない
し構成素子に必要な供給電圧は、変圧器回路で変圧器Ｔ
を介して交流配電源電圧Ｕｗから得られる部分交流電圧
から導出さ扛る。
し構成素子に必要な供給電圧は、変圧器回路で変圧器Ｔ
を介して交流配電源電圧Ｕｗから得られる部分交流電圧
から導出さ扛る。
ｗｌで、この変圧器の１次巻線が示されている。
１次回路内に設けられる保護エレメントは示していない
。実施例では、２つの２次巻線ｗ ２ オよびｗ３が設
けられている。この２次巻線に生じる部分交流電圧から
、整流器装置ＧＡｌないしＧＡ２を介して供給直流電圧
Ｕ１ないｌ、 Ｕ ２が形成される。前述の整流器装置
は、調整器素子を含むこともできる。電圧Ｕ１は１例え
ば。
。実施例では、２つの２次巻線ｗ ２ オよびｗ３が設
けられている。この２次巻線に生じる部分交流電圧から
、整流器装置ＧＡｌないしＧＡ２を介して供給直流電圧
Ｕ１ないｌ、 Ｕ ２が形成される。前述の整流器装置
は、調整器素子を含むこともできる。電圧Ｕ１は１例え
ば。
５ゼルトの直流電圧であり、集積化された構成ユニット
用の供給電圧として使わｎる。電圧Ｕ２ば、例えば、使
用さねている電気機械的な素子、例えば継電器の電圧給
電のために使うことができる。個々の加入者の給電に必
要な供給電圧の形成ならびに呼出電圧の発生については
示していない。各直流電圧の一方、例えば直流電圧Ｕ２
から、減結合ダイオードＤ７および抵抗Ｒ７を介してツ
ェナダイオードＤδを用いて補助電圧ｕ ｌ ／が形成
され、この補助電圧はその値が少なくとも電子ユニット
用の供給電圧に相応する。この電圧は、充電コンデンサ
Ｃ３を用いて、交流配電源電圧Ｕｗの断後も短時間保持
される。
用の供給電圧として使わｎる。電圧Ｕ２ば、例えば、使
用さねている電気機械的な素子、例えば継電器の電圧給
電のために使うことができる。個々の加入者の給電に必
要な供給電圧の形成ならびに呼出電圧の発生については
示していない。各直流電圧の一方、例えば直流電圧Ｕ２
から、減結合ダイオードＤ７および抵抗Ｒ７を介してツ
ェナダイオードＤδを用いて補助電圧ｕ ｌ ／が形成
され、この補助電圧はその値が少なくとも電子ユニット
用の供給電圧に相応する。この電圧は、充電コンデンサ
Ｃ３を用いて、交流配電源電圧Ｕｗの断後も短時間保持
される。
ダイオードＤ３〜Ｄ６を用いて、巻線ｗ３に生じる部分
電圧が全波整流される。半波は抵抗Ｒ６を介して光カプ
ラＯＫのホトダイオードを制御する。出力回路内で抵抗
Ｒ５に生じる電圧は、通常作動状態において、シュミッ
トトリガとして作用するゲートＧ４、減結合ダイオード
Ｄ２および抵抗Ｒ３を介してコンデンサＣ２を・ξルス
状に放電するために使われる。通常作動状態では、コン
デンサＣ１は抵抗Ｒ２およびＲ１を介して電圧Ｕｌ’に
充電される。ＮＡＮＤゲートＧ２およびインバータとし
て接続構成されたゲートＧ１を介して、マイクロプロセ
ッサＭの入力側ＲＥに高電位が加わる。その結果、マイ
クロノロセッサは、これによって処理すべき動作機能シ
ーケンスのためにトリガされる。ＮＡＮＤゲートＧ２の
接続点Ａ２２には、接続点Ａ２１と同様に、障害のない
作動中同じく高電位が加ワル。ユニノ） ＴＷによって
、付加的に、プロセッサの制御クロック・ξルスの発生
の正常か否かが監視さｎる。障害の場合１例えば低電位
が接続点Ａ２２に加えられる。その結果、この電位は入
力側ＲＥに現われてプロセッサをリセットする。
電圧が全波整流される。半波は抵抗Ｒ６を介して光カプ
ラＯＫのホトダイオードを制御する。出力回路内で抵抗
Ｒ５に生じる電圧は、通常作動状態において、シュミッ
トトリガとして作用するゲートＧ４、減結合ダイオード
Ｄ２および抵抗Ｒ３を介してコンデンサＣ２を・ξルス
状に放電するために使われる。通常作動状態では、コン
デンサＣ１は抵抗Ｒ２およびＲ１を介して電圧Ｕｌ’に
充電される。ＮＡＮＤゲートＧ２およびインバータとし
て接続構成されたゲートＧ１を介して、マイクロプロセ
ッサＭの入力側ＲＥに高電位が加わる。その結果、マイ
クロノロセッサは、これによって処理すべき動作機能シ
ーケンスのためにトリガされる。ＮＡＮＤゲートＧ２の
接続点Ａ２２には、接続点Ａ２１と同様に、障害のない
作動中同じく高電位が加ワル。ユニノ） ＴＷによって
、付加的に、プロセッサの制御クロック・ξルスの発生
の正常か否かが監視さｎる。障害の場合１例えば低電位
が接続点Ａ２２に加えられる。その結果、この電位は入
力側ＲＥに現われてプロセッサをリセットする。
入力側ＲＥでのそのような低電位は、配電源電圧が所定
時間以上断の場合にもいつも発生される。交流電圧の断
の場合、コンデンサＣ２を放電するパルスは生じなくな
る。その結果、このコンデンサは抵抗Ｒ４およびＲ３を
介して補助電圧Ｕｌ’ に充電され始める。この補助
電圧は、交流配電源電圧の断後も短時間充電コンデンサ
Ｃ３に保持きれる。抵抗Ｒ＋およびＲ３を介して、コン
デンサＣ２に対して所定の充電時定数が定めら九る。そ
のようにして決められた例えば２０ミリ秒の時間の経過
後、ゲートＧ３に対するトリガ点に達した場合、接続点
Ａ３３、即ち、ゲートＧ３の出力側は低電位に切換えら
れる。この低電位は、例えば零電位にするととができる
。従って、減結合ダイオードＤ１は導通ｔ、その結果、
コンデンサＣ１は低抵抗Ｒ１を介して極めて急速に放電
さｎる。従って、ゲ−４Ｇ２およびＧ１を介して入力側
ＲＥに低電位が加えらｎる。この低電位によって、マイ
クロプロセッサＭは所定のスタートアドレスにリセット
される。この低電位が加わっている時間中、プロセッサ
は作動しない。
時間以上断の場合にもいつも発生される。交流電圧の断
の場合、コンデンサＣ２を放電するパルスは生じなくな
る。その結果、このコンデンサは抵抗Ｒ４およびＲ３を
介して補助電圧Ｕｌ’ に充電され始める。この補助
電圧は、交流配電源電圧の断後も短時間充電コンデンサ
Ｃ３に保持きれる。抵抗Ｒ＋およびＲ３を介して、コン
デンサＣ２に対して所定の充電時定数が定めら九る。そ
のようにして決められた例えば２０ミリ秒の時間の経過
後、ゲートＧ３に対するトリガ点に達した場合、接続点
Ａ３３、即ち、ゲートＧ３の出力側は低電位に切換えら
れる。この低電位は、例えば零電位にするととができる
。従って、減結合ダイオードＤ１は導通ｔ、その結果、
コンデンサＣ１は低抵抗Ｒ１を介して極めて急速に放電
さｎる。従って、ゲ−４Ｇ２およびＧ１を介して入力側
ＲＥに低電位が加えらｎる。この低電位によって、マイ
クロプロセッサＭは所定のスタートアドレスにリセット
される。この低電位が加わっている時間中、プロセッサ
は作動しない。
前述のように配電源電圧断の場合、前述の形式で得られ
る低電位によって、同時に所定の切換ユニットＳも遮断
きれる。この切換ユニットには、通常作動中マイクロプ
ロセッサＭによって制御信号が供給され、この制御信号
によって、個々の切換素子、例えば継電器が作動ζｎる
。
る低電位によって、同時に所定の切換ユニットＳも遮断
きれる。この切換ユニットには、通常作動中マイクロプ
ロセッサＭによって制御信号が供給され、この制御信号
によって、個々の切換素子、例えば継電器が作動ζｎる
。
そのような全継電器の代表として、継電器Ｔ１００およ
びＴ２Ｏ０が示さｎている。従って。
びＴ２Ｏ０が示さｎている。従って。
その種の継電器の作動に依存して作動する所定の動作機
能が許容できない形式で発揮されることがないようにす
ることができる。従って、通常加入者電話機を介して制
御すべき電気的なドア開放機構が設けられている場合、
障害の場合に継電器が作動してドアが不所望に開かれる
ようなことはなくなる。他の継電器、例えば継電器Ｔ２
Ｏ０の相応の制御によって、電圧断の場合、局線の切換
が行なわれる。つやり、後続の線ＡＬは所定の加入者に
切換接捷される。
能が許容できない形式で発揮されることがないようにす
ることができる。従って、通常加入者電話機を介して制
御すべき電気的なドア開放機構が設けられている場合、
障害の場合に継電器が作動してドアが不所望に開かれる
ようなことはなくなる。他の継電器、例えば継電器Ｔ２
Ｏ０の相応の制御によって、電圧断の場合、局線の切換
が行なわれる。つやり、後続の線ＡＬは所定の加入者に
切換接捷される。
配電源電圧投入接続後ないし断の電源電圧の回復後、光
カッテＯＫを介して得られた／ξルスは新たにコンデン
サＣ２に作用して、このコンデンサＣ２を放電させる。
カッテＯＫを介して得られた／ξルスは新たにコンデン
サＣ２に作用して、このコンデンサＣ２を放電させる。
従って、インバータとして接続さｎたゲー１−Ｇ３の接
続点Ａ３３は高電位になる。マイクロプロセッサの入力
側ＲＥは、差当す′マだ低電位のままである。抵抗Ｒ１
゜ＴＩ ２およびコンデンサＣ１からなる時限素子によ
って決められた時間の経過後初めて高電位への反転が行
なわ几る。抵抗Ｒ１の抵抗値は小さく、抵抗Ｒ１は実質
的にゲートＧ３のための保護抵抗である。時限素子の時
定数は、ゲートＧ２の導通接続点に達する時間間隔内で
各構成ユニットが動作の立上りのすんだ状態になること
ができるように選定されている。これは、例えばｌ Ｏ
Ｏミ’Ｊ秒の時間の経過後の場合でちる。
続点Ａ３３は高電位になる。マイクロプロセッサの入力
側ＲＥは、差当す′マだ低電位のままである。抵抗Ｒ１
゜ＴＩ ２およびコンデンサＣ１からなる時限素子によ
って決められた時間の経過後初めて高電位への反転が行
なわ几る。抵抗Ｒ１の抵抗値は小さく、抵抗Ｒ１は実質
的にゲートＧ３のための保護抵抗である。時限素子の時
定数は、ゲートＧ２の導通接続点に達する時間間隔内で
各構成ユニットが動作の立上りのすんだ状態になること
ができるように選定されている。これは、例えばｌ Ｏ
Ｏミ’Ｊ秒の時間の経過後の場合でちる。
ゲートＧ２の導通接続により、インバータＧ１を介して
、即座に、その時まで印加していた低電位の代りに、マ
イクロプロセッサの始動を可能にする高電位がその入力
側ＲＥに加えられる。
、即座に、その時まで印加していた低電位の代りに、マ
イクロプロセッサの始動を可能にする高電位がその入力
側ＲＥに加えられる。
マイクロプロセッサは新たに作動し、所定のスタートア
ドレスのもとで、所定のプログラムの処理を開始する。
ドレスのもとで、所定のプログラムの処理を開始する。
相応の制御信号によって、設けられている切換素子を作
動するようなユニットを代表的に示す切換ユニットＳは
、係止状態から解除される。それから、切換ユニット５
ｔ−ｊ：マイクロプロセッサＭが送出する情報に応動す
る。
動するようなユニットを代表的に示す切換ユニットＳは
、係止状態から解除される。それから、切換ユニット５
ｔ−ｊ：マイクロプロセッサＭが送出する情報に応動す
る。
例えば、２０ミ！Ｊ秒の所定時間を越える断の場合、プ
ロセッサは、電圧回復の場合に、装置の構成ユニットの
動作の立上りのすんだ状態で所定のスタートアドレスの
もとて新たにプログラムを作動開始させる。確実にこの
ような動作 。
ロセッサは、電圧回復の場合に、装置の構成ユニットの
動作の立上りのすんだ状態で所定のスタートアドレスの
もとて新たにプログラムを作動開始させる。確実にこの
ような動作 。
の立上りのすんだ状態にするために、本発明によると、
マイクロプロセッサは電圧回復の後短時間経ってから初
めてトリガされる。
マイクロプロセッサは電圧回復の後短時間経ってから初
めてトリガされる。
発明の効果
場合によっては、シーケンス制御回路の内部作動タイミ
ングの監視の他に、供給電圧側を監視することによって
、断により生じることがある異常なプログラムシーケン
スを回避できる。
ングの監視の他に、供給電圧側を監視することによって
、断により生じることがある異常なプログラムシーケン
スを回避できる。
従って、例えば、電圧断および回復の際、マイクロプロ
セッサによって制御される切換素子が誤って応動するこ
ともなくなる。このことは、例えば、ドア開放機構機能
をトリガするだめの継電器が使用されている小型ダイヤ
リング構内交換機の場合有利である。
セッサによって制御される切換素子が誤って応動するこ
ともなくなる。このことは、例えば、ドア開放機構機能
をトリガするだめの継電器が使用されている小型ダイヤ
リング構内交換機の場合有利である。
図は、本発明の、プログラム制御形シーケンス制御回路
を備えた装置用回路装置の実施例のブロック回路図であ
る。 ＴＩ、Ｔｎ・・・加入者、ＴＳｌ、ＴＳｎ・・・加入者
回路、Ａｓ・・・局装置、ＡＬ・・・線、■・・・マイ
クロプロセッサ、Ｓ・・・切換ユニット、Ｔ１００．Ｔ
２Ｏ０・・継電器、Ｇｌ 、’Ｇ、２ 、 Ｇ３ 、
Ｇ４・・・ゲート、Ｒ１、Ｒ２，Ｃ１・・・第２時限素
子、Ｒ３，Ｒ４，Ｃ２・・・第１時限素子、ＤＩ、Ｄ２
．Ｄ７ ・・減結合ダイオード、ＯＫ・・・光カプラ＋
’ＧＡＩ 、Ｇａ４・・・整流回路、Ｕｗ・・・交流電
源電圧、ＧＡｌ 、Ｇａ４ 山整流回路 手続補正書（方式） 昭和６０年７月１６日
を備えた装置用回路装置の実施例のブロック回路図であ
る。 ＴＩ、Ｔｎ・・・加入者、ＴＳｌ、ＴＳｎ・・・加入者
回路、Ａｓ・・・局装置、ＡＬ・・・線、■・・・マイ
クロプロセッサ、Ｓ・・・切換ユニット、Ｔ１００．Ｔ
２Ｏ０・・継電器、Ｇｌ 、’Ｇ、２ 、 Ｇ３ 、
Ｇ４・・・ゲート、Ｒ１、Ｒ２，Ｃ１・・・第２時限素
子、Ｒ３，Ｒ４，Ｃ２・・・第１時限素子、ＤＩ、Ｄ２
．Ｄ７ ・・減結合ダイオード、ＯＫ・・・光カプラ＋
’ＧＡＩ 、Ｇａ４・・・整流回路、Ｕｗ・・・交流電
源電圧、ＧＡｌ 、Ｇａ４ 山整流回路 手続補正書（方式） 昭和６０年７月１６日
Claims (1)
- 【特許請求の範囲】 １、周辺切換ユニットの切換状態の制御のため、および
、その他の動作機能シーケンスの制御のため、相応のプ
ログラムメモリを備えたプログラム制御形シーケンス制
御回路が設けられており、このシーケンス制御回路は、
シーケンス障害を惹起する原因の発生の場合に、このた
めに設けられた制御入力側への所定電位の印加によって
スタートアドレスにリセット可能であり、前記切換ユニ
ット、シーケンス制御回路のため、および装置のその他
のモジュールのために、直流供給電圧が交流配電源電圧
から導出される、プログラム制御形シーケンス制御回路
を備えた装置用回路装置において、交流配電源電圧（Ｕ
ｗ）の断の場合だけ作動可能な第１の時限素子（Ｒ４、
Ｒ３、Ｃ２）が設けられており、該第１の時限素子で測
定されうる短い時間を越える断の場合、シーケンス制御
回路（Ｍ）に対して、新たなプログラムシーケンス用の
所定のスタートアドレスを決めるリセット信号が発生さ
れ、かつ、該リセット信号はシーケンス制御回路（Ｍ）
の入力側（ＲＥ）に有効に印加され、その後に行なわれ
る交流電圧の回復によって、第２の時限素子（Ｒ２、Ｒ
１、Ｃ１）が作動され、該第２の時限素子によって予め
決められた時間の経過後生じる第２の時限素子の制御信
号によりシーケンス制御回路（Ｍ）がトリガされるよう
に構成したことを特徴とするプログラム制御形シーケン
ス制御回路を備えた装置用回路装置。 ２、第１の時限素子（Ｒ４、Ｒ３、Ｃ２）は、交流配電
源電圧の半波に相当するパルスによってリセットされ、
交流配電源電圧の断の際には、その断には依存しない短
時間の電圧に基いて作動可動であり、決められた時間の
後、出力信号を発生するように構成した特許請求の範囲
第１項記載のプログラム制御形シーケンス制御回路を備
えた装置用回路装置。 ３、交流配電源電圧の半波に相応するパルスは、交流電
圧が加えられる光カプラ（ＯＫ）によって発生される特
許請求の範囲第２項記載のプログラム制御形シーケンス
制御回路を備えた装置用回路装置。 ４、第１の時限素子（Ｒ４、Ｒ３、Ｃ２）の出力信号に
よって、所定の切換素子（Ｔ１００、Ｔ２００）がその
初期状態にリセットされるように構成した特許請求の範
囲第１項記載のプログラム制御形シーケンス制御回路を
備えた装置用回路装置。 ５、各時限素子は抵抗−コンデンサ素子から構成されて
おり、該抵抗−コンデンサ素子はそれぞれ減結合ダイオ
ード（Ｄ２、Ｄ１）の作用のもとで、電圧断後短時間そ
の電圧を保持する補助電圧源（Ｄ８、Ｃ３）に接続され
るように構成した特許請求の範囲第１項記載のプログラ
ム制御形シーケンス制御回路を備えた装置用回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19843411944 DE3411944A1 (de) | 1984-03-30 | 1984-03-30 | Schaltungsanordnung fuer eine einrichtung mit einem programmgesteuerter ablaufsteuerschaltkreis |
| DE3411944.2 | 1984-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS611196A true JPS611196A (ja) | 1986-01-07 |
Family
ID=6232165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6401285A Pending JPS611196A (ja) | 1984-03-30 | 1985-03-29 | プログラム制御形シ−ケンス制御回路を備えた装置用回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS611196A (ja) |
| DE (1) | DE3411944A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272402A (ja) * | 1988-09-08 | 1990-03-12 | Fuji Electric Co Ltd | ディジタル制御装置の誤出力防止方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714271A (en) * | 1980-06-30 | 1982-01-25 | Fujitsu Ltd | System automatic restart system |
-
1984
- 1984-03-30 DE DE19843411944 patent/DE3411944A1/de not_active Withdrawn
-
1985
- 1985-03-29 JP JP6401285A patent/JPS611196A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5714271A (en) * | 1980-06-30 | 1982-01-25 | Fujitsu Ltd | System automatic restart system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0272402A (ja) * | 1988-09-08 | 1990-03-12 | Fuji Electric Co Ltd | ディジタル制御装置の誤出力防止方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3411944A1 (de) | 1985-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1082379A (en) | Telephone isolation system | |
| CN102017586B (zh) | 改进的呼叫拦截器 | |
| US5392327A (en) | Termination unit with maintenance facility | |
| US3996426A (en) | Protection circuit for telephone switching system | |
| US6047063A (en) | Methods and apparatus for providing an auxiliary communication line | |
| JPS611196A (ja) | プログラム制御形シ−ケンス制御回路を備えた装置用回路装置 | |
| EP0267808B1 (en) | Telephone circuit for supplying ringing signals to a subscriber telephone line and for detecting unhooking | |
| US4845741A (en) | Modem ringing supression circuit | |
| US4099031A (en) | Method and apparatus for automatically identifying an individual calling party on a multiparty telephone line | |
| JPH0131360B2 (ja) | ||
| JPS58115997A (ja) | サ−ビス要求呼および連続性センサ回路 | |
| JPS5842349A (ja) | 加入者接続回路 | |
| JP2831298B2 (ja) | 異常監視装置 | |
| EP1239360A1 (en) | Apparatus and method for remotely resetting a computer | |
| GB1576096A (en) | Load protection circuit arrangements | |
| SU1693560A1 (ru) | Устройство контрол фаз трехфазной системы напр жений | |
| JP2742845B2 (ja) | 加入者回線試験方式 | |
| JPS6314523Y2 (ja) | ||
| JPS6192094A (ja) | 小形構交換機用回路装置 | |
| JP2941316B2 (ja) | 伝送端末装置の電源回路 | |
| JPS6041198A (ja) | 非常通報装置 | |
| JP3710006B2 (ja) | 電話回線の極性検出回路 | |
| JPH03101465A (ja) | 異常監視装置 | |
| JP2673750B2 (ja) | 公衆電話機故障表示装置 | |
| JPH01270729A (ja) | 突入電流抑制方式 |