JPS61117628A - Microcomputer development supporting device - Google Patents

Microcomputer development supporting device

Info

Publication number
JPS61117628A
JPS61117628A JP59239652A JP23965284A JPS61117628A JP S61117628 A JPS61117628 A JP S61117628A JP 59239652 A JP59239652 A JP 59239652A JP 23965284 A JP23965284 A JP 23965284A JP S61117628 A JPS61117628 A JP S61117628A
Authority
JP
Japan
Prior art keywords
circuit
circuit diagram
command
editor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59239652A
Other languages
Japanese (ja)
Inventor
Hiroshi Kubo
博 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP59239652A priority Critical patent/JPS61117628A/en
Publication of JPS61117628A publication Critical patent/JPS61117628A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To make the confirmation of timing unnecessary to shorten the development time by providing a hardware designing means of a development supporting device with a circuit designing part and a logic simulation part and performing the circuit diagram design and the software development with the same device. CONSTITUTION:A rough sketch 11 is inputted to a drawing editor 12 and is displayed on a graphic display device 5 to generate a circuit diagram. At this time, components generated preliminarily by a component editor 13 are used by a master library 14 on demand. A logic simulator 17 uses the circuit diagram generated by the editor 12 and test data of timing inputted form a word generator 16 to perform the logic simulation of the operation of the circuit and obtains a timing chart. This timing chart is analyzed by an analyzer 18 to check the operation of the circuit, and the circuit diagram on the display device is changed conversationlly in case of design miss to complete the circuit diagram, and the circuit diagram, is copied fair on a plotter 6 by a drafter 20.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、マイクロコンピュータ応用システムの開発支
援装置に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a development support device for a microcomputer application system.

(従来技術) マイクロコンピュータ応用システムの開発においては、
まず、ハードウェアとソフトウェアとの機能の分担を定
め、両者を設計し、それぞh別個に動作させて仕様通り
の動作を確認し、次に、両者を組合せて試作試験を行う
、これにより仕様通りの動作が確認されると、プログラ
ムをPROMに書き込む。これらの段階において誤りが
見畠されたときや、仕様変更がなされたときには、該当
する段階で修正を行う。
(Prior art) In the development of microcomputer application systems,
First, we define the division of functions between hardware and software, design both, operate each separately to confirm that they operate according to specifications, and then combine them and conduct prototype tests. Once the correct operation is confirmed, the program is written into PROM. When errors are discovered at these stages or when specifications are changed, corrections are made at the appropriate stage.

マイクロコンピュータ応用システムの開発にあたっては
、開発の効率化のために、開発支援装置が利用される。
When developing microcomputer application systems, development support equipment is used to improve development efficiency.

開発支援装置は、ハードウェアの開発に比べて時間を要
するソフトウェアのデバッグを効率化するために、アッ
センブラ、エディタ等を備え、また、ハードウェアにプ
ログラムを組み込んだときのマイクロプロセンサ回路の
デバッグのためのインサーキットエミエレータ(ICE
)を備える。
The development support device is equipped with an assembler, an editor, etc. in order to streamline software debugging, which takes more time than hardware development. In-circuit emulator (ICE) for
).

従来のマイクロコンビよ−タ応用システムの開発の流れ
をm8図の70−チャートに示す。まず、商品(マイク
ロコンピュータ応用システム)が計画される(ステップ
Pi)。次に、この商品のシステム設計がなされ(ステ
ップP2)、ソフトウェアとハードウェアの分担と仕様
が定められる。
The development flow of a conventional microcombi computer application system is shown in chart 70 of the m8 diagram. First, a product (microcomputer application system) is planned (step Pi). Next, a system design for this product is made (step P2), and the allocation and specifications of software and hardware are determined.

以後は、ソフトウェアとハードウェアとは、ひとまず、
それぞれ別に完成される。ソフトウェアにおいては、ま
ず、プログラムの仕様を作成して、70−チャートを作
成する(ステップP3)、プログラムを作成し、開発支
援装置を用いて、コンパイルとアッセンブルを行う(ス
テップP4)、プログラムが仕様通りに動作するか否か
を調べる(ステップP5)。 動作が正常であれば、次
のステップに進む、否であれば、ソースプログラムを修
正しくステップP6)、再びステップP4に戻る。一方
、ハードウェアにおいては、まず、回路を設計し、回路
図を作成する(ステップP7)。次に、回路を試作し、
ロジックの検証と、タイミングの確認とを行い、仕様通
りの動作を行うことを確認する。次に、こうしてそれぞ
れ別々に試験したプログラムと回路とを組合せて、開発
支援装置(インサーキットエミュレータ)を用いて、試
作試験を行う(ステップP9)、動作が正常であるか否
かを調べる(ステップPIO)。正常であれば次のステ
ップに進む、プログラムの動作が異常であれば、ステッ
プP6に戻り、プログラムを修正する0回路の動作が異
常であれば、回路図を修正しくステップP11)、ステ
ップP8に戻る。。
From now on, we will briefly discuss software and hardware.
Each is completed separately. In software, first, a program specification is created and a 70-chart is created (Step P3), a program is created, and a development support device is used to compile and assemble (Step P4). It is checked whether it operates as expected (step P5). If the operation is normal, proceed to the next step; if not, modify the source program (step P6), and return to step P4 again. On the other hand, regarding hardware, first, a circuit is designed and a circuit diagram is created (step P7). Next, prototype the circuit,
Verify the logic and check the timing to confirm that it operates according to specifications. Next, by combining the programs and circuits tested separately in this way, a prototype test is performed using a development support device (in-circuit emulator) (Step P9), and it is checked whether the operation is normal (Step P9). PIO). If the operation is normal, proceed to the next step. If the program operation is abnormal, return to step P6 and modify the program. If the operation of the circuit is abnormal, proceed to step P11) and step P8 to modify the circuit diagram. return. .

こうして、試作試験が終ると、回路は、基板を作成し、
部品を実装して、正式に組み立てられる。
In this way, after the prototype test is completed, the circuit board is created and
The parts are mounted and officially assembled.

一方、プログラムはPROMに書き込まれる(ステップ
P↓2)0次に、FROMを実装し、動作を試験する(
ステップP13)、動作が正常であるか否かを調べ(ス
テップP14)、異常であれば、基板を修正しくステッ
プP15)、ステップP13に戻る。正常であれば、回
路図をt*書しくステップP16)、開発は終了する。
On the other hand, the program is written to PROM (step P↓2).Next, FROM is mounted and the operation is tested (
Step P13), it is checked whether the operation is normal (step P14), and if it is abnormal, the circuit board is corrected (step P15), and the process returns to step P13. If it is normal, write the circuit diagram t* (Step P16), and the development ends.

(発明の解決すべき問題点) マイクロコンピュータデバイスの進歩とともに、その応
用システムの高機能化や大規模化が図られつつある。と
ころが、この傾向に対して、マイクロコンピュータ応用
システムの開発の流れ(第8図参照)に対する既存の開
発支援装置の能力は、ソフトウェアの開発に重点がおか
れているため、十分ではない、より効率的な開発を図る
ためには、ハードウェアの開発も支援できるように、次
のような機能を備えた開発支援装置が必要である。
(Problems to be Solved by the Invention) As microcomputer devices progress, their application systems are becoming more sophisticated and larger in scale. However, in response to this trend, the capabilities of existing development support equipment for the flow of development of microcomputer application systems (see Figure 8) are not sufficient, as the focus is on software development. In order to achieve practical development, a development support device with the following functions is required so that it can also support hardware development.

(1)ソフトウェア開発とハードウェア開発との双方に
有効なソフトウェアが用意されていること。
(1) Software that is effective for both software and hardware development must be available.

(2)マルチユーザ一方式により、複数の技術者が同時
に作業が行えること。
(2) Multi-user system allows multiple engineers to work simultaneously.

(問題点を解決するための手段) 本発明に係るマイクロフンピユータ開発支援装置は、マ
イクロフンピユータ応用装置の回路の設計を支援するハ
ードウェア設計手段と、デバッグ機能を備えたソフトウ
ェア開発支援手段と、上記ノ回路とマイクロコンピュー
タに格納されるプログラムとを組合せて試験する動作試
験手段とからなり、上記のハードウェア設計手段は、入
力手段としてのタブレットとキーボードと、出力手段と
してのグラフィックディスプレイと、このグラフィック
ディスプレイの画面上に対話的に回路を作成する回路設
計部と、上記の入力手段から人力された条件に対応して
上記の回路を仮想的に動作させ、上記の回路の論理とタ
イミングとを試験する論理シミニレ−99フ部とからな
る。
(Means for Solving the Problems) The microcomputer development support device according to the present invention includes a hardware design means for supporting the design of a circuit of a microcomputer application device, and a software development support device having a debugging function. , an operation test means for testing a combination of the above circuit and a program stored in a microcomputer, and the above hardware design means includes a tablet and a keyboard as input means, a graphic display as output means, The circuit design section interactively creates a circuit on the screen of this graphic display, and the circuit design section virtually operates the above circuit in response to the conditions entered manually from the above input means, and the logic and timing of the above circuit are determined. It consists of a logic simulator 99 leaf section for testing.

(作用及び発明の効果) 回路図の設計とソフトウェアの開発とが同じ装置で行え
る。
(Operation and Effects of the Invention) Circuit diagram design and software development can be performed using the same device.

これより、従来のハードウェアの開発において必要であ
ったモックアツプの作成や、机上でのタイミングの確認
を行う必要がなく、開発期間の短縮を図ることができる
This eliminates the need to create mockups and check timing on paper, which are necessary in conventional hardware development, and can shorten the development period.

(実施例) 以下、添付の図面を用いて、本発明の詳細な説明する。(Example) Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

本発明に係る開発支援装置を用いたマイクロコンピュー
タ応用システムの開発の流れが、第2図に示される。こ
の流れにおいて、企画(ステップPi)、システム設計
(ステップP2)及びソフトウェアの設計、試作(ステ
ップP3〜6)は、従来と同様に行われる(第8図参照
)。ハードウェアの設計において、回路の設計とラフ回
路図の作成とは、本発明に係る開発支援装置を用いてな
される(ステップpH)、次に、ハードウェア試作(モ
ツク7γブ)を行うことなく、本発明に係る開発支援装
置を用いて論理シミュレーションを行うことにより、ロ
ジックの検証とタイミングの確認とを行う(ステップP
12)、回路の動作が正常であるか否かを確認しくステ
ップP13)、否であれば、回路図を修正しくステップ
P14)、再1ステツプP12に戻る。正常であれば、
基板を作成し、部品を実装する(ステップP15)。
The flow of development of a microcomputer application system using the development support device according to the present invention is shown in FIG. In this flow, planning (step Pi), system design (step P2), and software design and trial production (steps P3 to 6) are performed in the same manner as in the past (see FIG. 8). In hardware design, the circuit design and the creation of a rough circuit diagram are performed using the development support device according to the present invention (step pH), and then the process is performed without making a hardware prototype (Motsuku 7γb). , the logic is verified and the timing is confirmed by performing a logic simulation using the development support device according to the present invention (step P
12) Check whether the operation of the circuit is normal or not (step P13); if not, correct the circuit diagram (step P14), and return to step P12 again. If normal,
A board is created and components are mounted (step P15).

次に、こうして基板に実装された回路とプログラムとを
組合せて、インサーキットエミュレータを用いて動作を
試験する(ステップP16)。動作が正常であるか否か
を調べる(ステップP17)。
Next, the circuit thus mounted on the board and the program are combined and their operation is tested using an in-circuit emulator (step P16). It is checked whether the operation is normal (step P17).

プログラムの動作が異常であれば、ステップP6に戻り
、プログラムを修正する0回路が異常であれば、基板を
修正し、部品を実装しくステップP18)、再びステッ
プP16に戻る。動作試験で異常がなければ、プログラ
ムをFROMに曾き込み、実装する(ステップP19)
。最後に、本発明に係る開発支援装置を用いて、回路図
を清書する(ステップP20)。
If the operation of the program is abnormal, the process returns to step P6, and if the circuit for which the program is to be corrected is abnormal, the circuit board is corrected and components are mounted (step P18), and the process returns to step P16 again. If there is no abnormality in the operation test, load the program into FROM and implement it (Step P19)
. Finally, the circuit diagram is printed using the development support device according to the present invention (step P20).

次に、本発明に係る実施例について説明する。Next, embodiments according to the present invention will be described.

本実施例の構成を第3図に示す、CPU1に、記憶装置
としてディスク2が接l&される。一方、CFullへ
の入力装置としては、コンソール3とタブレット4とが
接続され、そして、出力装置としては、グラフィックデ
ィスプレイ5、プaツタ6、PROMライタ7およびプ
リンタ8が接続される。
The configuration of this embodiment is shown in FIG. 3. A disk 2 is connected to a CPU 1 as a storage device. On the other hand, a console 3 and a tablet 4 are connected as input devices to CFull, and a graphic display 5, a printer 6, a PROM writer 7, and a printer 8 are connected as output devices.

本実施例においては、次の三つの作業を行うことができ
る。
In this embodiment, the following three operations can be performed.

(1)ハードウェア設計(回路設計、回路図作成、回路
図清書など)。
(1) Hardware design (circuit design, circuit diagram creation, circuit diagram copying, etc.).

(2)ソフトウェア試作(フンバイル、7ツセンブル、
FROM書き込みなど)。
(2) Software prototyping (Funbail, 7th assembly,
FROM writing, etc.).

(3)インサーキットエミュレータによる評価。(3) Evaluation using an in-circuit emulator.

本実施例が従来の開発支援装置と異なる点は、ハードウ
ェア設計(1)が可能なことであり、以下ではこの点に
ついて説明する。池の作業(2)、(3)は、従来の開
発支援装置と同様なので、以下では説明を省略する。
The difference between this embodiment and the conventional development support apparatus is that hardware design (1) is possible, and this point will be explained below. Ike's operations (2) and (3) are the same as those of the conventional development support device, so their explanation will be omitted below.

第1図は、ハードウェア設計のためのプayり図である
。ここで、ラフスケッチ11は、システム設計に基づい
て作製した回路図である。ドローイングエディタ12は
、タブレット4とコンソール3より対話的に回路図を入
力し、グラフィックディスプレイ5上に表示する。なお
、コマンドは、シンボルで人力できる。コンポーネント
エディタ13は、ロノックシンボル用ライブラリ7アイ
ルであるマスタライブラリ14にコンポーネントを登録
する。コンポーネントエディタ13において、任意のロ
ジックシンボルが定義できる。技術者は、ラフスケッチ
11をちとに、ドローイングエディタ12を用いて、タ
ブレット4よりグラフインクディスプレイ5上に回路図
を作成する。このとき、予めコンポーネントエディタ1
3により作成されたコンボーネン)(TTL等の部品の
シンボル図)が、マスタライブラリ14より必要に応じ
て使用される。なお、コマンド7アイル151こ記+I
LされたコマンドシンボルがYローイングエディタ12
を操作する際に使用される。
FIG. 1 is a path diagram for hardware design. Here, the rough sketch 11 is a circuit diagram created based on the system design. The drawing editor 12 inputs a circuit diagram interactively from the tablet 4 and console 3 and displays it on the graphic display 5. Note that commands can be manually executed using symbols. The component editor 13 registers the component in the master library 14, which is the Ronok symbol library 7 isle. Any logic symbol can be defined in the component editor 13. Using the rough sketch 11, the engineer creates a circuit diagram on the graph ink display 5 from the tablet 4 using the drawing editor 12. At this time, select component editor 1 in advance.
3 (symbol diagrams of components such as TTL) are used from the master library 14 as necessary. In addition, command 7 isle 151 here+I
The L command symbol is Y rowing editor 12
used when operating.

また、ワードジェネレータ16は、任意のシミエレータ
用入力タイミングを作成する6 ロジックシミエレータ
17は、1′+17−イングエデイタ】2で作成された
回路図と、7−ドンエネレータ16から入力されたタイ
ミングのテストデータ(タイミングファイル22に格納
される)とを用いて、回路の動作の論理シミュレーショ
ンを行う、ロノックアナライザ18は、ロノツクシミエ
レータI7で得られたタイミングの解析を行う。技術者
は、ワードジェネレータ16を用いて回路動作チェック
用のテストデータな作成し、回路図の結線データをちと
にロシ゛ツクシミ↓レータ17にかけてシミュレーショ
ンを行い、タイミングチャートを得る。そして、タイミ
ングチャートをロジノクアナライブ18を用いて分析し
、回路の動作チェックを行う、もし、設計ミスがあれば
対話的にグラフインクディスプレイs上の回路図を変更
して、上記の捏作を行い回路図を完成させる。ハードウ
ェアの開発を支援するためのスケマチインクエディタ1
9は、ドローイングエディタ12、ワードノエネレータ
1G、aノ2クシミュレータ17およびロジックアナラ
イザ18からなる。
In addition, the word generator 16 creates input timing for an arbitrary simierator.6 The logic simierator 17 tests the circuit diagram created in 1'+17-ing editor]2 and the timing input from the 7-don generator 16. The Ronoc analyzer 18, which performs a logical simulation of the operation of the circuit using the data (stored in the timing file 22), analyzes the timing obtained by the Ronoc simulator I7. The engineer uses the word generator 16 to create test data for checking circuit operation, and then applies the wiring data of the circuit diagram to the Russian zigzag generator 17 to perform a simulation and obtain a timing chart. Then, we analyze the timing chart using Loginoku Analyze 18 and check the operation of the circuit.If there is a design error, we can interactively change the circuit diagram on the Graph Ink Display s to avoid the above fabrication. Complete the circuit diagram. Schematic ink editor 1 to support hardware development
9 consists of a drawing editor 12, a word generator 1G, a word simulator 17, and a logic analyzer 18.

最後にドラフタ20を用いてプロッタ6に出力し、回路
図の清書を行う、1′う7タ20は、ドローイングエデ
ィタ12でfヤ製された回路図(ドローイングファイル
)21をプロッタ6に出力する機能を有する。
Finally, the drafter 20 is used to output the circuit diagram to the plotter 6 and make a clean copy of the circuit diagram. Has a function.

以下で、回路図作成と論理シミュレーションについてよ
り詳細に説明する。
Below, circuit diagram creation and logic simulation will be explained in more detail.

(A)  スケマチイックエディタ19を揉1乍し、回
路図を作成するために、次のようなコマンドが用:tさ
れる。各コマンドは、コマンド名でも、コマンド・シン
ボルでも入力できる。
(A) To use the schematic editor 19 and create a circuit diagram, the following commands are used. Each command can be entered either as a command name or as a command symbol.

なお、回路図はコンポーネントとラインとがら構成され
る。コンポーネントは、TLLlK、コーナー(#aの
曲り角を示す)、クロス(線の交点)およびターミネー
タ(接線されていない線の終りを示す)である。
Note that the circuit diagram consists of components and lines. The components are TLLlK, corner (indicates the bend angle of #a), cross (point of intersection of lines), and terminator (indicates the end of an untangent line).

(a)コンポーネントを付は加えたり、コンポーネント
間に線を引くために以下のコマンドがある。
(a) The following commands are used to add or add components or to draw lines between components.

(1)ADD  COMPONENT (コマンド名A
DDC) 現在選ばれているTTL類(T T L Sコマンドで
指定)を、引数X、Yで指示した表示位置の座標に、引
数DIRで示す方向に表示する。コマンド・シンボル(
・ /)の入力法は、点を入力した後に一度スタイラス
スイッチをオフにし、それから斜線を入力する。(・)
と(1)の相対位置により選ばれているTLLMの表示
の方向を指定できる。
(1) ADD COMPONENT (command name A
DDC) Displays the currently selected TTL (specified by the TTLS command) at the coordinates of the display position specified by the arguments X and Y, in the direction indicated by the argument DIR. Command symbol (
・The input method for /) is to input a point, turn off the stylus switch, and then input a diagonal line. (・)
The display direction of the selected TLLM can be specified by the relative positions of and (1).

(2)ADD  LINE  (ADDL)コンポーネ
ント間を線で結んだり、ラインに付加してクロスを作っ
たり、ターミネータを作る。
(2) ADD LINE (ADDL) Connect components with a line, add to a line to create a cross, or create a terminator.

コマンド・シンボルの入力法は、ADDLコマンド同様
点を入力した後に一度スタイラススイッチをオフにし、
横線を入力する。コマンド・シンボルの(・)の位置が
ラインの開始点となる。引数のX、Yとしては、開始点
の座標を入力する。(・)の位置がTTLのビンの座標
と合致すれば開始点はそのビンとなる。また、その座標
がラインと合致すれば、座標を補正してライン上にクロ
スが作られる。(・)の位置がコーナーと合致すればコ
ーナーらクロスに変わる。(・)の位置がクロスと合致
すれば、開始点はクロスとなる。但し、クロスがすでに
4方向に接続されている場合には、付加できない。上記
の何れにもあたらないなら、8標を補正してターミネー
タが作られる。TTLのビン等を開始点とする場合、コ
マンド・シンボルのく・)位置がビンの座標と一致する
ことは、困難と思われるので、ある範囲に入れば一致し
たと見なす、、ADDLコマンドを実行すると、DCO
R。
The method of inputting commands and symbols is to input the same point as the ADDL command, then turn off the stylus switch,
Enter a horizontal line. The position of the command symbol (.) is the starting point of the line. The coordinates of the starting point are input as the arguments X and Y. If the position of (.) matches the coordinates of a TTL bin, the starting point becomes that bin. If the coordinates match the line, the coordinates are corrected and a cross is created on the line. If the position of (・) matches the corner, the corner changes to a cross. If the position of (・) matches the cross, the starting point becomes the cross. However, if the cross is already connected in four directions, it cannot be added. If none of the above applies, a terminator is created by correcting the eight marks. When using a TTL bin as a starting point, it may be difficult for the position of the command symbol to match the coordinates of the bin, so if it falls within a certain range, it will be considered a match. Execute the ADDL command. Then, D.C.O.
R.

UNDO,DFIN以外のコマンドは無視する。Commands other than UNDO and DFIN are ignored.

(3)DrにITIZE  C0RNER(DCOR) A D D L時にコーナーの位置を指定する。引数X
、Yは、コーナーになる所の座標である。コーナーを指
定する際に、(・)はビン、コーナー、クロス、ターミ
ネータと一致してはならない。座標は常に補正される。
(3) Specify the corner position when ITIZE CORNER (DCOR) A D D L to Dr. argument
, Y are the coordinates of the corner. When specifying a corner, (・) must not match a bin, corner, cross, or terminator. Coordinates are always corrected.

(4)[JNDO DCORの指定を取り消す。開始点の指定も取り消すこ
とかでトる。開始点の指定を取り消した場合ADDLコ
マンドは何ら処理しない。
(4) [Cancel JNDO DCOR designation. You can also cancel the specification of the starting point. If the designation of the starting point is canceled, the ADDL command will not be processed at all.

(5)DIC,ITIZE  FIN ISH(DFI
N)AD[)L時の終了点を指定する。コマンド・シン
ボルの入力方法は、ADDLコマンド等と同様である。
(5) DIC, ITIZE FIN ISH (DFI
N) Specify the end point at AD[)L. The method of inputting command symbols is the same as for ADDL commands and the like.

コマンド・シンボルの(・)は終了点を指定する。引数
のX、Yは終了点の座標である。終了点の処理について
は、A D D I−コマンドの開始点の処理と同様で
ある。
The command symbol (.) specifies the ending point. The arguments X and Y are the coordinates of the end point. The processing for the end point is similar to the processing for the start point of the ADD I-command.

(6)ADD  NAME  (ADDN)TTL類や
ターミネータに名1riを(−1ける。コマンド・シン
ボルのく・)の座標が名1ijfのS+2となり、(1
)の部分より指定のコンポーネントを見つけ出す。コン
ポーネントのサーチ法は5ELCフマンドと同様である
。コマンド・シンボルを入力すると名前の人力要求メッ
セーノを出し、人力まちとなるのでキーボードより名前
を入力する。入力は、リターンで終了する。引数のX口
+Ynは名前の座標であり、Xs+ny  Ymin、
  Xmax+  Ymaxは、5ELCコマンド同様
四角形の大きさを決めるための座標である0名前は10
文字までとし、それ以上は無視する0名前の上にバーを
付ける場合は、\(バックスラッシュ)または、¥(円
マーク)で囲む。
(6) ADD NAME (ADDN) Subtract 1ri from TTL and terminator by (-1.Command symbol) coordinates become S+2 of name 1ijf, and (1
) to find the specified component. The component search method is similar to the 5ELC command. When you enter the command symbol, a message requesting human power for your name will be displayed, and since it becomes a human power town, enter your name from the keyboard. Input ends with a return. The argument X mouth + Yn is the coordinate of the name, Xs + ny Ymin,
Xmax + Ymax are the coordinates for determining the size of the rectangle, similar to the 5ELC command. 0 Name is 10
If you want to add a bar above the name, surround it with \ (backslash) or \ (yen mark).

例えば、RDは\RD\と入力する。但し、(\)も1
文字として数える。
For example, RD is entered as \RD\. However, (\) is also 1
Count as characters.

(7)DISPLAY  GR[)  (DGRD)A
DDC,ADDL時に基準となる点の表示を行う。
(7) DISPLAY GR[) (DGRD)A
Displays reference points during DDC and ADDL.

(8)TTL  5ELECT  (TTLS)A D
 D C時のTTLの指定を行うコマンド、このコマン
ドは、キーボードからのみ入力する。タブレットを用い
てTTLを指定する場合、画面右側のシンボル(第4図
参照)を直接ポイントするが、ライブラリ名表示領域の
TTL名をポイントすればよい、ライブラリ名表示領域
は一度にすべて表示テキないので BACKWARD 
と FoRW A RD  のキーを設けてあり、この
2つをポイントすることによりページ送りを行い、ライ
ブラリのすべてを見ることができる。ライシラリ名表示
領域よりセレクトした場合は、論理シンボルが第4図の
論理シンボル表示領域に表示される(確認のため)。
(8) TTL 5ELECT (TTLS) A D
This command, which specifies the TTL during DC, can only be entered from the keyboard. When specifying TTL using a tablet, directly point to the symbol on the right side of the screen (see Figure 4), but you can simply point to the TTL name in the library name display area.The library name display area cannot be displayed all at once. So BACKWARD
and FoRW A RD keys are provided, and by pointing to these two keys, you can turn the page and see everything in the library. When selecting from the library name display area, the logical symbol is displayed in the logical symbol display area of FIG. 4 (for confirmation).

(9)CHANGE  TTL  (CI−IAG)コ
マンド・シンボルの位置のTTLを現在指定されている
TTLと置き換える0両方のビン数が同一の場合、置き
換えるだけであるが、ビン数が違う場合は、最初のTT
Lにつながっているラインは消される。
(9) CHANGE TTL (CI-IAG) Replaces the TTL at the command symbol position with the currently specified TTL 0 If both bin numbers are the same, just replace, but if the bin numbers are different, the first TT of
Lines connected to L are erased.

(b)コンポーネントおよびラインをセレクトするため
に、次のコマンドがある。
(b) The following commands are available to select components and lines.

(1ン 5ELECT   COMPONENT(SE
L(4 画面上の任意のコンポーネントをセレクトする。
(1) 5ELECT COMPONENT (SE
L(4 Select any component on the screen.

あるコンポーネントをセレクトするには、コマンド・シ
ンボルのX、Y方向の各最大、最小座標と対角とする四
角形の中にコンポーネントの基準座#鱈各フンポーネン
トの中央部の座標)があればよい、また、この四角形の
中に複数のコンポーネントがあれば、すべてセレクトす
る。セレクトできるコンポーネントの数には制限はない
。セレクトされたコンポーネントは色が変わる。fD、
L、クロスとフーナーはセレクトされたことを示す円を
表示する。
To select a certain component, the component's reference point (coordinates of the center of each component) must be located in a rectangle that is diagonal to the maximum and minimum coordinates of the command symbol in the X and Y directions. , and if there are multiple components within this rectangle, select them all. There is no limit to the number of components that can be selected. Selected components change color. fD,
L, Cross and Hooner display a circle indicating that they have been selected.

キーボードから人力する場合の引数xmin+Y+1l
in+ Xmax+ Ynaxは、上記の四角形のため
の座標である。
Argument xmin+Y+1l when manually inputting from keyboard
in+Xmax+Ynax are the coordinates for the above rectangle.

(2)SELECT  LINE  (SELL)画面
上のコンポーネント以外のラインをセレクトする。セレ
クトするには、コマンド・シンボルのX、Y方向の各最
大、最小座標を対角とする四角形の中をラインが通過し
ていればよい。しかし、四角形の中にラインの終りがあ
る場合セレクトしない。また、四角形の中にあるライン
はすべてセレクトされる。コマンドの引数は、5ELC
同様四角形の大きさを決めるための座標である。セレク
トされたラインは色が変わる。
(2) SELECT LINE (SELL) Selects lines other than components on the screen. To select, it is sufficient that a line passes through a rectangle whose diagonals are the maximum and minimum coordinates of the command symbol in the X and Y directions. However, if the end of the line is inside the rectangle, it will not be selected. Also, all lines within the rectangle are selected. Command arguments are 5ELC
Similarly, these are coordinates for determining the size of a rectangle. The selected line changes color.

(3)SELECT  ALL  (SELA)すべて
のコンポーネントおよびラインをセレクトする。コマン
ド・シンボルの位置はいずれでもよい。すべてのコンポ
ーネントおよびラインの色が変わる。
(3) SELECT ALL (SELA) Select all components and lines. The command symbol can be placed in any position. All components and lines change color.

(4)CANCEL  ALL  (CALL)現在セ
レクトされているすべてのコンポーネントおよびライン
のセレクトを敢り消す、コマンド・シンボルの位置はい
ずれでもよい、セレクトされでいたコンポーネント、ラ
インの色はらとに戻る。
(4) CANCEL ALL (CALL) Cancels the selection of all currently selected components and lines. The command symbol can be placed in any position, and the colors of the previously selected components and lines are restored.

(5)CANCEL  5ELECT  (C8EL)
コンポーネントおよびラインのセレクトを取り?肖す。
(5) CANCEL 5ELECT (C8EL)
Take component and line selection? Portrait

セレクトを取りン肖すコンポーネントとラインの指定は
、それぞれ5ELC,5ELLと同様である。セレクト
を取り消したコンポーネントおよびラインの色はもとに
戻る。
The component and line specifications that take up the selection are the same as in 5ELC and 5ELL, respectively. The colors of the components and lines whose selection was canceled return to their original colors.

(6)MOVE セレクトされたコンポーネントの移動を行う。(6) MOVE Move the selected component.

ラインがセレクトされていても移動しない。MOVHの
コマンド・シンボルは2つの点を入力する。
Even if the line is selected, it does not move. The MOVH command symbol inputs two points.

2つの点X、Y方向の差を求め、その差分だけ、セレク
トされているコンポーネントを移動する。
The difference between the two points in the X and Y directions is determined, and the selected component is moved by the difference.

但し、移動する値は常に補正される。MOVEが終わる
とセレクトは取り消され色は元に戻る。
However, moving values are always corrected. When the MOVE is completed, the selection is canceled and the color returns to its original state.

(c)WINDOW関係 画面の中心を移動したり、拡大、縮小を行うために以下
の4つのコマンドがある。但し、拡大。
(c) WINDOW There are the following four commands to move the center of the screen, and to enlarge and reduce it. However, expansion.

縮小にも限度がある。There are limits to reduction.

(1)FIT  WINDOW (FWIN)コマンド
・シンボルで指定した領域を画面一杯に拡大する。コマ
ンド・シンボルより引数X、Y方向の画面の大きさを算
出した画面一杯に拡大する。
(1) FIT WINDOW (FWIN) Expands the area specified by the command symbol to fill the screen. Expands the screen size in the X and Y directions using the command symbol to fill the calculated screen.

(2)HALF  WINDOW  (HWIN)WI
NDOWの大きさを領域的に半分にする。
(2) HALF WINDOW (HWIN)WI
Halve the size of NDOW in terms of area.

拡大表示することになる。コマンド・シンボルの位置は
いずれでもよい。
It will be displayed enlarged. The command symbol can be placed in any position.

(3)DOUBL[E  WINDOW  (DWIN
)WINDOWの大きさを領域的に2倍にする。
(3) DOUBL[E WINDOW (DWIN
) Double the size of WINDOW in terms of area.

縮小表示することになる。コマンド・シンボルの位置は
何れでもよい。
It will be displayed in a reduced size. The command symbol may be placed in any position.

(4)CENTERWINDOW  (CWIN)コマ
ンド・シンボルの中央の座標を画面の中央とする。引数
のX、Yは、画面の中央となる座標である。
(4) CENTERWINDOW (CWIN) Sets the coordinates of the center of the command symbol as the center of the screen. The arguments X and Y are the coordinates of the center of the screen.

(d)セレクトしているコンポーネントおよびラインを
消す。
(d) Erase the selected component and line.

DELETE  (DELT) セレクトされているライン、コンポーネント、コンポー
ネントにつながるラインを消す。ラインがターミネータ
やコーナーに接続されている場合、ターミネータやコー
ナーも消す。
DELETE (DELT) Delete the selected line, component, or line connected to the component. If the line is connected to a terminator or corner, also erase the terminator or corner.

(e)LOAD−SAVE関係 ドローイングデータおよびコマンドデータのロード・セ
ーブを行う。ドローイングデータは、各コンポーネント
の情報であり、コマンドデータはコマンド・シンボルの
データである。
(e) LOAD-SAVE relation: Loads and saves drawing data and command data. The drawing data is information on each component, and the command data is data on command symbols.

(1)LOAD  DRAWING   DA’rA(
LDAT) ドローイングデータを指定されたファイルより読み込む
、コマンド・シンボルを人力するとファイル名の入力要
求を出力し、入力待ちとなる。ファイル名を指定するデ
ータをメモリー中にロードし、画面に回路図を表示する
(1) LOAD DRAWING DA'rA(
LDAT) When you manually enter a command symbol to read drawing data from a specified file, it outputs a file name input request and waits for input. Loads the data specifying the file name into memory and displays the circuit diagram on the screen.

(2)SAVE  DRAWINC,DATA(SDA
T) ドローイングデータを指定されたファイルに出力する。
(2) SAVE DRAWINC, DATA (SDA
T) Output the drawing data to the specified file.

コマンド・シンボルを入力するとファイル名の入力要求
を出力し、入力待ちとなる。ファイル名は14文字まで
としそれ以上は無視する。
When you input a command symbol, it outputs a file name input request and waits for input. File names can be up to 14 characters long and anything longer than 14 characters will be ignored.

(3)LOAD  COMMAND  DATA(LC
MD) コマンドデータを指定されたファイルより読み込む。フ
ァイルの指定は、LDATと同様である。
(3) LOAD COMMAND DATA (LC
MD) Read command data from the specified file. File specification is similar to LDAT.

(4)SAVE  COMMAND  DATA(SC
MD> コマンドデータを指定されたファイルに出力する。ファ
イルの指定は、S D A i”と同様である。
(4) SAVE COMMAND DATA (SC
MD> Output command data to the specified file. The file specification is the same as "SD A i".

(f)TEACH コマンド・シンボルの変更・登録を行う。(f) TEACH Change and register commands and symbols.

’r  E  A  CH(T  A  CH)コマン
ドを実行すると画面が第5図のようなレイアウトになる
。ここで任意のシンボルをタブレットより入力する。そ
のシンボルがすでにコマンドとして登録されている場合
は、そのコマンド名の色が変わり、また、シンボル入力
待ちとなる。登録されていない場合は、UNDEF I
NEの色が変わる。この時、変更しようとするコマンド
名をタブレットまたはキーボードで指定する。タブレッ
トで指定する場合、コマンドの各面をポイントする。キ
ーボードで指定する場合は、コマンド名を入力する。エ
ディタに戻る際は、ENDをポイントするか、キーボー
ドよりENDを入力する。
When the 'r EA CH (T A CH) command is executed, the screen will be laid out as shown in Figure 5. Enter any symbol here from the tablet. If the symbol is already registered as a command, the color of the command name changes and the system waits for symbol input. If not registered, UNDEF I
The color of NE changes. At this time, specify the command name to be changed using the tablet or keyboard. When specifying on a tablet, point to each side of the command. If specifying using the keyboard, enter the command name. To return to the editor, point to END or enter END from the keyboard.

(B)  エディタからシミュレータへ移動するコマン
ドやシミュレータの11;j処理用のコマンドについて
説明する。
(B) Commands for moving from the editor to the simulator and commands for processing 11;j of the simulator will be explained.

(1)S IMULAT ION  (S IM[J)
エディタからシミュレータへ移行する。シミュレータへ
入ると最初に入出力信号線の設定等を行い、その後にシ
ミュレーションを実行する。
(1) SIMULATION (SIM[J)
Migrate from editor to simulator. When entering the simulator, the input/output signal lines are first set, and then the simulation is executed.

(2)INPUT  LINE’5ELECT(INP
L) シミュレーション時の入力信号線の指定を行う。
(2) INPUT LINE'5ELECT (INP
L) Specify input signal lines during simulation.

回路上の入力信号はすべて指定する必要がある。All input signals on the circuit must be specified.

弓1数のXm1n、  Y@in+  Xmax+  
Ymaxは、 5ELCコマンドの引数と同様にコンポ
ーネントを指定するためのちのである。このコマンドは
、ターミネータに対してのみ有効である。
Xm1n of 1 bow, Y@in+ Xmax+
Ymax is used to specify a component in the same way as the argument of the 5ELC command. This command is valid only for terminators.

(3)OUTPUT  LINE  5ELECT(O
UTL) シミュレーション時の出力信号線の指定を行う。
(3) OUTPUT LINE 5ELECT(O
(UTL) Specify the output signal line during simulation.

この指定がなければシミュレーション結果は何ら表示し
ない、引数のXm1n+ Ya+in+ Xmax+ 
Y+*axは、5ELLコマンドの引数と同様でライン
を指定するためのものである。このコマンドは、ライン
および夕〜ミネータに対して有効である。
If this specification is not specified, no simulation results will be displayed.The argument Xm1n+ Ya+in+ Xmax+
Y+*ax is similar to the argument of the 5ELL command and is used to specify a line. This command is valid for lines and evenings.

(4)EXCHANGE  DELAY  TIME(
EXCD) シミニレ−23フ時のディレィの値をTYPからMAX
、MAXがらTYPに変更する。このコマンドを実行す
ると、TYPh−MAXのどちらに変ったかを表示する
。最初はすべてTYPに設定されている。
(4) EXCHANGE DELAY TIME (
EXCD) Maximize the delay value from TYP to MAX at Shimini Lef 23
, change from MAX to TYP. When this command is executed, it will display whether it has changed to TYPh or MAX. Initially, all are set to TYP.

(5)EXIT シミニレ−93ン時の入出力信号指定モード、TTLセ
レクトモード、シミニレ−シランモードからの抜は出し
に用いる。
(5) EXIT Used to exit from the input/output signal designation mode, TTL select mode, and Shimini line run mode during Shimini lane.

(C)  シミュレータの使用法について、実行手順通
り説明する。
(C) Explain how to use the simulator according to the execution procedure.

(1)前処理モード エディタからシミュレータに移行すると、まずこのモー
Vに入る。出力信号線の指定、遅延時間の指定を行う、
このモードでは、WIN[)OW関係のコマンドとIN
PL、0UTL、EXCD。
(1) Pre-processing mode When moving from the editor to the simulator, this mode V is first entered. Specify the output signal line and delay time.
In this mode, WIN[)OW-related commands and IN
PL, 0UTL, EXCD.

EXIT以外のコマンには無視される。EXITコマン
ドを実行することにより、シミュレーション・モードに
移行する。
Ignored by commands other than EXIT. By executing the EXIT command, a transition is made to the simulation mode.

(2)シミュレーション・モード このモードに入るとPJG図のような画面になる。(2) Simulation mode When you enter this mode, a screen similar to the PJG diagram will appear.

シミュレーション・モードでは、コマンドの人力は、す
べてメニュ一方式で行なう。
In simulation mode, all manual commands are menu-driven.

(a)人力波形の作成 シミュレーションの実行の前に人力波形を作成する。す
でに人力波形データがディスク上にある場合は、メニュ
ーのLOAD をポイントし、次に、ファイル名の入力
要求がでるので、ファイル名を入力する。ファイルより
データを読み、波形を表示する。波形データがない場合
は、メニューのRLJLERをポイントするとスケール
入力要求がでるので、数字およびlll5l μSまた
はnsをポイントしてスケールを入力する。スケールを
指定すると各入力信号線について波形入力要求がでるの
で、タブレントを用いて第7図のように、INPUT 
 FIELDを1(iHhになる時刻とLo+uになる
時刻をポイントすることにより入力波形が作成できる。
(a) Creating a manual waveform A manual waveform is created before executing the simulation. If the manual waveform data is already on the disk, point to LOAD on the menu, and then you will be prompted to enter the file name, so enter the file name. Read data from file and display waveform. If there is no waveform data, point to RLJLER in the menu and a scale input request will appear, so input the scale by pointing to the number and lll5l μS or ns. When you specify the scale, a waveform input request will appear for each input signal line, so use Tablet to input the INPUT as shown in Figure 7.
An input waveform can be created by pointing FIELD to the time when it becomes 1 (iHh) and the time when it becomes Lo+u.

入力の終りには、メニューENDをポイントする。人力
波形がデユーティ50:5(1の方形波の場合メニュー
のCL、OCK をポイントすると、周波数の人力要求
が出るので7二二−の数字とMHz 、kHz 、Hz
を入力することにより波形の作成ができる。また、周期
的な波形は1サイクル分INPUT  FIELDで指
定した後メニューのREPEAT を指定する。
At the end of input, point to menu END. If the manual waveform is a square wave with a duty of 50:5 (1), if you point to CL and OCK in the menu, a manual request for the frequency will appear, so the number 722 and MHz, kHz, Hz
Waveforms can be created by inputting . Further, for a periodic waveform, specify REPEAT in the menu after specifying one cycle in INPUT FIELD.

(b)シミュレーシヨンの実行 シミュレーシヨンの実行は、メニューの RUN をポ
イントすることにより開始する。与えられた素子の接続
関係と人力データとに対し、組み合せ論理と順序論理に
より演算を行い、論理回路の動作のシミュレーションが
実行される。
(b) Execution of Simulation Execution of simulation is started by pointing to RUN on the menu. Computations are performed using combinatorial logic and sequential logic on given element connection relationships and human input data, and a simulation of the operation of the logic circuit is executed.

(c)出力波形の表示 シミュレーシヨンを終了すると出力波形を表示する。波
形は、メニューの X 1. X5. X 11’)。
(c) Display of output waveform When the simulation is finished, the output waveform is displayed. The waveform can be found in the menu X1. X5. X 11').

またはX2Uをポイントすることによ1)倍率を変えて
表示する。また、メニューのS E A RCHをポイ
ントすれば、各(yt号線についてサーチするパターン
の入力要求が出るので、以下の5つの何れかをポイント
する。
Or, by pointing to X2U, 1) Change the magnification and display. Also, if you point to S E A RCH on the menu, you will be asked to input a pattern to search for each (yt line), so point to any of the following five.

(I   Lo−状態 I   High状態 ↑  立ち上がり ↓  立ち下がり ×  サーチには無関係 すべての信号線について指定すると波形データより該当
する所を探し出し、その位置を画面中央に移動して表示
する。波形表示領域内の任意の位置をポイントするとそ
の位置にカーソルを表示する。エディタのMOVEコマ
ンドのように2点を指定するとカーソルを2本表示し、
その間の時間差を最初のポイント点を始点として表示す
る。メニューのDRAW #−ポイントすると波形と書
き直す。
(I Lo-state I High state ↑ Rising ↓ Falling × Irrelevant to search If you specify all signal lines, the corresponding location will be searched from the waveform data, and the location will be moved to the center of the screen and displayed. Inside the waveform display area Pointing at any position will display a cursor at that position.If you specify two points like the MOVE command of the editor, two cursors will be displayed.
The time difference between them is displayed starting from the first point. DRAW #-point on the menu to rewrite the waveform.

出力信号の指定を変更する場合は、メニューの10DS
M  をポイントすれは、前処理モードに入ることがで
きる。
To change the output signal specification, select 10DS in the menu.
Point to M to enter preprocessing mode.

(d)波形データのセーブ メニューの 5AVE  をポイントすると、ファイル
名の入力要求が出力されるのでファイル名を入力する。
(d) When you point to 5AVE on the waveform data save menu, a file name input request will be output, so input the file name.

その後で必要な信号名だけポイントし、最後にメニュー
のEND をポイントする。すべて必要な場合は、 E
NDのみをポイントする。
After that, point to the signal name you need, and finally point to END on the menu. If you need all of them, E
Point only ND.

セーブした波形データは他の人力波形データとして1l
lf史用できる。
The saved waveform data can be used as other manual waveform data.
Can be used for lf history.

(e)エディタへの復帰 メニューのEDIT  をポイントすることによりエデ
ィタに戻る。
(e) Return to editor Return to the editor by pointing to EDIT on the menu.

COMPONENT  EDITOR コンポーネントエディタ13は、スケマチイックエディ
タ19で使うロジックシンボルの作成およびマスタライ
ブラリへの追加を行う、コマンドとしては、スケマチイ
ンクエディタ19と同じコマンドが使える。ただし、A
DDLコマンドのコンポーネントが次の6種に限られる
。 1ine、 circler ar(!+ Lex
L+ react+ poly。
COMPONENT EDITOR The component editor 13 can use the same commands as the schematic ink editor 19 to create logic symbols used in the schematic editor 19 and add them to the master library. However, A
The components of DDL commands are limited to the following six types. 1ine, circler ar(!+ Lex
L+ react+ poly.

<D>  ドラ7タ コマンドDRAFTを用い、引数X0FF、YOFFに
より、原点のオフセットを指定し、引数5CALEで縮
尺を指定すると、スケマチイックエディタ19で作成し
たドローイングファイル21をプロッタ6に出力し、回
路図清書を行う。
<D> Using the DRAFT command, specifying the offset of the origin with the arguments X0FF and YOFF, and specifying the scale with the argument 5CALE, the drawing file 21 created with the schematic editor 19 is output to the plotter 6, Perform a fair copy of the circuit diagram.

以上に説明した実施例の特長は次の通りである。The features of the embodiment described above are as follows.

(1) グラフィックディスプレイとタブレットを用い
て対話的に回路図の作成ができる。
(1) You can create circuit diagrams interactively using a graphic display and tablet.

(2)エディタのコマンドをシンボルで入力できるので
使い易い。
(2) Easy to use because editor commands can be entered as symbols.

(3)論理シミュレータを内蔵しているので、回路の動
作チヱンクが対話的に行える。
(3) Since it has a built-in logic simulator, you can interactively check circuit operations.

(4) ワードノエネレータ機能により任意のテストパ
ターンを発生できる。
(4) Any test pattern can be generated using the word generator function.

(5) ロノックアナライザ機能により効率的に動作チ
ェックが行える。
(5) Operation checks can be performed efficiently using the Ronoc analyzer function.

(6)プロッタを用いて回路図を清書することができる
(6) Circuit diagrams can be printed using a plotter.

(7)任意のロジックシンボルを定義できる。(7) Any logic symbol can be defined.

なお、説明を省略したが、開発の能率を上げるために、
複数の技術者が同時に作業が行えるマルチユーザ一方式
を採用する。
Although the explanation has been omitted, in order to increase the efficiency of development,
Adopts a multi-user system that allows multiple engineers to work at the same time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例のハードウェア設計手段のブ
ロック図である。 第2図は、マイクロコンビ、−クシ用装置の開発の70
−チャートである。 第3図は、本発明の実施例のブロック図である。 PIS4図は、スケマチイックエディタの画面のレイア
ウトである。 第5図は、T E A CHコマンドでの画面右側のレ
イアウトである。 第6図は、論理シミュレーション時の画面のレイアウト
である。 第7図は、波形入力法を説明するための図である。 第8図は、従来のマイクロコンピュータ応用装置の開発
の70−チャートである。 1・・CPU、2・・・ディスク、3・・・コンソール
、4・・・タブレット、      5・・・CRT、
11・・う7スケンチ、 12・・・ドローイングエディタ、 13・・・コンポーネントエディタ、 14・・・マスタライブラリ、 15・・・コマンドファイル、 1G・・・ワードノエネレータ、 17・・・ロノノクシミュレータ、 18・・ロノノクアナライザ、 19・・・又ケマテインクエディタ、 20・・・ドラ7り。
FIG. 1 is a block diagram of a hardware design means according to an embodiment of the present invention. Figure 2 shows the 70th anniversary of the development of the Microcombi-comb device.
-It is a chart. FIG. 3 is a block diagram of an embodiment of the invention. The PIS4 diagram is the layout of the schematic editor screen. FIG. 5 shows the layout of the right side of the screen for the T EA CH command. FIG. 6 shows the screen layout during logic simulation. FIG. 7 is a diagram for explaining the waveform input method. FIG. 8 is a 70-chart of the development of a conventional microcomputer application device. 1...CPU, 2...Disk, 3...Console, 4...Tablet, 5...CRT,
11...U7 Squench, 12...Drawing editor, 13...Component editor, 14...Master library, 15...Command file, 1G...Word generator, 17...Lononok simulator , 18... Rononoku Analyzer, 19... Also Kematein Editor, 20... Dora 7ri.

Claims (1)

【特許請求の範囲】[Claims] (1)マイクロコンピュータ応用装置の回路の設計を支
援するハードウェア設計手段と、デバッグ機能を備えた
ソフトウェア開発支援手段と、上記の回路とマイクロコ
ンピュータに格納されるプログラムとを組合せて試験す
る動作試験手段とからなり、上記のハードウェア設計手
段は、入力手段としてのタブレットとキーボードと、出
力手段としてのグラフィックディスプレイと、このグラ
フィックディスプレイの画面上に対話的に回路を作成す
る回路設計部と、上記の入力手段から入力された条件に
対応して上記の回路を仮想的に動作させ、上記の回路の
論理とタイミングとを試験する論理シミュレーション部
とからなるマイクロコンピュータ開発支援装置。
(1) An operation test that tests a combination of a hardware design means that supports the design of the circuit of a microcomputer application device, a software development support means that has a debugging function, and the above circuit and a program stored in the microcomputer. The above hardware design means includes a tablet and a keyboard as input means, a graphic display as an output means, a circuit design section that interactively creates a circuit on the screen of this graphic display, and the above hardware design means. A microcomputer development support device comprising a logic simulation section that virtually operates the above circuit in response to conditions input from an input means and tests the logic and timing of the above circuit.
JP59239652A 1984-11-13 1984-11-13 Microcomputer development supporting device Pending JPS61117628A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59239652A JPS61117628A (en) 1984-11-13 1984-11-13 Microcomputer development supporting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59239652A JPS61117628A (en) 1984-11-13 1984-11-13 Microcomputer development supporting device

Publications (1)

Publication Number Publication Date
JPS61117628A true JPS61117628A (en) 1986-06-05

Family

ID=17047885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59239652A Pending JPS61117628A (en) 1984-11-13 1984-11-13 Microcomputer development supporting device

Country Status (1)

Country Link
JP (1) JPS61117628A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448089A (en) * 1987-08-18 1989-02-22 Aichi Prefecture Apparatus for education of logical circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6448089A (en) * 1987-08-18 1989-02-22 Aichi Prefecture Apparatus for education of logical circuit

Similar Documents

Publication Publication Date Title
US5995744A (en) Network configuration of programmable circuits
US6212650B1 (en) Interactive dubug tool for programmable circuits
US7188338B2 (en) Apparatus and method for debugging software
CN113282219B (en) Method for drawing assembly line CPU architecture diagram and terminal equipment
US6453276B1 (en) Method and apparatus for efficiently generating test input for a logic simulator
Klein Miami: a hardware software co-simulation environment
JPS61117628A (en) Microcomputer development supporting device
WO2001084316A1 (en) Rapid debugging method on rapid prototyping apparatus for complex embedded system
JP2941033B2 (en) Circuit information display device
JP2990155B1 (en) Verification test pattern design apparatus and verification test pattern design method
JP2924080B2 (en) Logic simulation support system
JPH0769391B2 (en) Logic circuit simulation device
JP2866105B2 (en) Pin display method of printed circuit board in figure processing device
JPH0429425Y2 (en)
JP2894732B2 (en) Logic circuit simulation device
JPH04172563A (en) Error detection control method for logic circuit inspecting device
McCann et al. Microprocessor product design: The role of the development system
JPH05324755A (en) Test pattern generation verifying device
JP2507294B2 (en) Control panel inspection method
JP3110326B2 (en) Verification test pattern design equipment
JPH07282093A (en) Logical simulation supporting system
JPH0468472A (en) Logical diagram input device
JPH1091665A (en) Method for generating logical circuit simulator interlocked test terminal
JP3391688B2 (en) Verification method of super scalar operation
JP2004118301A (en) Forming method and device of developable test program tool