JPS61117473A - Method and device for inspecting printed wiring board - Google Patents

Method and device for inspecting printed wiring board

Info

Publication number
JPS61117473A
JPS61117473A JP59240296A JP24029684A JPS61117473A JP S61117473 A JPS61117473 A JP S61117473A JP 59240296 A JP59240296 A JP 59240296A JP 24029684 A JP24029684 A JP 24029684A JP S61117473 A JPS61117473 A JP S61117473A
Authority
JP
Japan
Prior art keywords
pins
network
inspection
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59240296A
Other languages
Japanese (ja)
Inventor
Eiichi Hayakawa
早川 栄一
Kazumasa Adachi
足立 和正
Yoshifumi Miyazawa
宮沢 美文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP59240296A priority Critical patent/JPS61117473A/en
Publication of JPS61117473A publication Critical patent/JPS61117473A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE:To speed up inspection by inspecting the breaking of wiring between a reference pin and other pins in networks of a printed wiring board for every network, and performing the batch short-circuit inspection of other pins outside the networks. CONSTITUTION:When the reference pin is formed at a land part 1 of the printed wiring board and a network is formed by pins 1, 2, and 5, an output is sent to the pin 2 through a decoding circuit A as to the reference pin 1 to inspect the breaking of wiring between the pins 1 and 2, and inspection as to the pins 1 and 5 is also performed similarly to complete the inspection of the breaking of wiring in the network. Then, an all-active signal is sent from a signal line D to perform the batch short-circuit inspection of all pins 3, 4... outside the network for the reference pin 1. At this time, the latch integrated circuit C of the pins 2 and 5 is set during the inspection of the breaking of wiring and the Q output is at H, so the condition of AND with the all-active signal is not satisfied and the pins 2 and 5 within the network are cut. Thus, the short- circuit inspection is performed for pins outside the network at a time, so the inspection of the printed wiring board is speeded up.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プリント配線板の検査方法とその検査装置に
係り、さらに詳しくは、プリント配線板におけるパター
ンをネットワーク単位に分ζすて、ネットワーク毎に基
準となる特定のピン(以下基準ピンと称する)とネット
ワーク内の他のピンとの断線検査並びに基準ピンに対し
て該ネットワークに属さない他の全てのピンとの一括短
絡検査とを迅速容易に信頼性高く順次全ネットワークに
ついて行い検査を行っていない時には前記ピンの全てを
接地し、静電気の帯電を防止することを特徴とするプリ
ント配線板の検査方法とその検査装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a printed wiring board inspection method and an inspection apparatus thereof, and more specifically, the present invention relates to a method for inspecting a printed wiring board and an inspection apparatus therefor. A quick and easy test for disconnection between a specific reference pin (hereinafter referred to as the reference pin) and other pins in the network, as well as a batch short-circuit test between the reference pin and all other pins that do not belong to the network. The present invention relates to a method for inspecting a printed wiring board and an inspection apparatus therefor, characterized in that the inspection is carried out sequentially on all networks with high efficiency, and when the inspection is not being carried out, all of the pins are grounded to prevent static electricity from being charged.

〔従来の技術〕[Conventional technology]

プリント配線板の検査方法は、一般に被検査体であるプ
リント配線板のパターンの一部であるランドにプローブ
ピン(以下単にピンという)を接触させ、各ランド間の
導通状態の有無を検査するのであるが、あらかじめ例え
ば中央制御装置(ICメモリ)に記憶させておいた良品
のプリント配線板のパターンの基準データと各被検査の
パターンのデータとを比較することにより、パターンの
断線或いは短絡などの不良回路部分を発見するものであ
る。
In general, the inspection method for printed wiring boards involves bringing probe pins (hereinafter simply referred to as pins) into contact with lands that are part of the pattern of the printed wiring board, which is the object to be inspected, and testing whether there is continuity between each land. However, by comparing the reference data of the pattern of a good printed wiring board stored in advance in the central control unit (IC memory) with the data of each pattern to be inspected, it is possible to detect disconnections or short circuits in the pattern. It is used to discover defective circuit parts.

そのため従来は、ある基準ピンに対してどのピンとの間
のパターンが導通しているかを検査するのに、基準ピン
以外の全てのピンについて導通検査を行うところのいわ
ゆるスキャン方式の全ピン検査が行われていた。
For this reason, conventionally, in order to test whether the pattern between a reference pin and which pin has continuity, a so-called scan-type all-pin test was performed, in which continuity tests were performed on all pins other than the reference pin. I was worried.

しかしながら、このような全ピン検査では、被検査体で
あるプリント配線板のパターンのランドに接触するピン
の数が例えば0本(通常はnは数千水の多数のピン)で
あれば、n (n−1)X 1/2回のスキャナー(全
ピン検査操作)を繰り返さなければならないため、自ず
から高速のスキャン操作をしなければならず、被検査体
であるプリント配線板に蓄電するrσ気気量量残存する
However, in such all-pin inspection, if the number of pins that contact the land of the pattern of the printed wiring board that is the object to be inspected is, for example, 0 (usually n is a large number of pins in the thousands), then n (n-1)X Since the scanner (all pin inspection operation) must be repeated 1/2 times, a high-speed scanning operation is naturally required, and the rσ energy stored in the printed wiring board, which is the object to be inspected, is Volume remains.

それゆえ、このような検査操作回数の多い検査方法では
本来短絡していないパターン間のピンが蓄電により短絡
した状態を示してプリント配線板の誤検査の原因となっ
ていた。また、高速スキャンによる特性インピーダンス
の不整合並びに定在波による放出、並びに検査の作業中
に発生する静電気によって誤動作又はICの破かいを引
き起こすなどの欠点があった。
Therefore, in such an inspection method that requires a large number of inspection operations, pins between patterns that are not originally short-circuited show a short-circuited state due to accumulation of electricity, which causes incorrect inspection of the printed wiring board. Further, there are drawbacks such as mismatching of characteristic impedances due to high-speed scanning, emissions due to standing waves, and static electricity generated during inspection work, which may cause malfunction or damage to the IC.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

そこで本発明者は、上記従来の検査方法の欠点を除去す
るために、プリント配線板はスルホールやパットなどの
ピンが接触するランドが導体パターンによって接続され
、幾つかのネットワークを構成していることに着眼し、
プリント配線板の検査に当り、あらかじめ良品のプリン
ト配線板の基準データの中央制御装置への吸い上げは、
ネットワーク毎に基準ピンとこのネットワークに属する
ピンの番号群を記憶させておき、検査時に中央制御装置
のICメモリより順次ネットワーク毎に基準ピンなどの
ピン番号群を読み出し、ネットワーク内の断線検査と、
該ネットワークに属さない他の全てのピンとの一括短絡
検査を行い、検査の終了後、被検査基板のセットとオフ
セットの間で、次の検査が開始するまでの間に、前記ピ
ンの全てを接地することにより、被検査基板上及びその
治具載置用プレート上に帯電する静電気を除去する方法
並びにこの方法に使用する装置を案出した。
Therefore, in order to eliminate the drawbacks of the conventional inspection methods described above, the inventor of the present invention proposed that in a printed wiring board, lands that contact pins such as through holes and pads are connected by conductive patterns to form several networks. Focusing on
When inspecting printed wiring boards, standard data of good printed wiring boards is downloaded to the central control unit in advance.
A reference pin and a number group of pins belonging to this network are stored for each network, and at the time of inspection, the reference pin and other pin number groups are sequentially read out for each network from the IC memory of the central control unit to inspect for disconnections in the network.
Perform a batch short-circuit test with all other pins that do not belong to the network, and after the test is finished, ground all of the pins between the set of the tested board and the offset until the next test starts. As a result, we devised a method for removing static electricity that accumulates on the substrate to be inspected and the jig mounting plate, and a device used in this method.

すなわち、従来の検査方法の高速スキャン方式に伴う前
記の欠点及び不都合を解消できるところの一括短絡検査
を可能とし、反面プリント配線板への蓄電の影響を無く
すようネットワーク毎の短絡検査をゆっくり行い全体と
しては検査所要時間を短縮し、かつ信頼性の高い導通検
査を行うことのできるプリント配線板の検査方法とその
検査装置を提供することを目的とするものである。
In other words, it is possible to perform a batch short-circuit test that eliminates the above-mentioned shortcomings and inconveniences associated with the high-speed scanning method of conventional test methods, and on the other hand, short-circuit tests can be performed slowly for each network to eliminate the influence of accumulation of electricity on the printed wiring board, and the overall short circuit test can be performed slowly. It is an object of the present invention to provide a printed wiring board testing method and testing device that can shorten the testing time and perform highly reliable continuity testing.

〔問題点を解決するための手段及びその作用〕以下、本
発明の実施例を図面に基づいて具体的に説明する。
[Means for Solving the Problems and Their Effects] Hereinafter, embodiments of the present invention will be specifically described with reference to the drawings.

第1図は本発明のプリント配線板の検査装置に使用する
回路の主要部概略回路図、第2図は第1図の回路におけ
るスイッチ開閉状態を示す機能説明図である。
FIG. 1 is a schematic circuit diagram of the main parts of a circuit used in the printed wiring board inspection apparatus of the present invention, and FIG. 2 is a functional explanatory diagram showing the open and closed states of switches in the circuit of FIG.

まず、第1図において、1,2.3.4.5はそれぞれ
基準ピンの位置を示し、各ネットワークのグループピン
の頭ピン番号に対応するものである。(5)はデコード
回路であり、入力が特定の値になった時にのみ”H”に
なる複数の出力信号から構成される。(B)はリセット
の信号線であり、信号を送ればラッチICがリセットさ
れろ。(C)はラッチICであり、セット・リセットの
ICである。
First, in FIG. 1, 1, 2, 3, 4, and 5 indicate the positions of the reference pins, respectively, and correspond to the head pin numbers of the group pins of each network. (5) is a decoding circuit, which is composed of a plurality of output signals that become "H" only when the input becomes a specific value. (B) is a reset signal line, and if you send a signal, the latch IC will be reset. (C) is a latch IC, which is a set/reset IC.

(D)はアクティブ機能を引き出す信号線であり、AN
Dゲート(E)、ORゲート(F)、インバーター(G
)などによってオールアクティブ機能が形成される。
(D) is a signal line that brings out the active function,
D gate (E), OR gate (F), inverter (G
) etc., an all-active function is formed.

また、(0)は検出点であり、(T)はシフトレジスタ
ーである。
Further, (0) is a detection point, and (T) is a shift register.

次に第2図において、1,2.3.4.5はそれぞれ基
準ピンの位置を示す。(W)及び(U)はトランジス−
(FFJT)であり、スイッチの機能をも有するもので
ある。
Next, in FIG. 2, 1, 2, 3, 4, and 5 indicate the positions of the reference pins, respectively. (W) and (U) are transistors.
(FFJT) and also has the function of a switch.

そして第3図はプリント配線板のパータンの一部拡大平
面図である。この図面において、(P)はプリント配線
板の基板表面であり、1.2.3.4.5.6.7は各
スルホールとそのランド部分を示し、(イ)、(ロ)、
(ハ)、に)は各スルホール間の導通線を示す。
FIG. 3 is a partially enlarged plan view of the pattern of the printed wiring board. In this drawing, (P) is the substrate surface of the printed wiring board, 1.2.3.4.5.6.7 indicates each through hole and its land portion, (a), (b),
(C) and (B) indicate conduction lines between each through hole.

第1図に示す回路を有する本発明のプリント配線板の検
査装置は、被検査体であるプリント配線板におけるネッ
トワーク毎に該基準ピンとこのネットワークに属する他
のピンの番号群を指定するデコード機能と、全ピンにつ
いてのオールアクティブ機能と、基準ピン以外の該ネッ
トワークに属する他の全てのピンをカットするためのラ
ンチ機能とを少なくとも有することを特徴としている。
The printed wiring board inspection apparatus of the present invention having the circuit shown in FIG. , is characterized by having at least an all-active function for all pins and a launch function for cutting all other pins belonging to the network other than the reference pin.

・そのため第2図に示すようなスイーIチ開閉の機能を
有することになる。すなわち、Wlのスイッチが閉じて
かつU2のスイッチが閉じた状態では、ピン番号1から
ピン番号2のパターンが導通していることを検査するこ
とができる。一方、WlとUSととが閉じた状態ではピ
ン番号1からピン番号5に至るパターンが導通している
ことを検査することができることを意味している。
- Therefore, it has the function of opening and closing the switch as shown in Fig. 2. That is, when the switch Wl is closed and the switch U2 is closed, it can be tested that the pattern from pin number 1 to pin number 2 is conductive. On the other hand, when Wl and US are closed, it means that it is possible to test whether the pattern from pin number 1 to pin number 5 is electrically connected.

次に第3図の平面図に基づいて本発明のプリント配線板
の検査方法を説明する。
Next, the printed wiring board inspection method of the present invention will be explained based on the plan view of FIG.

この図面においては、1.3.4のランド部分が第1基
準ピン、第3基準ピン、第4基準ピンを示し、これらの
各基準ピン毎に、1−2−5.3−7.4−6のネット
ワークが形成される。そして、中央制御装置のICメモ
リにはデータとして、たとえば第4図のデータ模式図の
ように書き込まれ記憶される。
In this drawing, the land portion 1.3.4 indicates the first reference pin, the third reference pin, and the fourth reference pin, and for each of these reference pins, 1-2-5.3-7.4 −6 networks are formed. Then, the data is written and stored in the IC memory of the central control unit as data, as shown in the data schematic diagram of FIG. 4, for example.

この場合、プリント配線板の検査手順としては、まず第
1基準ピンについてデコード回路を通じて2ピンを出力
し、■−2ピン間の継線検査を行い、同様にして1−5
ピンの検査も行う。このようにして、第1ネツト内の断
線検査を行うことができる。
In this case, the printed wiring board inspection procedure is to first output pin 2 of the first reference pin through the decoding circuit, conduct a connection test between pins 1 and 2, and do the same with pins 1 and 5.
The pins will also be inspected. In this way, a disconnection test within the first net can be performed.

次に(D)の信号線よりオールアクティブの信号を出し
、第1基準ピンに対し、第1ネツト以外に属する他の全
てのピンの一括短絡検査を行う。この時、2ピン、5ピ
ンは4他ラッチICが断線検査時にセットされ、Q出力
が”H”となっているため、オールアクティブの信号と
アンドが取れず、第1基準ピンのネットワーク内のピン
はカットされる。
Next, an all-active signal is sent from the signal line (D), and a short-circuit test is performed on all other pins belonging to the first net other than the first reference pin at once. At this time, the 4 other latch ICs on pins 2 and 5 are set during the disconnection test, and the Q output is "H", so AND cannot be taken with the all-active signal, and the signal in the network of the first reference pin is Pins are cut.

それゆえ、本発明によnば、第1ネツト以外に属する他
の全てのピンが短絡しているかどうかの一括短絡検査は
オールアクティブの信号を出すだけで一瞬の内に検査を
完了することができる利点がある。これは、従来の検査
方法におけるスキャン方式の全ピン検査の所要時間の約
10分の1から100分の1というきわめて短時間内に
プリント配線板の検査を完了することができるため、各
ネットワーク毎の短絡検査を一定のインターバルをもっ
てゆっくり行うことができ、その結果プリント配線板の
蓄電の残存を無くすことができると共に、従来の高速ス
キャン方式による特性インピーダンスの不整合並びに定
在波による放出なども全て無くすことができる利点があ
る。
Therefore, according to the present invention, the simultaneous short-circuit test to see if all other pins belonging to the first net are short-circuited can be completed in an instant by simply issuing an all-active signal. There are advantages that can be achieved. This allows inspection of printed wiring boards to be completed within an extremely short time, approximately 1/10 to 1/100 of the time required for scanning all pin inspections in conventional inspection methods, so each network short-circuit inspection can be performed slowly at regular intervals, and as a result, it is possible to eliminate any residual electrical charge in the printed wiring board, and also eliminate the mismatch of characteristic impedance and emission caused by standing waves caused by conventional high-speed scanning methods. There is an advantage that it can be eliminated.

さらに第1図において、全ピンスキャンのに1後にシフ
トレジスタ(T)の出力を全てネカティプにし、(B)
の信号線を用いて全てのR/sラッチI C(C)をリ
セットする。そして(D)の信号線を用いて全てのピン
を全てアクティブの状態とし、テストプローブピンを全
て接地状態にする。これによってテストプローブピンか
ら侵入してくる静電気による誤動作並びにICの破かい
を防止することができる。しかもプリント配線板の検査
に要する時間も従来の方法に比較して最終的には10分
の1位に短縮でき、迅速容易にかつ信頼性高くプリント
配線板を検査することができる。
Furthermore, in Figure 1, after scanning all pins, all the outputs of the shift register (T) are set to negative, and (B)
All R/s latches IC (C) are reset using the signal line. Then, using the signal line (D), all the pins are set to the active state, and all the test probe pins are grounded. This can prevent malfunctions and damage to the IC due to static electricity entering from the test probe pins. Furthermore, the time required for inspecting printed wiring boards can ultimately be shortened to one-tenth of that of conventional methods, and printed wiring boards can be inspected quickly, easily, and with high reliability.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によればプリント配線板の各ネッ
トワーク毎に該基準ピンに対してネット内の該ネットワ
ーク内の他のピンとの断線検査と該ネット以外に属する
他の全てのピンとの一括短絡検査を迅速容易に行うこと
ができろ。
As described above, according to the present invention, for each network of a printed wiring board, the reference pin is inspected for disconnection with other pins in the network, and all other pins belonging to other than the net are simultaneously inspected. Be able to quickly and easily perform short circuit inspections.

なお、第2ネツト及び第3ネツトは、第3基準ピン及び
第4基準ピンに対しても同様に上記の第1基準ピンに対
するネット内の断線検査とネット以外に属する他の全て
のピンの一括短絡検査とを交互に行うことができるので
、全体としてもプリ゛ ント配線板の検査を迅速容易に
かつ信頼度高く行うことができろ。
Note that the second and third nets also perform the same internal wire breakage inspection for the first reference pin as described above for the third and fourth reference pins, as well as for all other pins that belong to other than the net. Since short-circuit inspections can be performed alternately, printed wiring boards can be inspected quickly, easily, and with high reliability as a whole.

【図面の簡単な説明】[Brief explanation of drawings]

t1g1図は本発明のプリント配線板の検査装置に使用
する回路の主要部概略回路図、第2図は同回路における
スイッチ開閉状態を示す機能説明図、第3図はプリント
配線板のパターンの一部拡大平面図、第4図は中央制御
装置のICメモリに記憶させるデータ模式図の一例であ
る。 上記図面において。 A・・・・・−・・デコード回路(デコーダー)Bシ・
・・・・・・リセットの信号線、C・・−・・・・・ラ
ッチIC1 D・・・・・・・・・アクティブ機能用信号線。 E・・・・・・、、・ANDゲート、 F・・−・・・、、ORゲート、 G・・・・・・・・・インバーター、 O・・・・・−検出点、 P・・・・・・・・・プリント配線板の基板表面、T・
・−・−シフトレジスター、 Q・・・・・ Qゲート、 U・・・・−・・トランジスター回路、W、、−、・・
−トランジスター回路。
t1g1 is a schematic circuit diagram of the main parts of the circuit used in the printed wiring board inspection device of the present invention, FIG. The enlarged plan view of FIG. 4 is an example of a schematic diagram of data stored in the IC memory of the central control unit. In the above drawing. A...--Decoding circuit (decoder) B-
...... Reset signal line, C... Latch IC1 D... Active function signal line. E......AND gate, F...-..., OR gate, G...Inverter, O...-detection point, P...・・・・・・Board surface of printed wiring board, T・
・-・・Shift register, Q・・・Q gate, U・・・・・・Transistor circuit, W,, −,・・
-Transistor circuit.

Claims (1)

【特許請求の範囲】 1、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ピン
と該ネットワークに属するピンの番号群を中央制御装置
に記憶させ、検査時に中央制御装置より特定のネットワ
ーク毎に基準ピンと該ネットワークに属するピンの番号
群を読み出し、ネットワーク内のパターン検査と該基準
ピンに対し該ネットワークに属さない他の全てのピンの
一括短絡検査とを順次全ネットワークについて行い、検
査を行っていない時に前記ピンの全てを接地することを
特徴とするプリント配線板の検査方法。 2、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ピン
と該ネットワークに属するピンの番号群を指定するデコ
ード機能と、全ピンについてのオールアクティブ機能と
、基準ピン以外の該ネットワーク内の他の全てのピンを
カットできるラッチ機能とを少なくとも有し、かつこれ
らの機能を有する回路が中央制御装置に連絡され制御さ
れ得る機構を有して成るプリント配線板の検査装置。
[Claims] 1. Divide the pattern on the printed wiring board, which is the object to be inspected, into network units, store the reference pins for each network and the number group of pins belonging to the network in a central control device, and control the central control at the time of inspection. The device reads the reference pin and the number group of pins belonging to the network for each specific network, and performs pattern inspection within the network and batch short-circuit inspection of all other pins that do not belong to the network with respect to the reference pin, sequentially for all networks. A method for inspecting a printed wiring board, characterized in that all of the pins are grounded when the inspection is not being carried out. 2. A decoding function that divides the pattern on the printed wiring board, which is the object to be inspected, into network units and specifies the reference pin and number group of pins belonging to the network for each network, an all-active function for all pins, and a reference pin Inspection of a printed wiring board that has at least a latch function that can cut all other pins in the network other than the above, and a mechanism that allows circuits with these functions to be communicated and controlled by a central control unit. Device.
JP59240296A 1984-11-13 1984-11-13 Method and device for inspecting printed wiring board Pending JPS61117473A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59240296A JPS61117473A (en) 1984-11-13 1984-11-13 Method and device for inspecting printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59240296A JPS61117473A (en) 1984-11-13 1984-11-13 Method and device for inspecting printed wiring board

Publications (1)

Publication Number Publication Date
JPS61117473A true JPS61117473A (en) 1986-06-04

Family

ID=17057360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59240296A Pending JPS61117473A (en) 1984-11-13 1984-11-13 Method and device for inspecting printed wiring board

Country Status (1)

Country Link
JP (1) JPS61117473A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247975U (en) * 1985-09-12 1987-03-24
JP2014235112A (en) * 2013-06-04 2014-12-15 日本電産リード株式会社 Substrate inspection method, substrate inspection device, and substrate inspection jig

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876773A (en) * 1981-10-31 1983-05-09 Fujitsu Ltd Address control method of wiring tester
JPS60257370A (en) * 1984-06-05 1985-12-19 Nec Corp Automatic wiring inspecting device
JPS6124672B2 (en) * 1977-11-30 1986-06-12 Citizen Watch Co Ltd

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124672B2 (en) * 1977-11-30 1986-06-12 Citizen Watch Co Ltd
JPS5876773A (en) * 1981-10-31 1983-05-09 Fujitsu Ltd Address control method of wiring tester
JPS60257370A (en) * 1984-06-05 1985-12-19 Nec Corp Automatic wiring inspecting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247975U (en) * 1985-09-12 1987-03-24
JP2014235112A (en) * 2013-06-04 2014-12-15 日本電産リード株式会社 Substrate inspection method, substrate inspection device, and substrate inspection jig

Similar Documents

Publication Publication Date Title
US5510704A (en) Powered testing of mixed conventional/boundary-scan logic
US5487074A (en) Boundary scan testing using clocked signal
KR100512218B1 (en) Test apparatus
US4630270A (en) Method for identifying a faulty cell in a chain of cells forming a shift register
JPH02171668A (en) Method and apparatus for electronic element
US20040068675A1 (en) Circuit board having boundary scan self-testing function
US20210373070A1 (en) Burn in board test device and system
JP2680259B2 (en) Automatic opening detection method
US20070079188A1 (en) Signal integrity self-test architecture
JPS62180276A (en) Method and device for inspecting printed wiring board
JPS61117473A (en) Method and device for inspecting printed wiring board
JP4160656B2 (en) Printed circuit board test method
JPS6042662A (en) Method and device for inspecting printed wiring board
Makar et al. Iddq test pattern generation for scan chain latches and flip-flops
JPH0843494A (en) Electronic circuit
JPH0142387B2 (en)
WO2001053845A1 (en) A printed circuit assembly with configurable boundary scan paths
JP3287590B2 (en) Semiconductor integrated circuit device
JP3293386B2 (en) Integrated circuit
JPH0389179A (en) Trouble diagnostic apparatus
JPS6111658Y2 (en)
JPH03211481A (en) Lsi test circuit
JPH0777562A (en) Generation method for short circuit diagnostic data
Ziaja Using LSSD to test modules at the board level
JPH04128661A (en) Line delay testing device