JPS6042662A - Method and device for inspecting printed wiring board - Google Patents

Method and device for inspecting printed wiring board

Info

Publication number
JPS6042662A
JPS6042662A JP58150836A JP15083683A JPS6042662A JP S6042662 A JPS6042662 A JP S6042662A JP 58150836 A JP58150836 A JP 58150836A JP 15083683 A JP15083683 A JP 15083683A JP S6042662 A JPS6042662 A JP S6042662A
Authority
JP
Japan
Prior art keywords
network
inspection
wiring board
printed wiring
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58150836A
Other languages
Japanese (ja)
Inventor
Yoshifumi Miyazawa
宮沢 美文
Kazumasa Adachi
足立 和正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP58150836A priority Critical patent/JPS6042662A/en
Publication of JPS6042662A publication Critical patent/JPS6042662A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

PURPOSE:To perform high-reliability continuity inspection by dividing the pattern of a printed wiring board corresponding to networks, and carrying out disconnection in a network and batch short-circuit inspection of all other pins, network by network. CONSTITUTION:Networks 1-2-5, 3-7, and 4-6 are formed in correspondence to the 1st, the 3rd, and the 4th reference pins 1, 3, and 4. Disconnection inspection is performed between pins 1 and 2, and 1 and 5 through a decoding circuit 4 with respect to the reference pin 1 to attain disconnection inspection in the 1st network. An all-active signal is outputted from a signal line D to perform batch short-circuit inspection of all pins except in the 1st network with respect to the reference pin 1. At this time, the latches C for the pins 2 and 5 are already set in the disconnection inspection, so the result of AND E is in failure and the pins in the 1st network are cut. The batch short-circuit inspection is completed momentarily, so network-by-network short-circuit inspection may spend a long time, eliminating the electricity accumulation of the wiring board.

Description

【発明の詳細な説明】 本発明は、プリント配線板の検査方法とその検査装置に
係り、さらに詳しくけ、プリント配線板におけるパター
ンをネットワーク単位に分けて、ネットワーク毎に基準
となる特定のビン(以下基準ビンと称する)とネットワ
ーク内の他のビンとの断線検査並びに基準ビンに対して
該ネットワークに属さない他の全てのビンとの一括短絡
検査とを迅速容易に信頼性高く順次全ネットワークにつ
いて行うことを特徴とするプリント配線板の検査方法と
その検査装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a printed wiring board inspection method and an inspection apparatus therefor, and more particularly, patterns on a printed wiring board are divided into network units, and each network is divided into specific bins ( Testing for disconnections between the reference bin (hereinafter referred to as the reference bin) and other bins in the network, as well as simultaneous short-circuit testing between the reference bin and all other bins that do not belong to the network, can be performed quickly, easily, and reliably sequentially on the entire network. The present invention relates to a printed wiring board inspection method and an inspection apparatus therefor.

プリント配線板の検査方法は、一般に被検査体であるプ
リント配線板のパターンの一部であるランドにプローブ
ビンを接触させ、各ランド間の導通状態の有無を検査す
るのであるが、あらかじめ例えば中央制御装置11t(
ICメモリ)に記憶させておいた良品のプリント配線板
のパターンの基準データと各被検査のパターンのデータ
とを比較することにより、パターンの断線或いは短絡な
どの不良回路部分を発見するものである。
In general, a printed wiring board inspection method involves bringing a probe bottle into contact with the lands that are part of the pattern of the printed wiring board that is being tested, and testing whether there is continuity between each land. Control device 11t (
By comparing the reference data of the pattern of a good printed wiring board stored in the IC memory with the data of each pattern to be inspected, defective circuit parts such as disconnections or short circuits in the pattern are discovered. .

そのため従来は、ある基準ピンに対してどのピンとの間
のパターンが導通しているかを検査するのに、基準ピン
以外の全てのピンについて導通検査を行うところのいわ
ゆるスキャン方式の全ビン検査が行われていた。
For this reason, in the past, to check whether the pattern between a certain reference pin and which pin has continuity, a so-called scan-type all-bin test was performed, in which continuity tests were performed on all pins other than the reference pin. I was worried.

しかしながら、このような全ピン検査では、被検査体で
あるプリント配線板のパターンのランドに接触するピン
の数が例えば1本(通常はnは数千水の多数のピン)で
あれば、n(n−1)xQ回のスキャナー(全ピン検査
操作)を繰り返さなければならないため、自ずから高速
のスキャン操作をしなければ女らず、被検査体であるプ
リント配線框に蓄電する電気容量が残存する。
However, in such all-pin inspection, if the number of pins that come into contact with the land of the pattern of the printed wiring board that is the object to be inspected is, for example, one (usually n is a large number of pins in the thousands), then n Since the scanner (all pin inspection operation) must be repeated (n-1)xQ times, high-speed scanning operations must be performed, and the electrical capacity stored in the printed wiring frame that is the object to be inspected remains. do.

それゆえ、このような検査操作回数の多い検査方法では
本来短絡していないパターン間のピンが蓄電により短絡
した状態を示してプリント配線板の誤検査の原因となっ
ていた。また、高速スキャンによる特性インピーダンス
の不整合並びに定在波による放出などの不都合があった
Therefore, in such an inspection method that requires a large number of inspection operations, pins between patterns that are not originally short-circuited show a short-circuited state due to accumulation of electricity, which causes incorrect inspection of the printed wiring board. Further, there are disadvantages such as mismatching of characteristic impedance due to high-speed scanning and emission due to standing waves.

そこで本発明者は、上記従来の検査方法の欠点を除去す
るために、プリント配線板はスルホールやパットなどの
ピンが接触するランドが導体パターンによって接続され
、幾つかのネットワークを構成していることに着眼し、
プリント配線板の検査に当り、あらかじめ良品のプリン
ト配線板の基準データの中央制御装置への吸い上げは、
ネットワーク毎に基準ビンとこのネットワークに属する
ピンの番号群を記憶させておき、検査時に中央制御装置
のICメモリより順次ネットワーク毎に基準ビンなどの
ピン番号群を読み出し、ネットワーク内の断線検査と、
該ネットワークに属さない他の全てのピンとの一括短絡
検査を行う方法とこの検査に使用する装置を案出した。
Therefore, in order to eliminate the drawbacks of the conventional inspection methods described above, the inventor of the present invention proposed that in a printed wiring board, lands that contact pins such as through holes and pads are connected by conductive patterns to form several networks. Focusing on
When inspecting printed wiring boards, standard data of good printed wiring boards is downloaded to the central control unit in advance.
A reference bin and a group of pin numbers belonging to this network are stored for each network, and at the time of inspection, the group of pin numbers such as the reference bin is sequentially read out for each network from the IC memory of the central control unit, and a disconnection in the network is inspected.
We devised a method to perform a simultaneous short-circuit test with all other pins that do not belong to the network, and a device used for this test.

すなわち、従来の検査方法の高速スキャン方式に伴う前
記の欠点及び不都合を解消できるところの一括短絡検査
を可能とし、反面プリント配線板への蓄電の影響を無く
すようネットワーク毎の短絡検査をゆっくり行い全体と
しては検査所要時間を短縮し、かつ信頼性の高い導通検
査を行うことのできるプリント配線板の検査方法とその
検査装置を提供することを目的とするものである。
In other words, it is possible to perform a batch short-circuit test that eliminates the above-mentioned shortcomings and inconveniences associated with the high-speed scanning method of conventional test methods, and on the other hand, short-circuit tests can be performed slowly for each network to eliminate the influence of accumulation of electricity on the printed wiring board, and the overall short circuit test can be performed slowly. It is an object of the present invention to provide a printed wiring board testing method and testing device that can shorten the testing time and perform highly reliable continuity testing.

以下、本発明の実施例を図面に基づいて具体的に説明す
る。
Embodiments of the present invention will be specifically described below based on the drawings.

第1図は本発明のプリント配線板の検査装置に使用する
回路の主要部概略回路図、第2図は第1図の回路におけ
るスイッチ開閉状態を示す機能説明図である。
FIG. 1 is a schematic circuit diagram of the main parts of a circuit used in the printed wiring board inspection apparatus of the present invention, and FIG. 2 is a functional explanatory diagram showing the open and closed states of switches in the circuit of FIG.

まず、第1図において、1.2.3.4.5はそれぞれ
基準ビンの位置を示し、各ネットワークのグループピン
の頭ピン番号に対応するものである。
First, in FIG. 1, 1, 2, 3, 4, and 5 indicate the positions of the reference bins, which correspond to the head pin numbers of the group pins of each network.

(A)はデコード回路であり、入力が特定の値になった
時にのみ“[I・になる複数の出力信号から構成される
。(ハ)はリセットの信号線であり、信号を送ればラッ
チICがリセットされる。(C)はラッチICであり、
セット・リセットのICである。(D)はアクティブ機
能を引き出す信号線であり、ANDゲート■)、ORゲ
ート(F′)、インバーター(G)などによってオール
アクティブ機能が形成される。また、(0)は検出点で
あり、(T)はシフトレジスターである。
(A) is a decoding circuit, which is composed of multiple output signals that become "[I" only when the input reaches a specific value. (C) is a reset signal line, and if you send a signal, it will latch. The IC is reset. (C) is a latch IC,
This is a set/reset IC. (D) is a signal line that brings out the active function, and an all-active function is formed by an AND gate (2), an OR gate (F'), an inverter (G), etc. Further, (0) is a detection point, and (T) is a shift register.

次に第2図において、1.2.3.4.5はそれぞれ基
準ビンの位置を示す。(5)及び(U)はトランジス−
(BET )であり、スイッチの機能をも有するもので
ある。
Next, in FIG. 2, 1, 2, 3, 4, and 5 indicate the positions of the reference bins, respectively. (5) and (U) are transistors.
(BET) and also has the function of a switch.

そして第3図はプリント配線板のパータンの一部拡大平
面図である。この図面において、(P)はプリント配線
板の基板表面であり、1.2.3.4.5.6.7は各
スルホールとそのランド部分を示し、(イ)、(ロ)、
e載に)は各スルホール間の導通線を示す。
FIG. 3 is a partially enlarged plan view of the pattern of the printed wiring board. In this drawing, (P) is the substrate surface of the printed wiring board, 1.2.3.4.5.6.7 indicates each through hole and its land portion, (a), (b),
(e) shows the conduction line between each through hole.

第1図に示す回路を有する本発明のプリント配線板の検
査装置は、被検査体であるプリント配線板におけるネッ
トワ、−り毎に該基準ビンとこのネットワークに属する
他のピンの番号群を指定するデコード機能と、全ビンに
ついてのオールアクティブ機能と、基準ビン以外の該ネ
ットワークに属する他の全てのビンをカットするための
ラッチ機能とを少なくとも有することを特徴としている
The printed wiring board inspection apparatus of the present invention having the circuit shown in FIG. It is characterized by having at least a decoding function for cutting, an all-active function for all bins, and a latch function for cutting all other bins belonging to the network other than the reference bin.

そのため第2図に示すようなスイッチ開閉の機能を有す
ることになる。すなわち、Wlのスイッチが閉じてかつ
U2のスイッチが閉じた状態では、ビン番号1からビン
番号2のパターンが導通していることを検査することが
できる。一方、WlとU5ととが閉じた状態ではビン番
号1からビン番号5に至るパターンが導通していること
を検査することができることを意味している。
Therefore, it has a switch opening/closing function as shown in FIG. That is, when the Wl switch is closed and the U2 switch is closed, it is possible to test whether the patterns from bin number 1 to bin number 2 are electrically connected. On the other hand, when Wl and U5 are closed, it means that it is possible to test whether the patterns from bin number 1 to bin number 5 are electrically connected.

次に第3図の平面図に基づいて本発明のプリント配線板
の検査方法を説明する。
Next, the printed wiring board inspection method of the present invention will be explained based on the plan view of FIG.

この図面においては、1.3.40ランド部分が第1基
準ピン、第3基準ビン、第4基準ビンを示し、これらの
各基準ビン毎に、1−2−5.3−7.4−6のネット
ワークが形成される。そして、中央制御装置のICメモ
リにはデータとして、たとえば第4図のデータ模式図の
ように書き込まれ記憶される。
In this drawing, the 1.3.40 land portion indicates the first reference pin, the third reference bin, and the fourth reference bin, and for each of these reference bins, 1-2-5.3-7.4- 6 networks are formed. Then, the data is written and stored in the IC memory of the central control unit as data, as shown in the data schematic diagram of FIG. 4, for example.

この場合、プリント配線板の検査手順としては、まず第
1基準ピンについてデコード回路を通じて2ピンを出力
し、1−2ピン間の継線検査を行い同様にして1−5ビ
ンの検査も行う。このようにして、第1ネツト内の断線
検査を行うことができる。
In this case, the procedure for inspecting the printed wiring board is to first output 2 pins of the first reference pin through the decoding circuit, conduct a connection test between pins 1 and 2, and test the 1 to 5 bins in the same manner. In this way, a disconnection test within the first net can be performed.

次に■)の信号線よりオールアクティブの信号を出し、
第1基準ピンに対し、第1ネツト以外に属する他の全て
のビンの一括短絡検査を行う。この時、2ピン、5ピン
は騒ラッチICが断線検査時にセットされ、Q出力が°
H・となっているため、オールアクティブの信号とアン
ドが取れず、第1基準ピンのネットワーク内の他の全て
のビンはカットされる。
Next, send an all-active signal from the signal line ■),
All the other bins belonging to the net other than the first net are collectively tested for short circuits with respect to the first reference pin. At this time, the noise latch IC for pins 2 and 5 is set during the disconnection test, and the Q output is
Since it is H, it cannot be ANDed with the all-active signal, and all other bins in the network of the first reference pin are cut.

それゆえ、本発明によれば、第1ネツト以外に属する他
の全てのビンが短絡しているがどうかの一括短絡検査は
オールアクティブの信号を出すだけでm−の内に検査を
完了することができる利点がある。これは、従来の検査
方法におけるスキャン方式の全ビン検査の所要時間の約
10分の1から100分の1というきわめて短時間内に
プリント配線板の検査を完了することができるため、各
ネットワーク毎の短絡検査を一定のインターバルをもっ
てゆっくり行うことができ、その結果プリント配線板の
蓄電の残存を無くすことができると共に、従来の高速ス
キャン方式による特性インピーダンスの不整合並びに定
在波による放出なども全て無くすことができる利点があ
る。しかもプリント配線板の検査に要する時間も従来の
方法に比較して最終的には10分の1位に短縮でき、迅
速容易にかつ信頼性高くプリント配線板を検査すること
ができる。
Therefore, according to the present invention, the simultaneous short-circuit test to determine whether all other bins belonging to the first net are short-circuited can be completed within m- by simply issuing an all-active signal. It has the advantage of being able to This allows inspection of printed wiring boards to be completed within an extremely short time, approximately 1/10 to 1/100 of the time required for scanning all bin inspections using conventional inspection methods. short-circuit inspection can be performed slowly at regular intervals, and as a result, it is possible to eliminate any residual electrical charge in the printed wiring board, and also eliminate the mismatch of characteristic impedance and emission caused by standing waves caused by conventional high-speed scanning methods. There is an advantage that it can be eliminated. Furthermore, the time required for inspecting printed wiring boards can ultimately be shortened to one-tenth of that of conventional methods, and printed wiring boards can be inspected quickly, easily, and with high reliability.

以上のように、本発明によればプリント配線板の各ネッ
トワーク毎に該基準ビンに対してネット内の該ネットワ
ーク内の他のビンとの断線検査と該ネット以外に属する
他の全てのビンとの一括短絡検査を迅速容易に行うこと
ができる。
As described above, according to the present invention, for each network of a printed wiring board, the reference bin is inspected for disconnection with other bins in the network, and all other bins belonging to other than the net are inspected. Batch short-circuit inspection can be performed quickly and easily.

なお、第2ネツト及び第3ネツトは、第3基準ビン及び
第4基準ビンに対しても同様に上記の第1基準ピンに対
するネット内の断線検査とネット以外に属する他の全て
のビンの一括短絡検査とを(9) 交互に行うことができるので、全体としてもプリント配
線板の検査を迅速容易にかつ信頼度高く行うことができ
る。
Note that the second and third nets also perform the same internal wire breakage inspection for the first reference pin as described above for the third and fourth reference bins, as well as for all other bins that belong to other than the net. Since short circuit inspection (9) can be carried out alternately, the printed wiring board as a whole can be inspected quickly, easily, and with high reliability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のプリント配線板の検査装置に使用する
回路の主要部概略回路図、第2図は同回路におけるスイ
ッチ開閉状態を示す機能説明図、第3図はプリント配線
板のパターンの一部拡大平面図、第4図は中央制御装置
のICメモリに記憶させるデータ模式図の二側である。 上記図面において、 A・・・・・・・・・デコード回路(デコーダー)、B
・・・・・・・・・リセットの信号線、C・・・・・−
・・ラッチIC1 D・・・・・・・・・アクティブ機能用信号線、E・・
・・・・・・・ANDゲート、 F・・・・・・ ORゲート、 G・・・・・・・・・インバーター、 0・・・・・・・・・検出点、 P・・・・・・・・・プリント配線板の基板表面、(1
0) T・・・・・・・・・シフトレジスター、Q・・・・・
・・・・Qゲート、 U、・・・・・・・・トランジスター回路、W・・・・
・−・・トランジスター回路。 特許出願人の名称 イビデン株式会社 代表者 多賀潤一部 (11) 340−
Fig. 1 is a schematic circuit diagram of the main parts of the circuit used in the printed wiring board inspection device of the present invention, Fig. 2 is a functional explanatory diagram showing the open and closed states of switches in the circuit, and Fig. 3 is a diagram of the pattern of the printed wiring board. The partially enlarged plan view, FIG. 4, is the second side of a schematic diagram of data stored in the IC memory of the central control unit. In the above drawing, A...decoding circuit (decoder), B
......Reset signal line, C...-
・Latch IC1 D・・・・・・Active function signal line, E...
......AND gate, F...OR gate, G...Inverter, 0...Detection point, P...・・・・・・Substrate surface of printed wiring board, (1
0) T・・・・・・Shift register, Q・・・・・・
...Q gate, U, ...transistor circuit, W...
・−・Transistor circuit. Patent applicant name IBIDEN Co., Ltd. Representative Junichi Taga (11) 340-

Claims (1)

【特許請求の範囲】 1、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ピン
と該ネットワークに属するビンの番号群を中央制御装置
に記憶させ、検査時に中央制御装置より特定のネットワ
ーク毎に基準ビンと該ネットワークに属するビンの番号
群を読み出し、ネットワーク内のパターン検査と該基準
ビンに対し該ネットワークに属さない他の全てのビンの
一括短絡検査とを順次全ネットワークについて行うこと
を特徴とするプリント配線板の検査方法。 2、被検査体であるプリント配線板におけるパターンを
ネットワーク単位に分けて、ネットワーク毎に基準ビン
と該ネットワークに嘱するビンの番号群を指定するデコ
ード機能と、全ビンについてのオールアクティブ機能と
、基準ピン以外の該ネットワーク内の他の全てのビンを
カットできるラッチ機能とを少なくとも有し、かつこれ
らの機能を有する回路が中央制御装置に連絡され制御さ
れ得る機構を有して成るプリント配線板のゆ査装薗。
[Claims] 1. Divide the pattern on the printed wiring board, which is the object to be inspected, into networks, store the reference pins for each network and the number group of bins belonging to the network in a central control device, and control the central control at the time of inspection. The device reads the reference bin and the number group of bins belonging to the network for each specific network, and sequentially performs pattern inspection within the network and batch short-circuit inspection of all other bins that do not belong to the network with respect to the reference bin. A printed wiring board inspection method characterized in that the inspection method is performed on a network. 2. A decoding function that divides the pattern on the printed wiring board that is the object to be inspected into network units and specifies a reference bin and a group of bin numbers for each network for each network, and an all-active function for all bins; A printed wiring board having at least a latch function capable of cutting all other bins in the network other than the reference pin, and a mechanism in which a circuit having these functions can be communicated with and controlled by a central control unit. Noyu investigation sozono.
JP58150836A 1983-08-17 1983-08-17 Method and device for inspecting printed wiring board Pending JPS6042662A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58150836A JPS6042662A (en) 1983-08-17 1983-08-17 Method and device for inspecting printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58150836A JPS6042662A (en) 1983-08-17 1983-08-17 Method and device for inspecting printed wiring board

Publications (1)

Publication Number Publication Date
JPS6042662A true JPS6042662A (en) 1985-03-06

Family

ID=15505437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58150836A Pending JPS6042662A (en) 1983-08-17 1983-08-17 Method and device for inspecting printed wiring board

Country Status (1)

Country Link
JP (1) JPS6042662A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259597A (en) * 1985-05-13 1986-11-17 株式会社日立製作所 Wiring of printed circuit board
JPS6249264A (en) * 1985-08-08 1987-03-03 Fujitsu Ltd Wiring tester
JPS635274A (en) * 1986-06-25 1988-01-11 マニア・エレクトロニツク・アウトマテイザチオン・エントビツクルンク・ウント・ゲレ−テバウ・ゲ−エムベ−ハ− Method and device for inspecting printed substrate
JP2007198757A (en) * 2006-01-24 2007-08-09 Hioki Ee Corp Apparatus and method for inspection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876773A (en) * 1981-10-31 1983-05-09 Fujitsu Ltd Address control method of wiring tester

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5876773A (en) * 1981-10-31 1983-05-09 Fujitsu Ltd Address control method of wiring tester

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259597A (en) * 1985-05-13 1986-11-17 株式会社日立製作所 Wiring of printed circuit board
JPS6249264A (en) * 1985-08-08 1987-03-03 Fujitsu Ltd Wiring tester
JPS635274A (en) * 1986-06-25 1988-01-11 マニア・エレクトロニツク・アウトマテイザチオン・エントビツクルンク・ウント・ゲレ−テバウ・ゲ−エムベ−ハ− Method and device for inspecting printed substrate
JP2007198757A (en) * 2006-01-24 2007-08-09 Hioki Ee Corp Apparatus and method for inspection

Similar Documents

Publication Publication Date Title
KR0138114B1 (en) Method and device for testing multiple power supply connections integrated circuit on a printed-circuit board
JP2641214B2 (en) Circuit test method
US5410551A (en) Net verification method and apparatus
KR970002061B1 (en) Method and apparatus for testing edge connector input and output
KR100512218B1 (en) Test apparatus
US5487074A (en) Boundary scan testing using clocked signal
JP2680259B2 (en) Automatic opening detection method
US5457380A (en) Circuit-test fixture that includes shorted-together probes
JPS6042662A (en) Method and device for inspecting printed wiring board
JPS62180276A (en) Method and device for inspecting printed wiring board
US5736849A (en) Semiconductor device and test method for connection between semiconductor devices
DE69022925T2 (en) Semiconductor device and method for testing the same.
Parker Defect coverage of boundary-scan tests: What does it mean when a boundary-scan test passes?
JPS61117473A (en) Method and device for inspecting printed wiring board
JPH07159493A (en) Inspection method for semiconductor device
US5442301A (en) LSI test circuit
JPH0843494A (en) Electronic circuit
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
KR20020087931A (en) A printed circuit assembly with configurable boundary scan paths
KR100252658B1 (en) device for removing noise in a PCB tester
JPH09230002A (en) Faulty contact connection detecting method between devices
JPS5833580Y2 (en) Circuit board inspection equipment
JPH09304485A (en) Method and circuit for detecting bridge
US5612962A (en) Pin-scan-in type LSI logic circuit, pin-scan-in system driving circuit, and method of testing circuit-mounting substrates
JPH04128661A (en) Line delay testing device