JPS61115134A - マイクロプログラム制御処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラム制御データの動的な入
れ換えを行うことのできるマイクロプログラム制御処理
装置に関するものである。

〔従来の技術〕

従来、この種の装置として第３図に示すものがあった。

図において、（１）はマイクロプログラム制御データを
保持する外部記憶装置、（２）は処理装置ＣＰＨの基本
命令を実行することを目的とする基本命令用マイクロプ
ログラム制御データ格納装置。

（３）はファームウェアに使用することを目的とするフ
ァームウェア用マイクロプログラム制御データ格納装置
、（ｑ）はマイクロプログラム制御データを外部記ｔｉ
ｔ装ｖ！ｔ（／ｌからマイクロプログラム制御データ格
納装置（λ）又は（３）ヘロードするための劃−を行う
ロード制御装置、（ｊ）は外部記憶装置（／ｌから処理
装置ＣＰＵヘマイクロプログラム制圓制御データり込む
ためのロードパス、（６）はマイクロプログラム制御デ
ータ格納装置（２）又は（３）に読み出し又は書き込み
のアドレスを与えるためのアドレスレジスタ。

（７）はマイクロプログラム制御データ格納装置ｔ（２
）又は（３）へマイクロプログラム制御データを書き込
むためのデータを保持するデータレジスタ、（ｇ）はロ
ードｆｌｌＪ　ｍ装置（１）で生成されるマイクロプロ
グラム制御データ格納装置ｆ（コ）又は（３）への書き
込みのタイミングを伝える制−線、そして（？）は処理
装［ＣＰＵのマイクロプログラムｍＪ　１ｉ１１データ
レジスタ、である０ 次にフオームウェアをフオームウェア用マイクロプログ
ラム制−データ裕納装Ｗｔ　（Ｊ）にロードする場合の
動作について説明する。

ソフトウェアの命令によって、ファームウェアに使用す
ることを目的とするマイクロプログラム制仰テータを処
理装置ＣＰＵのファームウェア用マイクロプログラム制
御データ格納装置（，７１ヘロツドすべき旨が指示され
ると、上記指示に対応したマイクロ命令がマイクロプロ
グラム制御データ格納＠＠（２）又は（，７１から続出
され、マイクロプログラム別間データレジスタＣデＩＶ
ｃセットされる。このセットされた内容がデコードされ
ロード制御装置（ダ）Ｋロード指示が伝えられる。この
指示を受取ったロードｆｌ！Ｉｌ　１ｌｌｌｌ装置（り
）は外部記憶装置（１）ＶｃＮＬ、　ロー）”すべきマ
イクロプログラム制御データと、それを格納すべきアド
レス情報の転送を要求し、ロードパス（４）を介して受
取る。

次いで、ロード制細装［（４’ｌは受は取ったマイクロ
プログラム制御データをデータレジスタ（７）へ。

また、格納アドレス情報をアドレスレジスタ（６）へそ
れぞれセットし、該装置（り）で生成した書き込みタイ
ミングを、制御縁（ｆ）を介してファームウェア用マイ
クロプログラム制御データ格納装置（Ｊ）に伝えること
によって善き込みを行う。この間、アドレスレジスタ（
６）は、ファームウェア用マイクロプログラム制御デー
タのロードのための書き込みアドレスを保持するために
独占され、基本命令用へマイクロプログラム制御データ
格納装置（λ）へのアクセスは不可能となる。

したがって、ロードを指示されたファームウェア用マイ
クロプログラム制御データの全データのロードが完了す
るまで処理装置ｃＰＨの基本命令の処理は停止される。

〔発明が解決しようとする問題点〕

従来のマイクロプログラム側倒処理装置は以上のように
構成されているので０通常の命令処理の途中でファーム
ウェアをファームウェア用マイクロプログラム制御デー
タ格納装置ヘロードするとシステムの著しい性能低下を
招くので、ファームウェアのロード作業はシステムの立
上げ時、−ｆなわち、システム稼動前に行う必要があっ
た。このため、ファームウェアのｔは処理装置が備えて
いるファームウェア用マイクロプログラム制御データ格
納装置の容量により制限され、システムによって処理が
異なるファームウェアを必要とする場合や大量のファー
ムウェアを必要と１゛る場合は全てのファームウェアを
包含できる格納装置を必要とするためハードウェアを増
設するか、若しくはファームウェアでの処理を断念しな
げればならないという問題点があった・ この発明は、上記のよ５な従来のものの問題点を除去す
るためになされたもので、システム稼動中でも、基本命
令動作を停止することなく、ファー　ムラエア用マイク
ロプログラム制御データ格納装置の内容の入れ替えを可
能とし、最小のハードウェア量で、多重ファームウェア
を使用できるマイクロプログラム制御処理装置を提供す
ることを目的としている。

〔問題点を解決するための手段〕

上記目的を達成するために、この発明にかかるマイクロ
プログラム制量処理装置は、各々アドレス入力選択部と
組み合わされた”＋Ｊ４　Ｄのファームクエア用マイク
ロプログラム制御データ格納装置と。

基本命令用マイクロプログラム制御データ格納装置若し
くは複数のファームウェア用マイクロプログラム制御デ
ータ格納装置を作動せしめるマイクロプログラムのアド
レスレジスタの他にファームウェア用マイクロプログラ
ム制御装置に情報を書き込むための書込アドレスレジス
タと、利用可能なファームウェア用マイクロプログラム
制御データ格納装置と書込アドレスレジスタを選択する
選択制御部と、これらを制御するロード制御装置と。

を備えている。

〔咋　用〕

この発明においては、複数存在するファームウェア用マ
イクロプログラム制御データ格納装置の中、現在使用中
の１つを除く他のファームウェア用マイクロプログラム
制御データ格納装置に、基本命令用マイクロプログラム
制御データ格納装置若しくは現在使用中の７アームウエ
ア用マイクロプログラム制制データ格納装置の動作と独
立して、任意のファームウェアをロードし、ロードが完
了したらロード制御装置の制−下で、そのロードしたフ
ァームウェア用マイクロプログラム制御データ格納装置
を活性化しファームウェアの実行を可能ならしめる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

ｌ＠１図において、（コｌ）及び（２２）は、ファーム
ウェアに使用することを目的とするファームウェア用マ
イクロプログラム制御データ格納装置。

（コＪ）はマイクロプログラム制御データを外部記憶装
置（ｌ／）から基本命令用マイクロプログラム制御デー
タ格納装置（コ）へロードする他に、処理装置ＣＰＵの
基本命令用マイクロプログラム制御装置（２）若しくは
現在勤作中のファームウェア用マイクロプログラム用制
御装置（コｌ）又は（２コ）の動作とは独立して、ファ
ームウェア用マイクロプログラム制御データ格納装置（
コｌ）又は（２コ）へマイ　　　１クロプログラム制御
データをロードするためのロード制御装置、　（Ｊ４’
）はファームウェア用マイクロプログラム制御データ格
納装置（コｌ）又は（コ２）へマイクロプログラム制御
データを格納する場合のアドレスを保持する書込アドレ
スレジスタ。

（λ５）及び（２６）はファームウェア用マイクロプロ
グラム制御データ格納装置（２１）又は（コ２）のアド
レス入力選択（Ａ８）部、（Ｊ７）はファームウェア用
マイクロプログラム制御データ格納装置（２２）又は（
コ３）を続出モードとするか、書込モードするかの制御
とアドレス入力選択部（コよ）及び（コ＆）の選択信号
であるモード設定信号を生成する選択制御部、（２ｒ）
は選択制御部（２り）で生成されるモード設定信号をア
ドレス入力選択部（２！＞及びファームウェア用マイク
ロプログラム制御データ格納装置ｔ（コｌ）に伝えるモ
ード設定信号線、（２９’）はロード制御装置（λＪ）
で生成されるファームウェア用マイクロプログラム制御
データ格納装置（２／）への書き込みタイミングを与え
る制＠線である。

第２図は、処理Ｆｉｅ置ＣＰＵのマイクロプログラム実
行フローチャートであり、（３ｉ）、（３コ）　＋　Ｏ
Ｊ）＋（ｊ４ｃ）、（、Ｌｔ）、（３４）、（ｊ７）は
基本命令用マイクロプログラム側倒データ格納装置（２
）に格納されている基本命令制御のマイクロプログラム
で、この内マイクロプログラム（３コ）はファームウェ
ア用マイクロプログラム制御データ格納装置１ｉ（２１
）又は（２コ）へのロードを指示するマイクロ命令、（
３り）はこれから使用しようとするファームウェア用マ
イクロプログラム制御データが、ファームウェア用マイ
クロプログラム制御データ格納装置（コｌ）又は（コ２
）にロード完了しているか否かのチェックを行うマイク
ロ命令である。更に、（３ｇ）及び（Ｊｔｔ　）はファ
ームウェア用マイクロプログラム制御データ格納装置ｔ
（２１）又は（２コ）に格納されているファームウェア
制御のマイクロプログラム、　（ａｏ’）は、処理、装
置ｃＰＵの基本命令用マイクロプログラムの実行と並列
してハードウェア制菌により実行されるファームウェア
用マイクロプログラム制御データ格納装置（２１）又は
（２３）へのファームウェア用マイクロプログラム制御
データのロード動作を概略的に表わしたものである。

次に動作について述べる。システム稼動中に。

ソフトウェアが、ファームウェア用マイクロプログラム
制園データ格納装置（コｌ）又は（２２）に現在存在し
ないファームウェアを使用しようとする場合、ファーム
ウェア命令を出す前に予めソフトウェア命令を用いて、
使用しようとするファームウェアのグループコードと、
現在ファームウェア用マイクロプログラム制御データ格
納装置（コｌ）又は（ココ）Ｋロードされているファー
ムウェアグループのうち排出可能なグループコードとを
指定し、ハードウェアへ知らせる。ソフトウェアの命令
によって、このファームウェア用マイクログログラム制
御データの入れ替えが指示されると第２図に示す基本命
令のマイクロプログラムが起動され、ステップ（３２）
のマイクロ命令（Ｊ２）がマイクロプログラム制御デー
タレジスタ（９）Ｋ読み出され、これがデコードされて
ロード制御装置（コＪ）Ｋ新たにロード丁べきファーム
ウェア用マイクロプログラムのグループコード及び排出
可能なファームウェア用マイクロプログラム制御データ
格納装置情報が云えられる。

ロード制御装置（２３）では、まず受は取った排出可能
なファームウェア用マイクロプログラム制御データ格納
装置情報（ここでは５−例として排出可能なファームウ
ェアを格納している装置としてファームウェア用マイク
ロプログラム匍Ｊ−データ格納装置（コｌ）が指定され
たとする。）を解読して、ファームウェア用マイクロプ
ログラム１１１１□□□データ格納装置（２１）又は（
コ２）の選択制一部（コク）へファームウェア用マイク
ロプログラム制御データ格納装ｒＩＬ（２／’）のみ”
ｋＶ込モードに切り変えるべく指示を云える。選択制御
部（，２７）は。

そこで生成したモード設定信号をモード設定信号線（２
ｔ　）を介してファームウェア用マイクロプログラム制
御データ格納装＃、（コｌ）へ送出し、その出力データ
をオフとする。同時に、モード設定信号は、ファームウ
ェア用マイクロプログラム？ｉＮ、Ｉ（資）データ格納
値＃（２／）のアドレス入力選択部（ａ！ｒ’）ヘモー
ド設定信号１ｆＡ（２ｇ）を介して云えられ、アドレス
ソースとしてファームウェア用マイクログログラム制御
データの書込用アドレスレジスタ（コク）を選択する＠ 次ニ、　新たにロードすべきファームウェア用マイクロ
プログラムのグループコード情報により。

ロードすべき、ファームウェア用マイクロプログラムの
格納領域情報とデータ量をロードパス（５）ヲ通じ外部
記憶装置（１）へ知らせる。外部記憶装置（ハは、指定
されたファームウェア用マイクロプログラムの格納領域
情報とデータ量に従い、逐次、書込アドレス情報とファ
ームウェア用マイクログログラム制御データをロードパ
ス（ｊ）を通じ、ロード制−９６（，２ｙ）へ転送する
。ロード側倒装置（コＪ）は、外部記ｆｉｌ寝ｆｔ（１
）から受は順った書込アドレス情報を書込アドレスレジ
スタ（２ｔ）に、また、ファーム、ウェア用マイクロプ
ログラム割迦データをデータレジスタ（７）Ｋセットし
１割閤線ｃノ９）を介して云えられる書き込みタイミン
グシでより、ファームウェア用マイクロプログラムＴｈ
ｌ　Ｋデータ格納装置（コ／）に書き込む。

以後１．書込アドレスレジスタ（２’ｌ）ト、ｆ−ｆｉ
レジスタ（り）の内容を逐次更新し、制−線（２９）を
介して伝えられる書き込みタイミングにより、ロード指
定された全てのファームウェア用マイクロプログラム１
６１Ｊ−データが、ファームウェア用マイクロプログラ
ム制向データ格納ｆ２置（−７）に格納されるまでロー
ド動作が続けられる。

このロードが終了すると、ロード？１ｉｌＪ１１１１装
置（コＪ）は、ファームウェア用マイクロプログラム制
−データ格納装置（２１）を１：込モードから続出モー
ド切り替えるべくその指示を選択制一部（λ７）に伝え
１選択制＠部（λ７）では、モード設定信号を生成し、
モード設定信号線（２ｇ）を介してファームウェア用マ
イクロプログラム制（財）データ格納装置（２１）の出
力ＤＯＱオンとする。また、モード設定信号により、フ
ァームウェア用マイクロプログラム制−データ格納値ｋ
（λｔ）のアドレス人力選択部（コりは、アドレスソー
スとして処理装置ＣＰＵのアドレスレジスタ（６）が選
択され、ファームウェア用マイクロプログラム制却デー
タ格納装置（コｌ）は処理装置ＣＰＵの側倒下に復帰し
、マイクロブログラムの実行が可能になる。

一方、第２図における処理装置ＣＰＵのマイクロプログ
ラムの実行の流れとしては、ステップ（３コ）で指示さ
れたロード制御装置（コＪ）が実行する一連のファーム
ウェア用マイクロプログラム制御データのロードステッ
プ（ＵＯ）中、アドレスレジスタ（６）と５基本命令用
マイクロプログラム制圓データ格納装置１（λ）と、入
れ替えが指示されなかったファームウェア用マイクロプ
ログラム制御データ格納装ｆｔ（Ｆ−２）及び、マイク
ロプログラム制御データレジスタ（９）は使用可能であ
り、マイクロプログラムステップ（Ｊ、ｙ）、（３弘）
、・・・・・・（３Ｓ）の基本命令又は一部のファーム
ウェアをそれぞれ構成するマイクロ命令（Ｃ１）、（Ｃ
２）、・・・・・・（Ｘｎ）が並行して実行される。

次いで、ステップ（３６）及びステップ（３７）で先の
ステップ（３λ）で使用する旨を指示したファームウェ
アのマイクロプログラム制御データがファームウェア用
マイクロプログラム制御データ格納装［（２／）にロー
ド完了しているか否かをステップ（Ｊ７）でチェックし
、ロードが完了していなければ５ステツプ（３６）及び
ステップ（３り）でロード完了まで待ち、ロードが完了
していればファームウェア用マイクロプログラム（Ｆ／
）及び（Ｆコ）をステップ（３ｔ）及び（３ｑ）でそれ
ぞれ実行し、新たにロードされたファームウェアが実行
される。

これらのファームウェア用マイクロプログラム？！１１
ａ］データのロードの進行状態はロード制御装置（２３
）により管理される。

なお、上記実施例では、ファームウェア用マイクロプロ
グラム用制御データの格納装置を２組設けたものを示し
たが、この格納装置はシステムの要求により何組設けて
もよいし、該装置ｉｌｉに格納されるデータはファーム
ウェア用マイクロプログラム制御データに限らず任意の
目的のマイクロプログラム制御データを格納してもよい
。

〔発明の効果〕

以上のように、この発明によれば、処理装置の命令処理
と並列に７アームウエアのロード動作を可能とする構成
にしたので、システム稼動中でも。

システムの処理性能に影響することなく多重のファーム
ウェアロードが可能となり１時系列的に変化するシステ
ムの利用形態に最適なファームウェアを提供でき、シス
テムスルーブツトの向上に効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例によるファームウェアロ
ードを行うマイクロプログラム制御処理装置のブロック
図、第２図はこの発明の一実施例によるマイクロプログ
ラム制御処理装置のマイクロプログラム実行フローチャ
ート図、第３図は従来のファームウェアロードを行うマ
イクロプログ５ム制創処理装置のブロック回路図である
。 （１）・・外部記憶装置、（コ）・・基本命令用マイク
ロプログラム側倒データ格納装置、（Ａ）・・アドレス
レジスタ、（り）ａ＠データレジスタ、（コｌ）、（２
コ）ｅ・ファームウェア用マイクロプログラム制御デー
タ格納装置、（λＪ）・・ロード制御装置、（詳）・・
書込アドレスレジスタ、（２ｓ）、（ｘ６）・・アドレ
ス入力選択部、（コク）・・選択制細部。 なお１図中、同一符号は同一、又は相当部分を示す・ 光２図 第３図

Claims (1)

【特許請求の範囲】
1. 基本命令用マイクロプログラム制御データ格納装置と、
   複数のファームウェア用マイクロプログラム制御データ
   格納装置と、上記両マイクロプログラム制御データ格納
   装置に読み出し又は書き込みのアドレスを与えるアドレ
   スレジスタと、上記両マイクロプログラム制御データ格
   納装置へ外部記憶装置からのマイクロプログラム制御デ
   ータを書き込むためのデータを保持するデータレジスタ
   と、各ファームウェア用マイクロプログラム制御データ
   格納装置と組み合わされたアドレス入力選択部と、上記
   ファームウェア用マイクロプログラム制御データ格納装
   置に情報を書込む際のアドレスを保持する書込アドレス
   レジスタと、上記組み合わされたアドレス入力選択部及
   びファームウェア用マイクロプログラム制御データ格納
   装置の動作を規定するモード設定信号を生成する選択制
   御部、及び基本処理動作中に上記外部記憶装置からファ
   ームウェア用の格納領域情報及びマイクロプログラム制
   御データを受取ったとき上記書込アドレスレジスタ並び
   に上記モード設定信号を選択し、該書込アドレスレジス
   タにアドレスを、及び上記データレジスタに上記制御デ
   ータをそれぞれセットして利用可能な上記ファームウェ
   ア用マイクロプログラム制御データ格納装置に書き込む
   ことを特徴としたマイクロプログラム制御処理装置。