JPS61114851A - プラスチツクの多層化物を製造する方法 - Google Patents

プラスチツクの多層化物を製造する方法

Info

Publication number
JPS61114851A
JPS61114851A JP60237783A JP23778385A JPS61114851A JP S61114851 A JPS61114851 A JP S61114851A JP 60237783 A JP60237783 A JP 60237783A JP 23778385 A JP23778385 A JP 23778385A JP S61114851 A JPS61114851 A JP S61114851A
Authority
JP
Japan
Prior art keywords
layer
laminate
metal
catalyst
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60237783A
Other languages
English (en)
Other versions
JPH0217355B2 (ja
Inventor
ロクシー・ニー・フアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS61114851A publication Critical patent/JPS61114851A/ja
Publication of JPH0217355B2 publication Critical patent/JPH0217355B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0505Double exposure of the same photosensitive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0502Patterning and lithography
    • H05K2203/0525Patterning by phototackifying or by photopatterning adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/072Electroless plating, e.g. finish plating or initial plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/102Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by bonding of conductive powder, i.e. metallic powder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、多層プリント回路の製造方法、特に1異っ
た物理的特性を持った二つの光重合性層を用いての多層
プリント回路の製造方法に関する。
多層プリント回路をけじめとするプリント回路の製造は
これまでにすでに知られており、特定の金属等の粉末物
質が、プリント回路の製造のためにトナーを用いる多数
の方法によって画像様の粘着性領域及び非粘着領域を持
つ表面に適用されてきている。その代表的な方法は、ピ
ー7アー(Pe1(fer )による米国特許@ 4,
054,479号、同第4,054,485号及び同第
4,157,407号に開示されている。
特定の金属が粘着性の画像域に適用され、かつ所望でな
い粒子が機械的操作等によって回収除去された後に、金
属の粒子の溶解、無電解コーティングなどの付加的な方
法によって、回路が形成されている。これらの付加的方
法によって製造されたプリント回路は有用なものではあ
るが、しかしながら、このプロセスには、不利な面があ
る。
ピーファー(Pe1(for )の米国特許第4.15
7.407号は、事前穿孔(Predrilling 
)と、プリント回路パターンと孔との整合(regis
tering ) Kよって層間の導電性接続を形成す
るピーファーの先行する特許である米国特許第4,05
4,479号及び同第4,054,483号の方法の改
良に係わるものである。事前穿孔の方法は、回路のライ
ンが厳密に一定の間隔を置いて並べられてはいないプリ
ント回路パターンへの整合についての固有の不正確さに
よって制約されている。プリント回路の製造方法に関す
るピー7アーの米国特許第4,157,407号の方法
は、電気伝導性の回路パターンを支持する基板に対して
、光重合性組成物などの光接着性の単一層を適用するも
のである。この光接着性層については、プリント回路の
作製に適したものとするため、パックグランド領域での
トナー付け(toning )を生じさせることなしに
、粘着領域中でのトナー付けが可能であるものでなけれ
ばならない。また、この光接着性層は、現像に使用する
ための溶剤に対して良好な現像ラチチュードを有するも
のでなければならず、また溶剤による現像及びめっきを
はじめとする回路製造の全工程を通じて金属粉末の表面
へのおよびバイアス中への付着と、基板への付着を保持
するものでなければならない。
しかしながら、プリント回路製造のすべての状態・条件
下において優れ走性能を示す単一の光接着性層を持った
要素を処方することは難しいのである。
優れた現像及びその他の物理的性能とともに、良好な表
面(トナー処理への)応答性能を持った多層のプリント
回路の製造方法が必要とされているのである。
この発明についての概要を、光重合性要素の断面を図式
的に示している添付図面に沿って説明する。
図1Aは、回路パターン(図示されていない)を有し、
または電気伝導性表面を持った基板(1)へのラミネー
ト処理を示している。2.っの光硬化性層、すなわち下
部層(2)と上部層(3)とは、下記するように各々異
なった特性を持っている。
図1Bは、下に置かれた回路パターン(underly
−ing circuit pattern ) K対
応シテいル回路画像(4)を通してのラミネートの紫外
線照射による露光を示している。図10は、回路画像(
4)の非透過域(7)に対応する粘着画像領域(6)へ
の、微粉末の金塊、合金またはめっき触媒(5)の適用
を示している。図1Dは、少くとも1つの上に置かれた
セグメントの導電性回路パターン(バイアターゲット)
の画像(8)を通しての、トナー処理されたラミネート
への2回目の露光について示している。図1Eは、溶剤
を用いて光重合可能層(2)及び(3)の未露光領域を
取り除くことによるバイア(通路Xvl&)(9)の形
成を示している。図1Fは、このバイア(通路)K対し
て微粉末状の金属、合金、またはめつき触媒(5)を適
用し、この金atたけ触媒をバイア(通路)の側壁(1
0)(垂直側壁のみKついて示している)K付着させる
ことを図示している。図1Gは、メタライズ(meta
llize )もしくは触媒処理化(cut、alyz
e)されたバイア(通路)(垂直側面のみ示している)
と下に置かれた表面または回路パターンとをめっき処理
して、導電性バイア(通路) (12)と下に置かれた
導電性表面とが接続された導電性回路パターン(11)
を形成するのを示している。
この発明によって、導電性接続を持った2/eプリント
回路の製造方法が提供されるのである。
この方法は、 (al  α0005〜0.010インチ(0,013
〜0.254顛)の厚さで、Tgが一10℃またはそれ
以下のエラストマー性の重合体バインダー、エチレン性
不飽和モノマー化合物及び光開始剤または光開始剤系と
からなるメルク反応するように処方した粘着性の下部層
(1)と、この下部層(1)よりも厚さが薄く、最大の
厚さが0.0005インチ(o、o13m)であって、
非エラストマー性の重合体バインダー、層(1)と同一
もしくは別のエチレン性不飽和モノマー化合物及び層(
1)と同一もしくは別の光開始剤または光開始剤系とか
らなシ、紫外線スにクトル領域の少くとも一部分におい
て0.3〜1.5の範囲の光学濃度を有する、表面反応
するように処方した粘着性の上部Rk(2)とからなる
2つの光重合性の層を、回路パターンを支持する基板に
対して同時的に、または順次にラミネートし; (b)  導電性の回路パターンの少くとも一部に重な
る( overlying )少くともひとつの部分(
segmcint )を持つ下に置かれる( unde
rlying )回路パターンに整合された( reg
isterea )回路画像を通して、ラミネート層を
活性放射線に露光させ、上層(2)の未露光域は粘着性
に保ち、かつ、上、lit’ (2)の露光域は非粘着
性のものへと転化させ;(C)  この未露光域に微粉
末状の金属、合金またはめっきのための触媒を付着させ
; (d)  必要によってはこの金属または触媒を付着さ
せた( meiaxlized or catalyz
ed )ラミネートを適宜に加熱し; (e)  導電性の回路・5ターンに重ねられる少くと
もひとつの部分(segment )からなる整合され
たパイプ(通路Xvia)画像を通して、金属または触
媒を付着させたラミネートを活性放射線に露光させ; (f)  光重合性層の未露光域部分を溶剤を用いて除
き、層(1)及び(2)を通じるバイア(通路)を形成
させ、露光された層(1)に対応するバイア(通路)の
側面は粘着性に保ち、そしてその際下に置かれる( u
nderlying )回路パターンの部分は露出され
るものとし; (g)  微粉末状の金属、合金または触媒が上記のバ
イア(通路)の側面に埋込まれて付着されるように、こ
れらの金属または触媒をバイア(通路)に対して付着さ
せ; (h)必要によってはラミネートの活性放射線への露光
、及び/″または加熱によって、ラミネートを硬化させ
; (1)  金部もしくは触媒を付着させたバイア(通路
)、被覆されていない部分、及び重ねられる回路画像を
無電解めっきして導電性のパイプ(通路)Kよって接続
させた導電性回路パターンを形成させる; ことよシなる。
導電性の層間接続を持つ多層プリント回路板は、上記し
た(a)、(b)、(C)、(el、(fl、(g)及
び(1)の工程、及び任意の工程である(diと(fi
lの工程のいずれか、もしくは両方の工程を用い、次い
で、引のために き続く工8(a17I程(1)において新たにめっきさ
れた回路パターンを用い、そしてこの必要な工程と共に
同様に任意の工程をも少くとも1回縁υ返すことKよっ
て2層のプリント回路から、製造することができる。
この発明において用いるプリント回路の基板は、多様な
シート類、プレート、合成樹脂プレート、合成樹脂ラミ
ネートプレート、または複合物等々の任意のものの一つ
でありうる。これらは、いずれも、必要とされる電気的
及び機械的特性、耐薬品性、耐熱性を持っているものと
する。樹脂の例としては、フェノール−ホルムアルデヒ
ド、エポキシ及びメラミンの樹脂がある。ガラスプレー
ト及びセラミックスもしくはセラミックコート金属のプ
レートもまた用いることができる。また、この基板は、
紙、カードボード、ガラスクロスを含めたファイバー、
木製シート物質、または紙基質フェノール樹脂ラミネー
トとすることもできる。
・樹脂以外の紙基質は、低−コスト印刷回路の製造に特
に有用なものである。金属シートは、これに接着される
物質が金属シート支持体とその上のメタライズ処理した
回路との間の絶縁体として作用するように使用すること
ができる。
また、ピーファー(Pe1(for )の米国特許第4
、σ54,479号に開示されている自己−支持光硬化
可能要素も有用なものである。このようなプリント回路
基板は、その表面に、シバしば基礎平面(ground
 plane )と呼ばれる、銅などの導電性の金属層
を持つことができる。隣接して一定の間隔を置いて並べ
られたラインを持つプリント回路パターンは、プリント
回路基板の上に存在させることができる。このようなプ
リント回路パターンは、九とえば、ピーファー(pei
(for)の米国特許第4,254,626号及びハニ
(Haney)とロット(Loit、)Kよる米国特許
第4,411,980号に示されているような基板表面
上の銅のエツチング処理もしくはその他の方法などの、
すでに知られている一般的な方法によって製造すること
ができる。
この発明において、導電性の層間接続を持ったプリント
回路板を形成するためには、回路パターンもしくは導電
性の表面(基礎平面)を持つたプリント回路基板に対し
て2層の粘着性の光1合性層をラミネートする。このラ
ミネート処理は、これまでと知られている方法によって
、同時的に、もしくは順を追って行うことができる。ま
た、特定の光重合性層の分解温度以下であることを条件
として上昇温度の条件下にて行うことができる。ラミネ
ート処理の方法は、セレステ(Ce1este )の米
国特許第3,469,982号、コリx /I/ (C
o11ier )とピレート(Pilette )の米
国特許第5.984,244号及びフリニール(Fri
el)の米国特許第4,127,436号に示されても
いる。
これらの特許はここに参考文献としてここに記載してお
く。
この2層の厚さは、上部の層がCLOOOO5〜0.0
005インチ(α0013〜o、olsm)、好ましく
はα0001〜cL00025インチ(α0025〜0
.0064B)、印刷回路板に接着している下部の層が
(L00050〜α010インチ(α013〜0.25
41Mx)、好ましくは0.001〜・(LOO5イン
チ(α025〜αj 27 wt )の範囲にある。上
層は、実質的に下層よりもその厚さ′が薄い。上層に対
する下部層の厚さの比は、少くとも2:1で、約20:
1よシは大きくなく、好ましくは約15:1よシは大き
くないものとする。この2つの層の全体の厚さは、αo
ooss〜0.0105インチ(Q、014〜α267
fi)の範囲にあるものとする。
ラミネート処理に先立って、これらの光重合性層は、取
p除きうるフィルム支持体と取り除きうる保饅被覆シー
トとの間にはさんで計く。
フィルム支持体、・念とえはポリエチレンテレフタレー
ト、ポリイミドなどは、光重合性層に軟接着されてお夛
、また、この光1合性層を傷つけることなしにまたとえ
ば常温においで取り除くことのできるものである。光重
合性層は、この取り除きうるフィルム支持体に対するよ
りも、保護被覆シートに対して一層ゆるやかな接着性を
有する。また、この光重合性層は、この層が適用される
表面すなわち印刷回路基板に対するよりもゆるやかに取
シ除きうるフィルム支持体に対して接着されている。
保護被覆シートについては、代表的なものとして、ポリ
オレフィン、シリコン処理ポリエチレンテレフタレート
、弗素化重合性物質などがある。
この発明の2つの光重合性層は、異なった所望の性質、
性能を持ったものとするために1その組成を相違させる
。上部層については、改良された表面反応性(5ur(
ace response )を持つように処方される
。この明細書全体を通じて用いられる1表面反応性(5
ur(ace response )”という言葉は、
トナーまたは触媒物質は未露光域には付着するが一方で
は実質的に露光されたバックグランド領域には付着する
ことがないということを意味している。良好な微細ライ
ンの解像が輪郭のはつきシした状態で実現され、このた
め、トナー処理のための高いコントラスト性が達成され
るのである。
下部層については、改良されたバルク反応性(bulk
 response )を持つように処方される。この
明細書全体を通じて用いられる゛バルク反応性(bul
k response )″という言葉は、良好な溶剤
現像ラチチュード、バイア(通路) Cvi&)の壁面
への良好なトナー受容性(露光及び現像の後についても
含めて)、プリント回路基板への良好な接着性、および
、永久の誘電体層としての優れた電気的及び熱的な性能
を持つものであることを意味している。
各々の層には、重合性バインダー、エチレン性不飽和化
合物及び光反応開始剤もしくは光反応開始剤系という、
光重合可能層に普通に用いられている成分が含まれてい
る。この組成と使用重量比の相違については、後でもつ
と詳しく述べることにする。光学増白剤(Optica
l bright−ener)、フィラー、などは、適
宜に存在させることのできる添加剤である。
適切な表面反応性を提供するためには、上部層の光重合
性層は、紫外線スペクトル範囲の少くとも一部での光密
度α3〜1.5、好ましくは約0.9を有し、下部層(
1)に存在する七ツマ−とは同一または異なった七ツマ
−もしくはモノマー混合物を約10〜90]ii:%含
有し、下部JtI(1)とは同一または異なった光反応
開始剤もしくは光反応開始剤系を含崩し、しかも、エラ
ストマー性のバインダーを含有していないものである。
好適なモノマー化合物には、フィックス(Fickes
 )とラコーシイ(Rakoczy )の米国特許第4
,400,460号明細書の第5欄の第48行から第5
欄の第4行、ハニー (Haney )とロット(Lo
tt )の米国特許第4,411.980号明細書の第
4欄第10〜65行く開示されている化合物が含まれる
。非エラストマー性ポリマーバインダーについては、こ
のバインダーは通常15℃以上、好ましくは25℃以上
(10〜90重jti:チ)のTgを持っておシ、これ
らには、ハニー (Haney )とロット(Lott
 )の米国特許第4,411,980号明細書の第5欄
第46行〜第6欄第7行に示されている化合物が含まれ
る。光開始剤または光開始剤系(0,2〜10重fil
)には、ナツトレイ(Notxey)の米国特許第2,
951,752号、チャンバーx (ChamMrs 
)の米国特許第3,479,185号、チャング(Ch
ang )とファン(Fan )の米国特許第3.54
9,367号、ファン(Fan )の米国特許第5.5
58,322号、セスコン(Ce5con )の米国特
許第5.615,454号、グラブ(Grubb)の米
国特許第3,647,467号、バウム(Baum)と
ヘンリー(Henry )の米国特許第3,652,2
75号、チャング(chang )の米国特許第5.6
61.558号、ストリルコ(5trilko)の米国
特許第3,697.280号、チャング(Chang)
の米国特許第3.926,643号、デサウワア−(D
egsauer )の米国特許第4311.783号、
サイサック(5ysak )の米国特許第4,341,
860号明細書などに示された化合物の任意のものが含
まれる。必要とされる光密度を与えるために1紫外線吸
収剤、紫外線増白剤、スペクトルの紫外領域において吸
収機能を持った光反応開始剤、もしくは着色剤を、これ
までに知られているようにして上部層に存在させること
ができる。なお、重量百分率(弼については、上部層の
総重量に基づいている。
下部層の光重合性層(1)について、適切なバルク反応
性を提供するために1この下部層をトナーまたは触媒物
質に付着性にする(未露光の領域のみならず露光領域に
おいても)Tgが一10℃またはそれ以下の少くとも1
種のエラストマー性もしくはゴムが充填されたバインダ
ー、または、変性剤を含有し、また、たとえば変性二。
ボキシジアクリレートまたはジメチルアクリレート樹脂
のような高粘性の1ガラス様”モノマーのごときモノマ
ー化合物の少くとも1f*と、フィックス(Ficke
a )と゛ラコーシイ(Rakoczy)の米国特許第
4,400,460号及び7% ニー (Han8Y)
とロット(Lott )の米国特許第4,411,98
0号に示されでいるその他のモノマニとを含有している
。この下部層に存在するエラストマー性ポリマーバイン
ダーとしては、ポリイソブチレン、チオコール(Th1
okol ) A 、ブチルゴム、塩素化ゴム、ポリ(
ビニルイソブチルエーテル)、たとえばスチレン、イヴ
プレン、ネオプレンまたはアクリロニトリルとブタジェ
ンとのコポリマーなどの、ブタジェン、インプレンのポ
リマー、ランダム、テレブロック、またはブロックコポ
リマー、ターポリマーまたは高度ポリマー(highe
rpolymers ) 、たとえばブタジェン/アク
リロニトリル、カルボキシ変性−アクリロニトリル/ブ
タジエ/、アクリロニトリル/ブタジェン/スチレン、
アルキル(01〜C4)アク9V−)tたけメタアクリ
レート/アクリロニトリル/ブタジェンインターポリマ
ー類などのニトリルゴム、シリコンエラストマー、アク
リルエラストマーなどの種々の比率からなるゴムのタイ
プのポリマーがある。また、この発明の下部層(1)は
、上部層(2)について示した前述の米国特許が開示し
ている開始剤の任意のものを、開始剤または開始剤系と
してa2〜10重量%含有している。エラストマー性バ
インダーに対するモノマー化合物の比率は、モノマー化
合物及びエラストマー性ノ4イングーの種類、分子5・
、特にバインダーの分子量をはじめとするいくつかの要
因に依存している。なお、重量百分率(チ)については
、下部層の総Ii責に基づいたものである。
光重合性組成物中に存在させる光学増白剤については、
ベルト(Held)の米国特許第3,854,950号
明細書の第2欄第67行〜第3欄の第41行及び第4m
第25〜42行に示されている。バルク反応性光重合組
成物中に存在させるフィラーについては、セレスト(C
e1este )とバウアー(sauer)の米国特許
!3,261,696号明細書の第4欄第43〜52行
、及びニーエン(Cohen )とラザリデイス(La
zaridis )の米国特許第4.414.278号
明細書に示されている。これらの開示はここに参考文献
として記載しておく。
前述した2層ラミネートは、もしも下にある回路パター
ンが存在する場合にその回路パターンに対応して整合さ
れた回路画像を通して活性放射線源に露光される。回路
画像の少くともひとつの部分(segment )は、
下にある回路パターンのひとつの部分に重ね合わせる。
画像露光のための活性放射線源は、すでにこれまでに知
られたものであシ、紫外の放射線に、富んだものである
。好適な線源は、プラム栄ツク(Plambeck )
の米国特許第2,760,863号、チュー (Chu
 )とニーエン(Cohen )の米国特許第3.64
9,268号、ピー7アー(Pe1(fer )の米国
特許第4,157,407号、及びハニー 、(Han
eY )とロット(Lott )の米国特許第4,41
1,980号に示されたものである。
粘着性の画像領域には微細粉砕された金属、合金または
めつき触媒が施され埋込み付着させる。このことは、露
光された全表面上に、たとえば加圧して、金属またはめ
つき触媒粒子を施し、そして非接着性または非粘着性の
領域にある粒子を回収することによって通常は行われる
好適な粒子としては、鋼、錫、鉛、ノ・ンダ、銅とハン
ダとの混合物、銅−錫合金、錫−鉛合金、アルミニウム
、金、銀、酸化チタン、酸化鋼等の金属酸化物、などが
ある。また鎖を被覆したガラスのような、金属で被覆し
た粒子も使用することができる。これらからなる粒子は
、0.5〜250μm、好ましくは1.0〜25/jf
iの平均粒径を持つ。鋼の粉末が特に好ましいものであ
る。
この粒子については、それに限定されるものではないが
、パーグ(Burg )とニーエン(cohen)の米
国特許第3,060,024号、チーL −(Chu 
)とニーエン(Cohen )の米国特許第&649,
268号及びトビアス(Tobias)の米国特許第4
.069,791号に開示されたトナー処理方法をはじ
めとするすでに知られた方法で施用(埋込み付着)する
ことができる。また、ピー7アー(Pe1(fer )
とウードロフ(Wood ru(f )による研究報告
(Re5earch Disrclosure)、19
77年6月、A15882に示されているような粒子の
流動床を用いて適用することもできる。これら粒子の画
像表面への付着については、赤外線ヒーターの加熱など
による画像領域の粘着化処理によって適宜に改善するこ
とができる。このことは、粒子の適用の過程中において
行ってもよい。もし必要ならば、この発明の先行技術と
して参照される前述の米国特許に示されている方法によ
って、過剰量の金属、合金またはめつき触媒の粒子を非
接着性領域から取り除く。
次いで、この金属化または触媒粒子で処理されたラミネ
ートを、導電性の回路パターンの上に置かれる少くとも
ひとつの部分について整合されたバイア(通路)の画像
を頒して、同様の活性放射線源に露光する。そして、2
つの光重合性の層の未露光域を溶剤を用いて除去し、側
壁のあるバイア(通路)を形成する。好ましくは、2つ
の層の未露光域の除去には1種の溶剤を用いるが、しか
しながら、必要ならば、異なった2種の溶剤、各々の層
に対応して1種づつの溶剤を用いてもよい。代表的には
溶剤としてハ、1,1.1−トリクロルエタン、パーク
ロルエチレン、パークロルエチレンとn−ブタノール、
1.1.1− ) 9クロルエタンとn−ブタノール、
■ ブチル及びエチルエロンルプ 、ブチルカルピトール■
と1.1.1−トリクロルエタン及びそれらの誘導体、
たとえば、メタノール、エタノール、プロパツール、イ
ソプロパツールなどの種々のアルコールと1.1.1−
 )リクロルエタンがある。これらの、及びその他の用
いることのできる溶剤については、光接着性組成物につ
いて開示している諸特許に説明されている。
微細に粉砕、分割された金属、合金または触媒は、バイ
ア(通路)K対して適用する。この金属または触媒祉、
このバイア(通路)の側壁に付着される。
また、好適に用いることのできる他の所望の工程、方法
としては、たとえば前述の、もしくは他の紫外線照射硬
化ユニットの照射源からの紫外線照射に回路板をα1〜
10分間完全露光させること、及び/または、たとえば
、150t、Eでの温度に1少くとも10秒間加熱する
ことによる、回路板の硬化処理がある。この硬化の工程
は、採用する場合には、金属、合金または触媒粒子の適
用と同時に、及び/またはそれの順を追って実施するこ
とができる。この硬化工程における処理時間と温度は、
光重合された部分の分解を実質的に妨ぐように制限され
ている。
無電解めっき法については、たとえば、参照される米国
特許第4.054,485号に示されているようKすで
に知られたものである。無電解めっき浴は市販のものが
利用できる。たとえば、シラプレー社(5hiplay
 Co、 )、レーヴア−(Revere )、MA、
コルモルゲ7社(Kollmorgen Corp、 
) 、グレンコープ(Glen Cove ) 、= 
:s−−ヨーク(New York)及びその他のもの
が利用できる。
金属−支持回路板は、この浴に十分な時間、たとえば、
1〜6時間、好ましくは1〜4時間、保つ。使用するこ
とのできる無電解めっき溶液としては、次の実施例に示
されてもいるぜブリスキー(Zeblisky)らの、
米国特許第3,095,309号、特に実施例璽のもの
がある。無電解めっき浴の温度は、43℃〜85℃、好
ましくは53℃とすることができる。
この発明の好ましい態様は、後述の実施例2に示してい
る。
この発明の方法は、作業時間のかかる所定の孔の穿孔も
しくはパンチングと貫通孔の化学的触媒処理を必要とす
ることなしに、電気的接続を持った2Piもしくはそれ
以上の多層のプリント回路の製造を可能とするものであ
り、プリント回路は、実簀的なパックグランド領域での
めつき付着をともなうことなしに製造される。この方法
によって、下部層の光重合性層のバルク反応性と上部層
の光重合性層の表面反応性(パックグランドトナーのな
い)との区別に帰因する、回路形成についての態様の選
択自由度が大きなものとなる(バイア(通路)の形成に
ついての現儂、露光及び現儂されたバイア(通路)壁面
のトナーの受容、そして物理的性能の態様の選択自由度
)。
この発明の実施例を次に説明する。実施例中の19部”
及び1百分率(@”は、重量基準のものである。重合性
化合物の分子量は、重量平均分子量(M! )である。
重合体のMwKついては、すでに知られている方法のよ
うに、たとえば、ポリスチレン、ポリメタクリル酸、ポ
リメチルメタアクリレートなどの公知の標準試料を用い
ての、光散乱(light scattering )
法によって決定した。
実施例 1 基盤平面となる2重鋼張り(double −5ide
dcopper ) iリント回路ラミネート(各々の
側の銅は1オンス(2,8J’))を、6インチ×6イ
ンチ(15,2cILX 15.2 cm )の大きさ
に切断し、両側の銅の表面を、ンマカ(S omaca
■)LDプリント回路用ブラシ(3M社のトレードマー
ク、セント・ボール、MN)を用いて機械的に研いだ。
この研いだ回路板を、次の手順によって人造した溶液中
に浸せきした。
(a)  25001の蒸留水に、 (b)  濃塩酸、380IIを加え、(C1ベンゾト
リアゾール、376.6.9を加え、次に、 (a)  この混合物を、蒸留水によって総量で380
011に増量し、次いで (e)  この1部を、蒸留水の9部で希釈する。
処理済みの回路板を約50秒間蒸留水で洗浄し、3分間
洗浄水槽中K1ftいた。回路板を乾燥した後に、オー
ブンにおいて、150℃の温度で、約15分間焼付けた
。約0.0020インチ(0,05IJI)厚の、次の
組成からなる光感受性/i#(図1Aの2)を支持する
1側面が16.250レリースで処理されたカスタムコ
ーティング・ラミネーテイング社(Custom Co
ating and Laminating Corp
、)のポリエチレンテレフタレートフィルム(図1AK
は示されていない)を、リストン(R15ton■)H
RL −24ラミネーター(デュポン社(E、 L d
uPontdo Nemours and Compa
ny)製)によって、約103℃の温度で、2フイ一ト
/分(α61?+!/分)の速度で、焼付けた回路板(
図1Aの1)にラミネートした。
リロニトリル(9)/ブタジェン(14シ’    1
4.59スチレン(61)樹脂 高分子量、平均ムーニー粘度45 Rンタエリスリトールトリアクリレート   1929
4−クロルベンゾフェノン         4.64
ミヒラーケト7(MiChler’5 kat、one
 )     0.32緑色顔料(1) α09 ポリエチレン被覆タルク         2!LO8
[Lt?リエチレンテレフタレートフィルム(図IAi
’1mは示されていない)を光感受性層がら取シ除き、
約0.00015インチ(0,0038馴)の厚さの、
次の組成からなる光感受性層(図1Aの6)を支持する
。、 o o o sイyy−(0,013MM)厚の
放電処理(α07クーロン/ft2)ポリエチレンテレ
フタレートフィルム(図1Aには示されていない)の第
2の光感受性部材を、ラミネート処理の温度を室温とし
たことを除いては前述のものと同じ条件において、第1
のラミネート層に対してラミネートし走。
ビスフェノ−ノドAのジー(3−メタ アクリロキシ−2−ヒドロキシプロ  52.0ピル)
−エーテル ゾール−?−スルホン酸フェニルエ ステル 2−メルカプトベンズオキサゾール    1.5前記
のラミネートを、−夜装置の後、デュポン社(E、 1
. duPont )製の出力5kvのりストン(Ri
gto$))PC−24光源装置を用い、真空条件下で
10ユニツトにセットして、ポジ型の回路ライン画像(
図1Bの4)を通して露光させた。放電処理したポリエ
チレンテレフタレートフィルム(図1Aには示されてい
ない)を取シ除いた後、この露光されたラミネートを、
中敷の粒子サイズが1μmの銅粉末を用い、4回繰り返
してトナー処理した。
パックグランド領域中の過剰の銅粉末を、湿潤タオルに
よって10回繰シ返しふきとり次いで、空気乾燥処理し
た。図10に示されているよう忙、銅粉末は、図1Bに
示された回路ライン画像(4)の遮へい部分(7)に対
応する粘着性の画像域(6)に保持されている。
この銅のトナー処理された部材は、露光装置における露
光が80ユニツトであることを除いては、前述のように
トナー処理された画像に整合したバイア(通路)のター
ゲット(図1Dの8)を通して露光させた。
この再露光し九部材は、活性lsR射に露光されていな
い領域においてのみ銅粉末と基盤平面に到達するまでの
光重合性物質とをデュポン社製のりストン(R15to
n■)モデルC装置を用いてメチルクロロホルム中で9
0秒間現像処理して、取シ除いた。(バイア(通路)は
、図1 gK9として示されている。)との現僚処理し
九部材を、前述の銅粉末を含有するモヘア/ぞラドを用
いてパッドでのトナー処理をした。過剰の銅粉末を、湿
潤タオルによって10回!j!シ返してふきとシ、除去
した。銅粉末はバイア(通路)の壁面に付着していた(
図1Fの10)。この部材を、次いで、10フイ一ト/
分(〜五05111/分)の速度に設定したア゛−ガス
インターナショナル(Argue Inter −na
tional) PC−7100紫外線装置を用いて紫
外線照射によって硬化させた。この硬化させた部材はオ
ープンにおいて、150℃温度で2時間焼付けた。
比較のために、薄膜状の下部層の光重合性層のみが存在
する回路部材を、前述と同様にして製造した。そしてこ
の部材を、15ユニツ)K設定したポジ型回路ライン画
像を通して、画像様に露光させた。
以上の2つのトナー処理された回路部材を、−が約9の
石けん加温溶液を用いて洗浄し、次いで温水ですすぎ洗
いして脱脂処理し、このトナー処理した部材を冷却した
。また、このトナー処理した部材を15%硫酸溶液中に
20秒間浸漬し、続いて水槽及び蒸留水槽の中で各々、
30秒間のすすぎ洗い処理した。このすすぎ洗い処理済
のトナー処理された部材を、フォトサーキットコルモル
ゲン(Photocircuits Kollmorg
en。
Glen Cove、 New York)のPCK 
AP−480(市販品)、無電解鋼めっき浴中に直ちに
#いた(添加めっき浴480.無電解銅添加技術として
参照)。このめっき浴中に2時装置いた。
電気伝導性のバイア(通路)(図1Gの12)と、下の
導電性支持表面面とが接続結合している無電解めっき処
理済みの回路(図1Gの11)および比較のための回路
を、1分間水中で洗浄処理し、上記のベンゾトリアゾー
ル溶液中に3分間浸せきし、再度で水洗浄した後に、乾
燥処理した。この2つの回路は、次いで150℃で1時
間焼付は処理し、冷却し、そして、試験された。
比較のための回路部材の場合には、バックグランドに著
しいめっき付着が生成しておシ、微細なライン画像は劣
ったものであった。この発明の2層からなる回路部材に
はこのようなめっき付着はなく、良好な微細ライン解像
が得られた。過剰のめつき付着は、短絡の原因ともなシ
得るし微細ライン解像能を制約する。
実施例 2 次のような代替策を除いて、実施例1を繰返した。すな
わち、2鳩ラミネートの製造にあたり、放電処理したポ
リエチレンテレフタレートフィルムは、露光処理の@に
廃棄し、α001インチ(0,0251i+)のシリコ
ン−レリースポリエチレンテレフタレートフィルムにと
りかえた。
実施例1と同様の2つの回路部材を、15ユニツトに設
定し°て、ポジ型回路ライン画像を通して最初の画像露
光を行ない、溶融物をアトマイズして製造した中敷が約
2.85μm径の大きさの球形粒子のセラック(C5r
ac■)銅粉末を用いてトナー処理した。
この発明の2層回路部材の場合には、関係のないめっき
付着は本質的になく、良好な微細ライン解儂度が得られ
たが、比較のための回路部材の場合には、著しい無関係
なめつき付着が生成し、微細ライン及びそれらの相互間
のスは−スに著しい短絡があった。
この実施例は、この発明の回路部材が、めっき触媒とし
て大粒子径の銅粉末を使用しているにもかかわらず、め
っき付着の生成及び微細ライン解儂度の両面において劇
的な改善をもたらすものであることを示している。
実施例 3 薄膜(バルク)下層部の組成を次のとお9のものとした
ことを除いて、実施例1の方法を縁高分子量、平均ムー
ニー粘度45 ビスフェノ−/l/−Aのジー(5−アクリロオキシ−
2−ヒドロキシプロ   24.40ピル)−エーテル 4−クロロベンゾフェノン      5.40ミヒラ
ーケトy(Micher’s ketone)    
0.30緑色顔料 (実施例1の部材の底部層で記載    o、i。
したもの) バーウィック(Harwick) $71白土(212
7,85(1)i#大揮発度0.3 %の白色自由流動
粉末;粒子サイズ分布、45メツシユスクリ一ン通過最
大IC1,325メツシユスクリ一ン通過最大10チ;
比重1.0;ロームアンドハース(Rohm and 
Haas)社よりアクリロイド(Acryloid■)
 KMBTA−fir−F’の商標名で市販。
(2)化学的組成、5i02 (45,5% )、At
2o3(3a3チ)、Fe2O2(a、 6%)、Tl
O2(1,5% )、Ca0((11%)、Na2O(
11%)、K2O(微i)からなる高輝度クレイ;比重
2.58;平均粒子サイズ0.55μm r油吸収(A
STMD281−31)37〜411屈折係数1.56
;州6.5〜7.5;バーウィックケミカル社(Har
wickChemical Corp、 )よシ市販。
−夜以上置いた2層の回路部材を、オーブン中で、15
0℃の温度で3分間焼付けた。ポジ型回路ライン画像を
通しての最初の露光は、8ユニツトに設定して行った。
また最初のトナー処理には、実施例2に示したセラック
(Csrac■)銅粉末を用いた。
この実施例においては、比較のための回路部材は、最初
のトナー処理の後に、またウェットタオルによる洗浄の
前に1オープン中で150℃において焼付けた。この発
明の回路部材については、ウェットタオルによる洗浄の
後に、150℃で5分間焼付けている。この2つの部材
のバイア(通路)部分の露光は30ユニツトとした。
デュポン社製のリストン(R15ton■)モデルB装
置によって現像した。
この発明の2層回路部材は、比較のための回路部材より
もはるかに優れた改善されたパックグランドとラインの
解像及び鮮明さを有していた。
実施例 4 実施例1に示した2重鋼張りのプリント回路板を、実施
例1の下部層の光感受性層の作製のためのラミネート処
理条件において、次の組成からなる2つの光応答性層を
用いてラミネートした。
下部層 組成成分          使用量(S)メチルメタ
アクリレート/ブタジ エン/スチレンターポリマー(実   IQ、20施例
5のもの) ゴム(396カルボキシ変性アクリロ ニトリル(27)/ブタジェン(73) )     
 1000高分子量、平均ムーニー粘度45 ビスフェノール−Aのり−(3−7 クリロキシー2−ヒドロキシプロピ   42.30ル
)−エーテル トリメチロールプロパントリアクリレート   2.2
0メチルメタクリレート樹脂(1)       4.
50ミヒラーケトン               Q
、034−クロロベンゾフェノン        α9
7(1)高分子、中規模分子量範囲;固有粘度は、A 
50 Cannon−Fenske粘度計を用い、25
’CにおいてQ、25Jlのポリマーが50−クロロホ
ルムに溶解した時、α45;比重(25′725℃) 
1.15 +ガラス転移温度87℃;TukOn硬度(
Knoop A) 17 j酸価9;デュポ7社よシェ
ヤバヶイト(8□V!LC1telめ) 2009メチ
ルメタアクリレート樹脂として市販。
上部層 組成成分          使用量(%)メチルメタ
クリレート樹脂(1)31.90ピル)−エーテル トリメチロールプロパントリアクリレート  1[LO
ルホン酸フェニルエステル メルカプトベンゾオキサゾール        1.5
4−クロロベンゾフェノン        2.0ミヒ
ラーケトン             o、iポリエチ
レンオキサイド(2) (1)ポリマー、高分子量範囲;固有粘度は、A 50
 Cannon −Fen5ke粘度計を用い125℃
で125.Fのポリマーが50−クロロホルムに溶解し
た場合のものとして、1.20;ガラス転移温度95℃
、Tukon硬度、Knoopム19、トルエン中の代
表粘度、25℃のmPa、 a(cP) (fb固体)
は1.400(17,5%尤(2)平均分子重量的40
0.000及びユニオンカーバイド社(Union C
arbide Corp、 )のポリオツクス(P01
YOX■)W8RN3000として市販されているB 
rookfield粘度計のスピンドル墓1を2 rp
mで用いた、25℃での粘度範囲が2.250〜3.3
50(5チ溶液)の、水溶性樹脂。
このラミネートを、10007の水銀アーク源のタマラ
ツク(Tamarak■)152R露光装置を用いて、
ポジ型の回路ライン画像を通し、6秒間、露光させた。
ポリエチレンテレフタレートフィルムを取シ除いた後、
この露光したラミネートを、実施例1のように銅粉末に
よってトナー処理し、過剰量を取シ除いた。この銅での
トナー処理した回路部材は、トナー処理された画像に整
合させたバイア(通路〕のターゲットを通して60秒間
露光させた。次いで、実施例1のようにして、現像し、
銅粉末によってトナー処理し、過剰の銅粉末を取り除き
、紫外線の照射によって硬化し、オープン中で焼付けた
後に、無電解めっき処理をした。
この発明の2層の回路部材は、実質的に基盤へのめつき
付着の生成とは無縁であシ、良好な微細ラインの解像を
与える。
【図面の簡単な説明】
第1A、 1B、 IC,ID、 IE、 I F及び
1層図は、2層の光重合性層を持ったこの発明の印刷回
路部材の断面を、製造工程の順に示したものである。 特許出願人  イー・アイ・デュポン・ド・ネモアース
・アンド・コンパニー 外2名 j巨】=う・−1コ三三 手続補正M 昭和61年1月17日 特許庁長官  宇 賀 道 部  殿 1、事件の表示 プラスチックの多層化物を製造する方法3、補正をする
者 事件との関係  特許出願人 住所 アメリカ合衆国プラウエア州つイルミントン、マ
ーケラトストリー) 1.007 名称 イー・アイ・デュポン・ド・ネモアース・アンド
・コンパニー 4、代理人 5 、 hli正命令の日付 (自発)7、 ?lli
正の内容 1)特許請求の範囲を別紙のとおり補正し1す。 2)明細書第18員第5行の「約20:IJを[約20
0:IJと補正し筐丁。 6)同第50頁第8行の[ポリエチレンオキサイド(2
)]を欠のとおり補正します。 「ポリエチレンオキサイド(2)       0.7
   」4)図面中温1E図を別紙第1E図と差し換え
1丁(符号「9」を加入しfc)。 以上 2特許請求の範囲 1)導電性の層間接続を有する2層プリント回路の製造
において、 (L)  Q、 OO05〜α010インチ(0,01
3〜0.254鵡)の厚さで、Tgが一10℃またはそ
れ以下のエラストマー性重合体バインダー、エチレン性
不飽和モノマー化合物及び光開始剤または光開始剤系と
からなるバルク反応するように処方した粘着性の下部層
(1)と、この下部層(1)よりも厚さが薄く、最大の
厚さが0.0005インチ((LO13鵡)であって、
非エラストマー性の1合体バインダー、層(1)と同一
もしくは別のエチレン性不飽和モノマー化合物及び層(
1)と同一もしくは別の光開始剤または光開始剤系とか
らなり、紫外線スペクトル領域の少くとも一部分におい
て0.6〜1.5の範囲の光学濃度を有する、表面反応
するように処方した粘着性の上部層(2)とからなる2
種の光重合性の層を、回路パターンを支持する基板に対
して同時的に、ま九は順次にラミネートし; (b)  導電性の回路パターンの少くとも一部に重な
る少くともひとつの部分を持つ下に置かれる回路パター
ンに整合された回路画偉を通して、ラミネート層を活性
放射線に露光させ、上部層(2)の未露光域は粘着性に
保ち、かつ、上部層(2)の露光域は非粘着性のものへ
と転化させ; fcl  この未露光域に微粉砕状°の金属、合金また
はめっきのための触媒を付着させ; (d)  必要によっては、この金JiIまたは触媒を
付層させたラミネートを加熱し; (e)  導電性の回路パターンに重ねられる少くとも
ひとつの部分を持つ整合されたバイア(通路)画像を通
して、金^または触媒を付着させたラミネートを活性放
射線に露光させ蟇(f)  光重合性層の未露光域部分
を溶剤を用いて除き、層(1)及び(2)を通じるバイ
ア(通路)を形成させ、露光された層(1)に対応する
バイア(通路)の側面は粘着性に保ち、そしてその際下
に置かれる回路パターンの部分は露出されるものとし; ((転)微粉末状の金属、合金またはめっきのための触
媒が上記のバイア(通路)の側面に埋込まれて付着され
るように、これらの金M−または触媒をバイア(通路)
K対して付着ブせ;(h)  必要によってはラミネー
トの活性放射線への露光、及び/または加熱によって、
ラミネートを硬化させ;そして (1)  金属もしくは触媒を付着させたバイア(通路
)、被覆されていない部分、及び重ねられる回路画像を
無電解めっきして導電性のバイア(通路)Kよって接続
させた導電性回路パターンを形成させる; ことからなるプリント回路の製造方法。 2)基板が導電性表面を有する特許請求の範囲第1項記
載の方法。 5)工程(!LI K続くよう(、工程(i) におい
て新しくめつきされた回路/ぞターンを用いて工程(a
)から(1)を少くとも1回繰返す特許請求の範囲第1
項記載の方法。 4)工程(d)を含み、金pj&または触媒を付着させ
たラミネートを100℃までの温度に加熱する特許請求
の範囲第1項記載の方法。 5)微粉末物質が、平均直径1.0〜250μmの金机
粉末である特許請求の範囲第1項記載の方法。 6)金属粉末が銅または銅合金である特許請求の範囲第
5項記載の方法。 7)工程(g)の後に、金atたは触媒を付着させたラ
ミネートを、少くとも150℃の温度にまで加熱して硼
化させる特許請求の範囲第1項記載の方法。 8)工程(g)の後に、金F4または触媒を付着させた
ラミネートを、ラミネート全体にわたって活性放射線に
露光することによって砕化させる特許請求の範囲第1項
記載の方法っ 9)下部層(1)の上部層(2) K対する厚さの比率
が、少くとも2:1である特許請求の範囲第1項記載の
方法。 4巨】=5・−1コ三三

Claims (1)

  1. 【特許請求の範囲】 1)導電性の層間接続を有する2層プリント回路の製造
    において、 (a)0.0005〜0.010インチ(0.013〜
    0.254mm)の厚さで、Tgが−10℃またはそれ
    以下のエラストマー性重合体バインダー、エチレン性不
    飽和モノマー化合物及び光開始剤または光開始剤系とか
    らなるバルク反応するように処方した粘着性の下部層(
    1)と、この下部層(1)よりも厚さが薄く、最大の厚
    さが0.0005インチ(0.013mm)であつて、
    非エラストマー性の重合体バインダー、層(1)と同一
    もしくは別のエチレン性不飽和モノマー化合物及び層(
    1)と同一もしくは別の光開始剤または光開始剤系とか
    らなり、紫外線スペクトル領域の少くとも一部分におい
    て0.3〜1.5の範囲の光学濃度を有する、表面反応
    するように処方した粘着性の上部層(2)とからなる2
    種の光重合性の層を、回路パターンを支持する基板に対
    して同時的に、または順次にラミネートし; (b)導電性の回路パターンの少くとも一部に重なる少
    くともひとつの部分を持つ下に置かれる回路パターンに
    整合された回路画像を通して、ラミネート層を活性放射
    線に露光させ、上部層(2)の未露光域は粘着性に保ち
    、かつ、上部層(2)の露光域は非粘着性のものへと転
    化させ; (c)この未露光域に微粉砕状の金属、合金またはめつ
    きのための触媒を付着させ; (d)必要によつては、この金属または触媒を付着させ
    たラミネートを加熱し; (e)導電性の回路パターンに重ねられる少くともひと
    つの部分を持つ整合されたバイア(通路)画像を通して
    、金属または触媒を付着させたラミネートを活性放射線
    に露光させ; (f)光重合性層の未露光域部分を溶剤を用いて除き、
    層(1)及び(2)を通じるバイア(通路)を形成させ
    、露光された層(1)に対応するバイア(通路)の側面
    は粘着性に保ち、そしてその際下に置かれる回路パター
    ンの部分は露出されるものとし; (g)微粉末状の金属、合金または触媒が上記のバイア
    (通路)の側面に埋込まれて付着されるように、これら
    の金属または触媒をバイア(通路)に対して付着させ; (h)必要によつてはラミネートの活性放射線への露光
    、及び/または加熱によつて、ラミネートを硬化させ;
    そして (i)金属もしくは触媒を付着させたバイア(通路)、
    被覆されていない部分、及び重ねられる回路画像を無電
    解めつきして導電性のバイア(通路)によつて接続させ
    た導電性回路パターンを形成させる; ことからなるプリント回路の製造方法。 2)基板が導電性表面を有する特許請求の範囲第1項記
    載の方法。 3)工程(a)に続くように、工程(i)において新し
    くめつきされた回路パターンを用いて工程(a)から(
    i)を少くとも1回繰返す特許請求の範囲第1項記載の
    方法。 4)工程(d)を含み、金属または触媒を付着させたラ
    ミネートを100℃までの温度に加熱する特許請求の範
    囲第1項記載の方法。 5)微粉末物質が、平均直径1.0〜250μmの金属
    粉末である特許請求の範囲第1項記載の方法。 6)金属粉末が銅または銅合金である特許請求の範囲第
    5項記載の方法。 7)工程(g)の後に、金属または触媒を付着させたラ
    ミネートを、少くとも150℃の温度にまで加熱して硬
    化する特許請求の範囲第1項記載の方法。 8)工程(g)の後に、金属または触媒を付着させたラ
    ミネートを、ラミネート全体にわたつて活性放射線に露
    光する特許請求の範囲第1項記載の方法。 9)下部層(1)の上部層(2)に対する厚さの比率が
    、少くとも2:1である特許請求の範囲第1項記載の方
    法。
JP60237783A 1984-10-26 1985-10-25 プラスチツクの多層化物を製造する方法 Granted JPS61114851A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/665,002 US4567062A (en) 1984-10-26 1984-10-26 Process for photoformed plastic multistrate using two layer film
US665002 1996-06-11

Publications (2)

Publication Number Publication Date
JPS61114851A true JPS61114851A (ja) 1986-06-02
JPH0217355B2 JPH0217355B2 (ja) 1990-04-20

Family

ID=24668318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237783A Granted JPS61114851A (ja) 1984-10-26 1985-10-25 プラスチツクの多層化物を製造する方法

Country Status (3)

Country Link
US (1) US4567062A (ja)
JP (1) JPS61114851A (ja)
DE (1) DE3537796A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
JPS6364394A (ja) * 1986-09-05 1988-03-22 株式会社日立製作所 プリント配線板の製造方法
US4859571A (en) * 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US4737446A (en) * 1986-12-30 1988-04-12 E. I. Du Pont De Nemours And Company Method for making multilayer circuits using embedded catalyst receptors
US4720322A (en) * 1987-04-13 1988-01-19 Texas Instruments Incorporated Plasma etching of blind vias in printed wiring board dielectric
US5368884A (en) * 1991-11-06 1994-11-29 Nippon Paint Co., Ltd. Method of forming solder mask
TW277204B (ja) * 1994-12-02 1996-06-01 Nippon Paint Co Ltd
US5545510A (en) * 1995-03-28 1996-08-13 Mac Dermid, Inc. Photodefinable dielectric composition useful in the manufacture of printed circuits
JP3398557B2 (ja) * 1997-01-29 2003-04-21 インターナショナル・ビジネス・マシーンズ・コーポレーション 表層配線プリント基板の製造方法
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US7052824B2 (en) * 2000-06-30 2006-05-30 E. I. Du Pont De Nemours And Company Process for thick film circuit patterning

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4157407A (en) * 1978-02-13 1979-06-05 E. I. Du Pont De Nemours And Company Toning and solvent washout process for making conductive interconnections
EP0003801B1 (en) * 1978-02-17 1982-06-09 E.I. Du Pont De Nemours And Company Use of photosensitive stratum to create through-hole connections in circuit boards
US4329620A (en) * 1979-02-23 1982-05-11 Raytheon Company Cathode ray tube with light transparent panel and adhesive therefor
US4454168A (en) * 1982-09-29 1984-06-12 E. I. Du Pont De Nemours And Company Printed circuits prepared from metallized photoadhesive layers
US4469777A (en) * 1983-12-01 1984-09-04 E. I. Du Pont De Nemours And Company Single exposure process for preparing printed circuits

Also Published As

Publication number Publication date
DE3537796A1 (de) 1986-04-30
JPH0217355B2 (ja) 1990-04-20
DE3537796C2 (ja) 1989-03-30
US4567062A (en) 1986-01-28

Similar Documents

Publication Publication Date Title
US4572764A (en) Preparation of photoformed plastic multistrate by via formation first
US4469777A (en) Single exposure process for preparing printed circuits
KR100191177B1 (ko) 감광성 수지 조성물 및 그를 이용한 감광 소자
JPS61114851A (ja) プラスチツクの多層化物を製造する方法
JPS61143740A (ja) 導電回路の製造方法
JP3849641B2 (ja) 回路形成用感光性フィルム及びプリント配線板の製造法
WO2007040204A1 (ja) 感光性樹脂組成物、感光性エレメント、及びプリント配線板の製造方法
JP3199600B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2571800B2 (ja) 無電解めっき用感光性接着剤およびプリント配線板
JP3736654B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2005031583A (ja) 感光性樹脂組成物及びプリント配線板の製造方法
JPH07261388A (ja) 感光性樹脂組成物、これを用いた感光性エレメント及びめっきレジストの製造法
JPS5876827A (ja) 感光性樹脂組成物
JP2001042522A (ja) 感光性樹脂組成物、感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法
JP4406802B2 (ja) 感光性エレメント、これを用いたレジストパターンの製造法及びプリント配線板の製造法
JP3944971B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JP2003215793A (ja) 回路形成用感光性フィルム及びプリント配線板の製造法
JP2003107695A (ja) 感光性樹脂組成物、感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法
JPH0282248A (ja) 感光性樹脂組成物およびこれを用いた感光性エレメント
JP3988233B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JPH11218909A (ja) 感光性樹脂組成物およびこれを用いた感光性エレメント
JP3199607B2 (ja) 感光性樹脂組成物及びこれを用いた感光性エレメント
JPH0992984A (ja) 回路基板及びその製造方法
JP2000314957A (ja) 感光性樹脂組成物、これを用いた感光性エレメント、レジストパターンの製造法及びプリント配線板の製造法
JPS6156341A (ja) 感光性樹脂組成物