JPS61114243A - 超微細パタ−ンの形成方法 - Google Patents

超微細パタ−ンの形成方法

Info

Publication number
JPS61114243A
JPS61114243A JP59236393A JP23639384A JPS61114243A JP S61114243 A JPS61114243 A JP S61114243A JP 59236393 A JP59236393 A JP 59236393A JP 23639384 A JP23639384 A JP 23639384A JP S61114243 A JPS61114243 A JP S61114243A
Authority
JP
Japan
Prior art keywords
base
substrate
fine pattern
vapor
ultra
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59236393A
Other languages
English (en)
Inventor
Tatsuji Kitamoto
北本　達治
Hiroshi Amari
甘利　紘
Akira Nahara
明 名原
Ryuji Shirahata
龍司 白幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP59236393A priority Critical patent/JPS61114243A/ja
Priority to US06/796,124 priority patent/US4626315A/en
Publication of JPS61114243A publication Critical patent/JPS61114243A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Surface Treatment Of Glass (AREA)
  • Physical Vapour Deposition (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はエネルギー線選択照射と蒸着処理との組合わせ
による新規な超微細・髪ターンの形成方法に関する。
〔従来技術〕
従来フォトリングラフイーによる微細パターンの形成方
法の開発が広く行なわれているが、０゜７μｍ程度の、
ｅターン形成が限度であった。
更に微細なパターンを形成する方法として、最近細く絞
ったエネルギー線を基体上に選択的に照射し、しかる後
この基体上に別の物質金蒸着処理することによって＃細
な／耐ターン全形成する方法が知られるようになった。
しかるに、この方法は電子線照射によって蒸着する物質
の安定な吸着ザイ）ｆ形成し、その後蒸着加熱する事に
より蒸着されｆｃ原子が基体表面上を安定な吸着サイト
へ移動すると云う原理に基づく結果、蒸着物質が基体と
反応する物質の場合には適用されない。
〔発明の目的〕
本発明の目的は、基体と反応する物質全利用して超微細
・（ターンを形成する方法を提供するにある。
〔発明の構成〕
本発明は、基体上にエネルギー線を照射し、しかる後、
該基体上に該基体との反応性を有する物質を蒸着処理す
ることを特徴とする超微細パターンの形成方法、に関す
る。
すなわち本発明は、基体上にエネルギー線を照射するこ
とにより、基体表面に選択的に薄い皮膜を形成し、しか
る後その基体上に基体と反応する物質を蒸着する超微細
・でター／の形成方法、に関する。
さらに、本発明は、基体の温度を室温以上に保持して蒸
着処理を行なうこと、蒸着処理後基体全室温以上に加熱
すること、および有機ガスを微小量含む減圧雰囲気下で
電子線を照射すること、をその実施態様として含む。
以下に本発明の方法を詳細に説明する。
本発明は、まず第１の工程として減圧下で基体上にエネ
ルギー線を選択的に照射して該基体上に薄い皮膜を形成
せしめる。
ここで、エネルギー線とは、α線、β線、γ線、電子線
、レーザー線、Ｘ線、イオン粒子線、中性子線、および
陽子線ヲいう。このうち、本発明においてとくに好まな
いのは電子線である。
上記、選択的に薄い皮膜を形成するためには、下記の方
法が有効である。すなわち、電子線照射を行なう際、真
空雰囲気中に適当な有機ガスを微小量混入させ、基体表
面に吸着物または析出物全形成せしめる。
上記有機ガスとは、容易に気化される有機物質によるも
のならとくに制限はされない。が比較的低分子量の炭化
水嵩によるそれがとくに好ましい。
前記第１の工程により基体表面には選択的に薄い皮膜が
形成される。この際、電子線の照射音は基体として使用
する材質により適当に設定する必要がある。
つぎに本発明の第２の工程として、上記第１の工程を経
た基体上に、基体と反応する物質を蒸着する。その際基
体と蒸着物質との組み合せによっては蒸着中基体を加熱
することが好ましい。
微細／（ターンを明確に作成するために必要に応じて蒸
着処理後基本を加熱する。
上記蒸着後加熱処理は基体および蒸着物質の材質によっ
て異なり、蒸着物質と基板との反応が低温で進行すると
き程処理温度は低温でよい。
本発明で使用される基体は）ξターンを形成したい物質
と反応する物質であれば何でも使用できる。
たとえば、Ｓ　ｔ、　Ｇｅ、　ＧａＡ、ｓ等の半導体、
Ｃｕ。
Ａｔ、Ｆｅ、Ｎｉ、Ｃｏ、Ａｕ、Ｓｎ、Ｐｂ。
Ｍ　ｏ　、　Ｗ、　Ｖ等の金属およびこれらの合金、あ
るいはガラス、雲母、カーボン、セラミック等の無機物
、ポリマー等の有機物が使用される。
本発明で使用される蒸着物質は、基体と反応する物質で
あり、基体との組合わせにより種々の材料が用いられる
。
本発明の方法によシ微細／ｅターンが形成される理由は
明確でないが、下記のように考えられる。
すなわち、第１の工程で基体表面に形成された析出物、
吸着物、その他変質などによる表面皮膜＝　１− が、第λの工程で形成される蒸着物質と、基体との反応
を阻止する。従って、蒸着された物質のうち第１の工程
において薄い皮膜が形成されていない部分で、蒸着物質
が基体と反応し基体中に拡散してゆくが、薄い皮膜が形
成された部分の蒸着物質は基体と反応せず、その部分に
そのま＼留まるか、またはその部分で結晶成長を起こす
。その結果、第１の工程で形成された薄い皮膜に沿って
蒸着物質の極微細パターンが形成される。
実施例 次に本発明を実施例により、さらに詳細に説明するが、
本発明は下記実施例に限定されるものではない。
基体としてシリコンウェルを使用し、加速電圧３０ｋｖ
、電流ＩＯμμＡ、ビーム径約ｊｏ）、、ｔｙ）電子線
にてｊμｍＸＸｊμｍの領域を／１０重量大□で箱状に
５分間走査しながら照射した。電子線が別の走査線に移
る際にはビームを遮蔽した。
次に、上記シリコンウェハ上に基体温度を３０００とし
てＮｉをｊＯＡ蒸着した後、走査型電子顕微鏡で表面観
察しながら、基体を加熱した。ここに、走査型亀子顕微
鏡のに中耕気油回転ポンプと油拡散ポンプの組み合せで
行なった。２６０°Ｃで上記電子ビーム照射部にｌｊＯ
八周へで約ｇ。
Ａ巾の線から成るＮｉの縞状のパターンが観察された。
このときＮｉは、電子４１ｉ！全走査していない部分に
線を形成していた。
さらにこの基板を加熱してゆくとＮｉＱ線巾は次第に狭
くなってゆき、ｔｊｏ　０ｃでＮｉは全く観察されなく
なり、かわって新たな反応物質による超微細パターンが
観察された。
〔発明の効果〕
本発明の方法により基体上に基体と反応する物質の非常
に微細なパターンを高精度で形成することができる。
特許出願人　　富士写真フィルム株式会社　７一

Claims (5)

    【特許請求の範囲】
  1. （１）基体上にエネルギー線を選択的に照射し、しかる
    後、該基体上に該基体との反応性を有する物質を蒸着処
    理することを特徴とする超微細パターンの形成方法。
  2. （２）蒸着処理後に基体を加熱処理することを特徴とす
    る特許請求の範囲第（１）項記載の超微細パターンの形
    成方法。
  3. （３）蒸着処理中に基体を加熱処理することを特徴とす
    る特許請求の範囲第（１）項記載の超微細パターンの形
    成方法。
  4. （４）エネルギー線が電子線であることを特徴とする特
    許請求の範囲第（１）項記載の超微細パターンの形成方
    法。
  5. （５）有機ガスを微小量含む減圧雰囲気下において電子
    線照射を行なうことを特徴とする特許請求の範囲第（４
    ）項記載の超微細パターンの形成方法。
JP59236393A 1984-11-09 1984-11-09 超微細パタ−ンの形成方法 Pending JPS61114243A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59236393A JPS61114243A (ja) 1984-11-09 1984-11-09 超微細パタ−ンの形成方法
US06/796,124 US4626315A (en) 1984-11-09 1985-11-08 Process of forming ultrafine pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59236393A JPS61114243A (ja) 1984-11-09 1984-11-09 超微細パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS61114243A true JPS61114243A (ja) 1986-05-31

Family

ID=17000100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59236393A Pending JPS61114243A (ja) 1984-11-09 1984-11-09 超微細パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS61114243A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199042A (ja) * 1987-10-13 1989-04-17 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50134649A (ja) * 1974-04-10 1975-10-24
JPS53137671A (en) * 1977-05-03 1978-12-01 Thomson Csf Electron beam lithographic method capable of improving sensitivity of masking resin and mask obtained thereby
JPS56104437A (en) * 1980-01-24 1981-08-20 Hitachi Ltd Formation of pattern
JPS57180129A (en) * 1981-04-27 1982-11-06 Rockwell International Corp Method and device for forming polymerized resist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50134649A (ja) * 1974-04-10 1975-10-24
JPS53137671A (en) * 1977-05-03 1978-12-01 Thomson Csf Electron beam lithographic method capable of improving sensitivity of masking resin and mask obtained thereby
JPS56104437A (en) * 1980-01-24 1981-08-20 Hitachi Ltd Formation of pattern
JPS57180129A (en) * 1981-04-27 1982-11-06 Rockwell International Corp Method and device for forming polymerized resist

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199042A (ja) * 1987-10-13 1989-04-17 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法

Similar Documents

Publication Publication Date Title
JPS6141762A (ja) 超微細パタ−ンの形成法
JPH02504444A (ja) 集中イオンビームを使用する金属化学蒸着用の選択エリア核および成長方法
JPH0116308B2 (ja)
JPS582022A (ja) 薄膜形成方法
JPS61114243A (ja) 超微細パタ−ンの形成方法
US6344082B1 (en) Fabrication method of Si nanocrystals
EP0757362A1 (de) Röntgenstrahlendurchlässiges Schichtmaterial, Verfahren zu seiner Herstellung sowie deren Verwendung
JPS6326349A (ja) 立方晶窒化硼素被膜の形成方法
Stepanov et al. Interaction of high-power laser pulses with glasses containing implanted metallic nanoparticles
JPS637092B2 (ja)
JPH0663087B2 (ja) 窒化チタン膜の形成方法
DE3874165T2 (de) Verfahren zur herstellung einer diamantschicht.
JPH0726197B2 (ja) 薄膜形成方法及びその装置
Daum On the structure of chemisorbed sulfur overlayers on Ni (100)
Korotaev et al. Equipment and methods of surface modification of the microstructure and properties of metals by adsorption assisted ion implantation
JP2603919B2 (ja) 立方晶系窒化ホウ素の結晶粒を含む窒化ホウ素膜の作製方法
JPH04346651A (ja) メタライジング法
JPS63206387A (ja) ダイヤモンド薄膜の作製方法
Richman et al. Field ion microscopy of carbides of tungsten formed externally and in situ
JPH01215965A (ja) ＴｉＮ膜の製造方法
Lamontagne et al. Amorphization of c‐Si by the sputter deposition of Au studied by x‐ray photoelectron diffraction
JPH02138457A (ja) ＢＳｉＮ薄膜の形成方法
JPS63262457A (ja) 窒化ホウ素膜の作製方法
JPH0745706B2 (ja) 窒化チタン薄膜の形成方法
JPH0466682A (ja) アルミニウムのエッチング法