JPS61113769A - 導体および半導体表面上へのタングステン蒸着の選択性を向上させる方法 - Google Patents

導体および半導体表面上へのタングステン蒸着の選択性を向上させる方法

Info

Publication number
JPS61113769A
JPS61113769A JP60243017A JP24301785A JPS61113769A JP S61113769 A JPS61113769 A JP S61113769A JP 60243017 A JP60243017 A JP 60243017A JP 24301785 A JP24301785 A JP 24301785A JP S61113769 A JPS61113769 A JP S61113769A
Authority
JP
Japan
Prior art keywords
substrate
solution
tungsten
chlorine
halogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60243017A
Other languages
English (en)
Other versions
JPS6149388B2 (ja
Inventor
ロバート・ウインストン・ストール
マイケル・リスレイ・マツクローリー
ロナルド・ハーベイ・ウイルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS61113769A publication Critical patent/JPS61113769A/ja
Publication of JPS6149388B2 publication Critical patent/JPS6149388B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発  明  の  背  日 本発明は、基板上にタングステン金属被膜を形成づる技
術に関するものである。更に詳しく言えば本発明は、パ
ターン形成済み基板の導体および半導体表面上にタング
ステン金属被膜を選択的に形成する方法に関する。
固体回路部品の開発に当っては、集積回路中の素子の寸
法を縮小し、それによって動作速度を上昇させようとす
る傾向が続いている。シリコンウェーハのごとき基板上
における素子の寸法が縮小するのに伴い、導体や半導体
間に存在する絶縁層同士の間隔は次第に小さくなり、ま
た横方向の寸法はシリコン表面に垂直な方向の寸法に近
付いて行く。その結果、要素の密集を可能にして所要の
高密度を達成するためには急勾配の側面が必要とされる
。かかる急勾配の側面は引続いて導体で被覆することが
困難であり、また陥入した表面は引続いて設置した層の
食刻を困難にする。
このような密集状態のシリコンウェーハ上における導電
性被膜の形成に改良を施す必要があることは認められて
いる。上記の問題を解消する方法の1つは、導体および
半導体表面上に金属を選択的に生成させることである。
かかる表面上にタングステンを化学蒸着することは、上
記目的の達成に適した方法であると言える。六フッ化タ
ングステンとシリコンとの反応は本来選択的なものであ
るが、最終的には蒸着されたタングステン被膜がシリコ
ンの全面を被覆してしまうために自己制限的であり、従
って厚さ100〜400オンゲスト1−1−ムのタング
ステン被膜しか1qることがでさない。より厚いタング
ステン被膜を形成するためには、水素を用いて六フッ化
タングステンを還元すると共に、不要の個所におけるタ
ングステンの付着を防止するための手段を講じなければ
ならない。
導体および半導体表面上に厚いタングステン被膜を選択
的に生成させようとする場合には、絶縁体表面Fにおけ
るタングステンの成長を防止することが問題であった。
このことは、サラスワット(3araswat )等の
著書「セレクテイブCVD −オブ・タングステン・フ
ォー・VLSIテクノロジー(3elective  
CVD  of Tungsten for VLS 
I  Teohnoloay ) J  (スタン7t
−ト大学、1984年5月)中に記載されている。化学
蒸着法を使用する場合において上記の問題に特に関係を
有する現象は、導体表面上に厚さ約1000オングスト
ロームのタングステンが生成した後において絶縁体表面
上にタングステンの核生成および成長が起こることであ
る。また、タングステン蒸着の選択性は湿度、圧力およ
び反応体濃度をはじめとする数多くの作業条件に依存す
ることが判明している。従って、あらゆる作業条件の下
でタングステン蒸着の選択性を向上させることが望まし
いわけである。
発  明  の  概  要 本発明によれば、基板の導体および半導体表面上にタン
グステンを蒸着する際の選択性を向上させる方法が提供
される。かかる方法は、基板をフッ化水素溶液に接触さ
せ、上記基板から実質的に全てのフッ化水素溶液を除去
し、次いで塩素および臭素から成る群より選ばれたハロ
ゲンを含有するハロゲン含有溶液に上記基板を接触させ
る諸工程を含んでいる。本発明によればまた、基板の導
体および半導体表面上にi oooオングストローム以
上のタングステン金属を選択的に蒸着する方法も提供さ
れる。かかる方法は、上記基板の表面をフッ化水素溶液
に接触させ、上記基板から実質的に全てのフッ化水素溶
液を除去し、塩素および臭素から成る群より選ばれたハ
ロゲンを含有するハロゲン含有溶液に上記基板を接触さ
せ、次いで六フッ化タングステンと水素との気体混合物
を使用しながら200〜350℃の温度下でタングステ
ンを蒸着する諸工程を含んでいる。
発  明  の  目  的 本発明の目的の1つは、絶縁体表面上におけるタングス
テンの核生成および成長を阻止することにある。
また、蒸着のためのあらゆる作業条件下において導体お
よび半導体表面上へのタングステン蒸着の選択性を向上
させることも本発明の目的の1つr:ある。
更にまた、パターン形成済み基板の半導体および導体表
面上に厚さ1000オングストロ一ム以上のタングステ
ンをjハ択的に蒸着し得るような方法を提供することも
本発明の目的の1つである。
本発明のその他の目的は、以下の詳細な説明を読むこと
によって自から明らかとなろう。
発明の詳細な説明 絶縁体表面上におけるタングステンの成長を阻止するた
めの本発明方法は、本質的に基板表面の前処理法である
。かかる基板としては、導体および(または)半導体表
面を含6ようなものが適当である。上記の導体表面とし
ては、たとえば白金、モリブデン、チタン、タングステ
ン、タンタルなど並びにそれらの混合物のような金属も
しくはそれらの合金によって形成されたものが適当であ
る。
その他の適当な導体としては、ケイ化タングステン、ケ
イ化モリブデン、ケイ化チタン、ケイ化タンタル、ケイ
化白金などのごとき還移金属のケイ化物が挙げられる。
上記の半導体表面としては、シリコンによって形成され
たものが適当である。
かかる方法は、上記の基板が選択的なタングステン蒸着
の所望されるパターン形成済みの半導体表面を含むよう
な場合に顕著な利点を示す。
本明細書中で使用される「絶縁体」という用語は、窒化
シリコン(Si2 N4 ) 、オキシ窒化シリコン(
SLx NY 02 ) 13よび酸化シリコンを指す
なオ酸化シリコンとは、二酸化シリコン(Si O2)
ばかりでなく、1:2からずれたsi : O比を示す
ようなシリコン過多またはシリコン欠乏状態の[二酸化
シリコンJをも含んでいる。かかる酸化シリコンは、シ
リコンのプラズマ蒸着または低圧化学蒸着およびシリコ
ンの酸素酸化または熱酸化によって得られるものである
。SL osの化学m論比からのずれを表現することは
困難であるため、このような酸化シリコンは屈折率の値
によって特性表示されるのが通例である。水用IIII
S中で使用される「絶縁体」という用語の範囲内には、
1.45〜1.51の屈折率を有する酸化シリコンが含
まれる。オキシ窒化シリコンおよび窒化シリコンちまた
、屈折率の値によって特性表示することができる。しか
しながら、「絶縁体」という用語の範囲内には、屈折率
の値にかかわらず全ての窒化シリコンおよびオキシ窒化
シリコンが含まれるのである。最も好適な基板は、集積
回路を作製するために使用されるパターン形成済みのシ
リコンウェーハである。かかるウェーハ上の絶縁体表面
は二酸化シリコンによって形成され、また半導体表面は
く多結晶質または単結晶の)シリコンによって形成され
ているのが通例である。
導体および半導体表面上にタングステンを蒸着する際の
選択性を向上させるためには、先ず基板がフッ化水素溶
液に接触させられる。その目的は、導体および半導体上
に存在する全ての酸化物をフッ化水素と反応さけ、それ
によって真の導体および半導体表面を露出させることに
ある。酸化物の除去を達成するためには、フッ化水素溶
液の濃度は約0.05〜50(重量)%の範囲内にあれ
ばよい。このようなフッ化水素処理を行う温度は、約0
〜約45℃の範囲内にあることが好ましい。
フッ化水素は、導体表面から酸化物が除去された後に基
板から絶縁体材料を腐食除去することかある。それ故、
絶縁体材料の損失を最少銀に抑えるためには、約0.5
〜2(重量)%という希薄な    1′)フッ化水素
溶液を室温下で使用することが好ましい。また、フッ化
水素に対する基板の暴露時間を10〜60秒の範囲内に
制限することが好ましく、とりわけ20〜30秒の暴露
時間が最も好ましい。
フッ化水素溶液との接触は、水、好ましくは脱イオン水
を用いて基板を水洗することによって終了させることが
できる。脱イオン水による基板の水洗は、フッ化水素と
の中和反応によって残5I塩が生成するのを防止するた
めに役立つ。かかる水洗は、導体および半導体上におけ
る酸化物の再生成を防止するため、水および空気へのa
置時間を最小にしながら実施することが好ましい。ずな
わら、好適な水洗時間は約5〜30秒である。多段水洗
は水どの接触時間を短縮するのに役立つことがある。所
望ならば、以後の処理に先立って基板を乾燥することも
できる。しかしながら、導体および半導体表面上におけ
る酸化物層の再生成が問題となる場合には、これが望ま
しくないこともある。なお、ハロゲン含有溶液が水性の
ものである場合には、ハロゲン含有溶液に対する基板の
暴露と同時に上記の水洗を実施することもできる。
上記の基板からフッ化水素溶液が除去された後、絶縁体
表面は塩素および臭素から成る群より選ばれたハロゲン
を含有するハロゲン含有溶液に暴露される。
かかるハロゲン含有溶液は、適当な塩素または臭素含有
物質が溶解状態に保たれざえすれば、水溶液であっても
有機溶液であってもよい。適当な塩素または臭素含有物
質としては、塩素ガス、塩化水素、臭素ガス、臭化水素
、および塩素化または臭素化炭化水素(好ましくは1〜
6の炭素原子数)が挙げられる。かかる塩素化または臭
素化炭化水素としては、塩化メチレン、臭化メチレン、
塩化エチレン、塩化プロピレン、四塩化炭素、塩化n〜
ブチル、臭化ブチル、クロロホルムなどが挙げられる。
これらの塩素化または臭素化炭化水素は単独でハロゲン
含有溶液として使用することもできるし、あるいはそれ
らを溶解する他の有機溶媒で希釈することもできる。
かかるハロゲン含有溶液に対する基板表面の暴露は0〜
200℃の範囲内の温度下で行うことが好ましい。かか
る溶液への暴露時間は約1〜30分の範囲内にあること
が好ましい。また、かかる溶液中にJ5ける塩素または
臭素含有物質の濃度は溶媒を基準として約0.1〜10
0(!li吊)%の範囲内にあることが好ましい。水溶
液の場合、晟ム好適な濃度は溶媒を基準として約5〜4
0(車量)%の範囲内にある。
ハロゲン含有溶液への暴露が完了したならば、基板を洗
浄してハロゲン含有溶液を除去することが好ましい。臭
素または塩素含有物質が水性媒質中に存在する場合には
、基板洗浄用の好適な液体は水であって、とりわけ脱イ
オン水の使用が最も好ましい。塩素または臭素含有物質
が有機溶媒中に存在する場合には、水洗あるいはそれら
の物質を溶解する有機溶媒を用いた洗浄によってそれら
の物質を除去すればよい。かかる洗浄によって実質的に
全てのハロゲン含有溶液を除去した侵、基看 板を乾燥して洗浄液を除去することが好ましい。
そのためには、回転乾燥のごとき通常の方法を使用する
ことができる。乾燥後には、基板に対してタングステン
の蒸着を施す準備が整ったことになる。なお、導体およ
び半導体表面における酸化物の生成を防止するため、蒸
着は直ちに実施することが好ましい。
基板上へのタングステン蒸着は、タングステンの化学蒸
着用゛の任意適宜の装置において実施することができる
。タングステンを蒸着するための通常の方法ならば、あ
らゆる作業条件下で使用することがで、きる。すなわち
、導体および半導体表面上へのタングステン蒸着に際し
て本発明かもたらず選択性の向上は作業条件によって影
響されないのである。
タングステンを選択的に蒸着するための本発明方法は、
基板表面に対して上記のごとき前処理を施した後、六フ
フ化タングステンと水素との気体混合物を使用しながら
化学蒸着炉内においてタングステンを蒸着するというも
のである。水素による希釈“必要″′は・六7″化9″
グ2υ8還     、・:元して導体および半導体表
面上にタングステン蒸着をもたらすためである。上記の
気体混合物は、六フッ化タングステンおよび水素を1:
3ないし1:1000の比率で含有することが好ましい
炉の温度は約200〜350℃の範囲内にあり、また六
フッ化タングステンの流量は約0.1〜503CCMの
範囲内にあることが好ましい。このような範囲内にある
流mおよび気体混合物を使用すれば、厚さ1000オン
グストローム以上のタングステンが1時間以内に得られ
ることになる。
気体混合物中の水素濃度に応じて0.1〜10T or
rの圧力が得られるが、それに応じて蒸着時間も変化す
る。なお、早い蒸着速度を与えるような条件が好適であ
る。このような条件の下では、導体および半導体表面上
における厚さ1000オンゲス1へローム以上のタング
ステン金属被膜の選択的な形成が絶縁体表面上への蒸着
なしに達成されるのである。なお、好適な範囲内の温度
、流量および水素濃度を用いてタングステンを蒸着すれ
ば2000オングストロームもの被膜を選択的に形成す
ることが期待できる。
全てのタングステン金属を一度に蒸着する代りに、実質
的に全てのフッ化水素溶液を除去した後において導体お
よび半導体表面上にタングステン金属被膜を蒸着しても
よい。その場合には、タングステンと半導体表面との反
応が本来選択的であることに基づき、厚さ500オング
ストロームの被膜を得ることができる。このように薄い
タングステン被膜を蒸着した後、基板を塩素または臭素
イオンに暴露することによって表面処理を継続し、次い
で追加のタングステンを蒸着すればよい。
本発明の特定の実施の態様を説明するため、以下に実施
例を示す。これらの実施例により、本発明の範囲が記載
された実施の態様のみに限定されると解すべきではない
実施例 に 酸化シリコンから成る絶縁体表面および多結晶質シリコ
ンから成る半導体表面を含んだ加工済みのシリコンウェ
ーハを20秒間にわたって1%フフ化水素溶液に暴露し
、次いで脱イオン水による2回の水洗および回転乾燥を
施した。次に、かかるウェーハを5分間にわたって沸騰
濃塩酸(37,5%)中に浸漬し、次いで脱イオン水に
よる2回の水洗および回転乾燥を施した。約1/3To
rrの圧力下にある高温炉内にかかるウェーハを直らに
挿入し、そして六フッ化タングステンと水素との気体混
合物を約1時間にわたって炉内に流した。六フッ化タン
グステンと水素とのモル比は約1:5であった炉から取
出したところ、ウェーハの絶縁体表面上にはタングステ
ンの蒸着が全く見られなかったのに対し、半導体表面上
には厚さ1000オングストローム以上のタングステン
金属被膜が形成されていた。
実施例 2 厚さ4000オングストロームの二酸化シリコン層によ
って形成された絶縁体表面および二酸化シリコン層中に
設けられた直径80μmの穴を通して露出したシリコン
から成る半導体表面を含む1     シリコンウェー
ハを20秒間にわたって1%フッ)     化水素溶
液で処理し、次いで脱イオン水による2回の水洗および
回転乾燥を施した。処理済みのシリコンウェーハを約3
00℃に加熱した後、六フッ化タングステンと水素との
気体混合物の流れの中に置くことによって厚さ約500
オングストロームのタングステン被膜をウェーハ上に形
成した。
絶縁体表面上にはタングステンの生成が全く起こらなか
った。かかるシリコンウェーハを取出した後、5分間に
わたって沸I1g溌塩酸で処理し、脱イオン水を用いて
水洗し、乾燥し、それから約0゜5Torrの圧力下に
ある高温炉内に挿入した。炉内には六フッ化タングステ
ンと水素との気体混合物(モル比1:5)を約1時間に
わたって流した。
炉から取出したところ、絶縁体表面上にはタングステン
の生成が全く見られなかったのに対し、シリコン半導体
表面上には厚さ1000オンダストローム以上のタング
ステン被膜が形成されていた。
実施例 3 プラズマ蒸着によって生成された酸化シリコン(屈折率
=1.5)から成る絶縁体表面および多結晶質シリコン
から成る半導体表面を含んだ加工済みのシリコンウェー
ハを20秒間にわたって1    烏%フッ化水素溶液
に暴露し、次いで脱イオン水による2回の水洗および回
転乾燥を施した。次に、かかるウェーハを3分間にわた
って沸1]:411品酸(37,5%)中に浸漬し、次
いで脱イオン水による2回の水洗および回転乾燥を施し
た。かかるウェーハを直ちに高温炉内に挿入し、そして
約277℃の温度および約0.53TOrrの圧力下で
約90分間にねたり六フッ化タングステンと水素との気
体混合物を炉内に流した。六フフ化タングステンと水素
とのモル比は約に60であった。
炉から取出したところ、ウェーハの絶縁体表面上にはタ
ングステンの生成が全く見られなかったのに対し、半導
体表面上には厚さ1000オングストロ一ム以上のタン
グステン金属被膜が形成されていた。
実施例 4 プラズマ蒸着によって生成されたオキシ窒化シリコン(
屈折率=1.8)から成る絶縁体表面および多結晶質シ
リコンから成る半導体表面を含んだシリコンウェーハを
実施例3の場合と同様にして処理した。かかるウェーハ
を直ちに高温炉内に挿入し、そして実施例3の場合と同
様にしてタングステンの蒸着を行った。炉から取出した
ところ、ウェーハの絶縁体表面上にはタングステンの生
成が全く見られなかったのに対し、半導体表面上には厚
さ1000オングストロ一ム以上のタングステン金属被
膜が形成されていた。
実施例 5 プラズマ蒸着によって生成された窒化シリコン(屈折率
=1.99)から成る絶縁体表面および多結晶質シリコ
ンから成る半導体表面を含んだシリコンウェーハを実施
例3の場合と同様にして処理した。かかるウェーハを直
ちに高温炉内に挿入し、そして実施例3の場合と同様に
してタングステンの蒸着を行った。炉から取出したとこ
ろ、ウェーハの絶縁体表面上にはタングステンの生成が
全く見られなかったのに対し、半導体表面上には厚さ1
000オングストロ一ム以上のタングステン金属被膜が
形成されていた。
実施例 6 低圧化学蒸着によって生成された酸化シリコン(屈折率
=1.46)から成る絶縁体表面および多結晶質シリコ
ンから成る半導体表面を含んだシリコンウェーハを実施
例3の場合と同様にして処理した。かかるウェーハを直
ちに高温炉内に挿入し、そして実施例3の場合と同様に
してタングステン囚蒸着を行った。炉から取出したとこ
ろ、ウェーハの絶縁体表面上にはタングステンの生成が
全く見られなかったのに対し、半導体表面上には厚さ1
000オングストローム以上のタングステン金属被膜が
形成されていた。
実施例 7 二酸化シリコンから成る絶縁体表面および多結晶質シリ
コンから成る半導体表面を含んだ加工済みのシリ−コン
ウェーハを20秒間にわたって1%ノッ化水素溶液に暴
露し、次いで脱イオン水による2回の水洗および回転乾
燥を施した。次に、かかるつ1−ハを窄温下で塩化メチ
レン中に浸漬し、づ 次いで119イオン水による2回の水洗および回転乾燥
を施した。かかるウェーハを直ちに高温炉内に挿入し、
そして約290℃の温度下で約1時間にわたり六フッ化
タングステンと水素との気体混合物を炉内に流した。六
フッ化タングステンと水素とのモル比は約1=30であ
った。炉から取出したところ、ウェーハの絶縁体表面上
にはタングステンの生成が全く見られなかったのに対し
、半導体表面上には厚さ1000オングストローム以上
のタングステン金属被膜が形成されていた。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁体表面を含む基板の導体および半導体表面上へ
    の選択的なタングステン蒸着を向上させる方法において
    、(a)前記基板をフッ化水素溶液に接触させ、(b)
    前記基板から実費的に全ての前記フッ化水素溶液を除去
    し、(c)塩素および臭素から成る群より選ばれたハロ
    ゲンを含有するハロゲン含有溶液に前記基板を接触させ
    、次いで(d)前記基板から実質的に全ての前記ハロゲ
    ン含有溶液を除去する諸工程を含むことを特徴とする方
    法。 2、前記ハロゲン含有溶液が塩化水素、臭化水素、塩素
    ガス、臭素ガス、炭素原子数1〜6の塩素化炭化水素、
    および炭素原子数1〜6の臭素化炭化水素から成る群よ
    り選ばれた塩素または臭素含有物質の溶液である特許請
    求の範囲第1項記載の方法。 3、前記ハロゲン含有溶液が塩素含有溶液である特許請
    求の範囲第2項記載の方法。 4、前記基板が、二酸化シリコン、窒化シリコンおよび
    オキシ窒化シリコンから成る群より選ばれた1者によっ
    て形成された絶縁体表面を含む特許請求の範囲第3項記
    載の方法。 5、前記基板がパターン形成済みのシリコンウェーハで
    ある特許請求の範囲第4項記載の方法。 6、前記フッ化水素溶液のフッ化水素濃度が水性溶媒を
    基準として約0.05〜50(重量)%の範囲内にある
    特許請求の範囲第5項記載の方法。 7、前記フッ化水素溶液が脱イオン水を用いた水洗によ
    つて除去される特許請求の範囲第2項記載の方法。 8、前記塩素含有溶液が塩素ガスおよび塩化水素から成
    る群より選ばれた塩素含有物質の水溶液である特許請求
    の範囲第3項記載の方法。 9、前記塩素含有溶液が塩化メチレン、塩化エチレン、
    四塩化炭素、塩化プロピレン、塩化n−ブチル、クロロ
    ホルム、塩化水素および塩素ガスから成る群より選ばれ
    た塩素含有物質の有機溶液である特許請求の範囲第3項
    記載の方法。 10、前記水溶液の塩素含有物質濃度が約0. 5〜50(重量)%の範囲内にある特許請求の範囲第8
    項記載の方法。 11、前記水溶液の温度が約0〜200℃の範囲内にあ
    る特許請求の範囲第10項記載の方法。 12、前記塩素含有溶液が脱イオン水を用いた水洗によ
    つて除去される特許請求の範囲第8項記載の方法。 13、前記基板から実質的に全ての前記フッ化水素溶液
    を除去した後に厚さ約500オングストロームのタング
    ステンを蒸着する工程が追加包含される特許請求の範囲
    第2項記載の方法。 14、絶縁体表面を含む基板の導体および半導体表面上
    に1000オングストローム以上のタングステン金属を
    選択的に蒸着する方法において、(a)前記基板の表面
    をフッ化水素溶液に接触させ、(b)実質的に全ての前
    記フッ化水素溶液を除去し、(c)塩素および臭素から
    成る群より選ばれたハロゲンを含有するハロゲン含有溶
    液に前記基板を接触させ、(d)前記基板の表面から実
    質的に全ての前記ハロゲン含有溶液を除去し、次いで(
    e)六フッ化タングステンと水素との気体混合物を、約
    200〜350℃の範囲内の温度下で、前記基板上に付
    置する諸工程を含むことを特徴とする方法。 15、前記ハロゲン含有溶液が塩化水素、臭化水素、塩
    素ガス、臭素ガス、炭素原子数1〜6の塩素化炭化水素
    、および炭素原子数1〜6の臭素化炭化水素から成る群
    より選ばれた塩素または臭素含有物質の溶液である特許
    請求の範囲第14項記載の方法。 16、前記気体混合物が水素および六フッ化タングステ
    ンを約3:1ないし1000:1の比率で含有し、かつ
    六フッ化タングステンの流量が約0.1〜50sccm
    の範囲内にある特許請求の範囲第15項記載の方法。 17、タングステンの蒸着が約225〜325℃の範囲
    内の温度下で行われる特許請求の範囲第15項記載の方
    法。 18、前記基板が、二酸化シリコン、窒化シリコンおよ
    びオキシ窒化シリコンのいずれかによつて形成された絶
    縁体表面を含む特許請求の範囲第15項記載の方法。 19、前記基板がパターン形成済みのシリコンウェーハ
    である特許請求の範囲第18項記載の方法。 20、前記基板から実質的に全ての前記フッ化水素溶液
    を除去した後に、タングステンを前記基板上に厚さ約5
    00オングストロームで蒸着する工程が追加包含される
    特許請求の範囲第15項記載の方法。
JP60243017A 1984-11-05 1985-10-31 導体および半導体表面上へのタングステン蒸着の選択性を向上させる方法 Granted JPS61113769A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US668454 1984-11-05
US06/668,454 US4552783A (en) 1984-11-05 1984-11-05 Enhancing the selectivity of tungsten deposition on conductor and semiconductor surfaces

Publications (2)

Publication Number Publication Date
JPS61113769A true JPS61113769A (ja) 1986-05-31
JPS6149388B2 JPS6149388B2 (ja) 1986-10-29

Family

ID=24682373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60243017A Granted JPS61113769A (ja) 1984-11-05 1985-10-31 導体および半導体表面上へのタングステン蒸着の選択性を向上させる方法

Country Status (3)

Country Link
US (1) US4552783A (ja)
JP (1) JPS61113769A (ja)
DE (1) DE3538328A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347364A (ja) * 1986-08-15 1988-02-29 Nippon Telegr & Teleph Corp <Ntt> 化学的気相成長法およびその装置
JPS6360281A (ja) * 1986-08-29 1988-03-16 Fujitsu Ltd 気相成長方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699801A (en) * 1985-02-28 1987-10-13 Kabuskiki Kaisha Toshiba Semiconductor device
US4741928A (en) * 1985-12-27 1988-05-03 General Electric Company Method for selective deposition of tungsten by chemical vapor deposition onto metal and semiconductor surfaces
JPS62216224A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd タングステンの選択成長方法
US4849377A (en) * 1986-05-27 1989-07-18 General Electric Company Active area planarization with self-aligned contacts
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US4751101A (en) * 1987-04-30 1988-06-14 International Business Machines Corporation Low stress tungsten films by silicon reduction of WF6
US5071788A (en) * 1988-02-18 1991-12-10 International Business Machines Corporation Method for depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US5212400A (en) * 1988-02-18 1993-05-18 International Business Machines Corporation Method of depositing tungsten on silicon in a non-self-limiting CVD process and semiconductor device manufactured thereby
US4998152A (en) * 1988-03-22 1991-03-05 International Business Machines Corporation Thin film transistor
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US4931102A (en) * 1988-09-01 1990-06-05 Eaton Corporation Metal cleaning process
JPH04120732A (ja) * 1990-09-12 1992-04-21 Hitachi Ltd 固体素子及びその製造方法
US5261966A (en) * 1991-01-28 1993-11-16 Kabushiki Kaisha Toshiba Method of cleaning semiconductor wafers using mixer containing a bundle of gas permeable hollow yarns
US5633201A (en) * 1992-11-30 1997-05-27 Hyundai Electronics Industries, Co., Ltd. Method for forming tungsten plugs in contact holes of a semiconductor device
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6828683B2 (en) 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6248704B1 (en) 1999-05-03 2001-06-19 Ekc Technology, Inc. Compositions for cleaning organic and plasma etched residues for semiconductors devices
KR100671359B1 (ko) * 1999-07-26 2007-01-22 동경 엘렉트론 주식회사 반도체 장치의 제조 방법 및 그 제조 장치
US7067414B1 (en) 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
USD669437S1 (en) 2011-01-06 2012-10-23 Wilson Jr Robert M Insulator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2151127C3 (de) * 1970-12-16 1981-04-16 International Business Machines Corp., 10504 Armonk, N.Y. Verfahren zum Abscheiden eines Metallisierungsmusters und seine Anwendung
US3988256A (en) * 1974-04-03 1976-10-26 Allied Chemical Corporation Photoresist stripper rinse
US4075367A (en) * 1976-03-18 1978-02-21 Ncr Corporation Semiconductor processing of silicon nitride
US4159917A (en) * 1977-05-27 1979-07-03 Eastman Kodak Company Method for use in the manufacture of semiconductor devices
US4264374A (en) * 1978-09-25 1981-04-28 International Business Machines Corporation Cleaning process for p-type silicon surface
JPS55158275A (en) * 1979-05-28 1980-12-09 Hitachi Ltd Corrosion preventing method for al and al alloy
US4426311A (en) * 1980-07-07 1984-01-17 Allied Corporation Methylene chloride-methane sulfonic acid stripping compositions and methods for using same
JPS5776833A (en) * 1980-09-04 1982-05-14 Applied Materials Inc Heat resistant metal depositing method and product thereof
US4404235A (en) * 1981-02-23 1983-09-13 Rca Corporation Method for improving adhesion of metal film on a dielectric surface
US4349408A (en) * 1981-03-26 1982-09-14 Rca Corporation Method of depositing a refractory metal on a semiconductor substrate
US4380490A (en) * 1981-03-27 1983-04-19 Bell Telephone Laboratories, Incorporated Method of preparing semiconductor surfaces
US4517225A (en) * 1983-05-02 1985-05-14 Signetics Corporation Method for manufacturing an electrical interconnection by selective tungsten deposition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6347364A (ja) * 1986-08-15 1988-02-29 Nippon Telegr & Teleph Corp <Ntt> 化学的気相成長法およびその装置
JPH0414188B2 (ja) * 1986-08-15 1992-03-12 Nippon Telegraph & Telephone
JPS6360281A (ja) * 1986-08-29 1988-03-16 Fujitsu Ltd 気相成長方法

Also Published As

Publication number Publication date
DE3538328C2 (ja) 1987-05-27
JPS6149388B2 (ja) 1986-10-29
DE3538328A1 (de) 1986-05-07
US4552783A (en) 1985-11-12

Similar Documents

Publication Publication Date Title
JPS61113769A (ja) 導体および半導体表面上へのタングステン蒸着の選択性を向上させる方法
US5670421A (en) Process for forming multilayer wiring
JP6995997B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び基板処理方法
JPH0922896A (ja) 金属膜の選択的形成方法
JP3297291B2 (ja) 半導体装置の製造方法
US5704986A (en) Semiconductor substrate dry cleaning method
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
US6692580B2 (en) Method of cleaning a dual damascene structure
JPS62502757A (ja) パタ−ン化されたアルミニウム層を有するデバイスの製造方法
EP1368825B1 (en) Ruthenium silicide processing methods
KR100278958B1 (ko) 텅스텐 실리사이드막의 형성 방법, 반도체 장치의 제조 방법 및반도체 웨이퍼 처리 장치
JP2004533712A (ja) ケイ化ルテニウムのウェットエッチング
JPH06349791A (ja) 薄膜形成方法
JPH0959685A (ja) 半導体装置の洗浄に使用される洗浄液及びこれを用いた洗浄方法
JPH05182925A (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP4559565B2 (ja) 金属配線の形成方法
JP3287042B2 (ja) 半導体装置の製造方法
JPH03173125A (ja) 半導体装置の製造方法
TW472309B (en) Method to prevent corrosion of a conductor structure
JP2003332264A (ja) 半導体装置の製造方法およびそれに用いられる成膜装置
JP3239475B2 (ja) 半導体装置の製造方法
JP3251195B2 (ja) 半導体装置の製造方法
JPH0497517A (ja) 半導体装置の製造方法
JP2000068257A (ja) 電子デバイスの製造方法
JPH1116859A (ja) 選択cvd方法