JPS61113345A - Ｆｓｋ変調回路 - Google Patents
Ｆｓｋ変調回路Info
- Publication number
- JPS61113345A JPS61113345A JP23588084A JP23588084A JPS61113345A JP S61113345 A JPS61113345 A JP S61113345A JP 23588084 A JP23588084 A JP 23588084A JP 23588084 A JP23588084 A JP 23588084A JP S61113345 A JPS61113345 A JP S61113345A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- signal
- voltage
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/12—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、周波数シンセサイザを用いた可変送信周波数
のＦ Ｓ Ｋ変調回路に関するものである。
のＦ Ｓ Ｋ変調回路に関するものである。
【従来の技術ｌ
この種の回路構成としては、第１図にみられるものが知
られている。すなわち、Ｂ、Ｐ、Ｓ信号など、ＤＣ成分
を含まないデータ信号１がバッファ２を介してローパス
フィルタ（ＬＰＦ）３に入力され、帯域制限をうけ、レ
ベル調節装置４でレベルの調整をうけた後、バッファ５
に入力され、ここで、後述するローパスフィルタ（Ｌ
Ｐ Ｆ ） １６を経由した信号Ｖｔ１７と合わ仕て電
圧制御発振器（ＶＣＯ）６に入り、その発振した出力信
号をバンドパスフィルタ（Ｂ、Ｐ、Ｆ）８で、予め決定
された周波数帯の信号に制限し、アンプ９を介して出力
信号１Ｇとして取り出されるのである。 この場合、分岐器７を介しで分岐されＩこ信号の一部は
プリスケーラ１１に入り、その周波数を１／Ｎに分周さ
れ、プログラマブルデバイダ１２において、予め与えら
れた分周比データにて分周される。 例えば、上記分周比データが分周比１／ｍをとる時、上
記デバイダ１２の出力信号は（１／Ｎ ） ／ＩＩＩに
分周される。そして、次の位相検波器１５では、上記出
力信号を基準発撮画１４の出力である発振信号の基準周
波数と比較・検波し、上述のように、ローパスフィルタ
１６を介して、積分した制御ｉｌｌ電圧信号１７（Ｖｔ
）を得るのである。 このよ−うな構成では、データ１を加えていない時、レ
ベル調節装＠４からは、何の信号も出力されていないの
で、電圧制御発掘器６は分岐器７゜プリスケーラ１１．
プログラマブルデバイダ１２．基準発１辰器１４１位相
検波器１５．ローパスフィルタ１Ｇ。 バッファ５からなるＰＬＬ回路の動作によって、Ｖｔな
る値を持つ制御電圧１７をうける。しかして、ｆαなる
周波数で、安定した発振を行っている。 このような状態において、ＢＰＳなどＤＣ成分を含まな
いデータ信号１をバッファ２を介してローパスフィルタ
３に送る時、レベル調節装置４を出た信号は制御電圧Ｖ
ｔに重畳され、電圧制御発振器６に入力される。上記電
圧制御発振器６の発掘出力信号は、制御電圧Ｖｔの電圧
値Ｖｔαによる発掘周波数ｆαに対してデータ信号１で
変調がなされ、データ信号１のレベルに応じた周波数偏
位が発生する。これが、分岐器７．ＢＰＦ８．アンプ９
を通して出力信号１０として取り出されるのである。な
お、ＬＰＦｌＧは、データ信号１にによって、変調され
た出力信号１０の送信周波数が変化しないような定数に
設計される。出力信号１０の送信周波数は分周比データ
１３にて設定されるので、分周比データ１３によって７
０グラマプルデバイダ１２の分周比を変化させると、位
相検波器１５に入力するプログラマブルデバイダ１２の
出力周波数が変化して、位相検波器１５の他方の入力で
ある基準発振器１４の出力信号との位相がずれ、ＬＰＦ
ｌＧを通じ、バッフ１５を介して電圧制御発振器Ｇに入
力する制ｔｉｔ電圧ｙｔが変化する。このことから、Ｐ
ＬＬ回路では、電圧制御発掘器６の発掘周波数が基準発
掘器１４の発振周波数と同一になる時に、ＦＳＫ変調回
路の送信周波数が分周比データ１３によって可変である
ことがわかる。 【技術的課題】 このように、従来のＦＳＫ変調回路は構成されているか
ら、電圧制御発掘器Ｇの制御電圧Ｖｔと発振周波数ｆと
の関係が比例していない場合、次のような欠点を生じる
。すなわち、第３図にみられるように、電圧制御発振器
６のＶｔ−ｆの特性線図では、ｆｌ、ｆ、はそれぞれ分
周比データ１３によって決定される電圧制御発掘器６の
発振周波数範囲の中、必要な周波数帯の下限周波数およ
び上限周波数を示しており、■ｔ１．Ｖｊｚはその時の
バッファ５を通して電圧制御発振器６に入力される制御
電圧であるが、ＰＬＬ回路ではプログラマブルデバイダ
１２に与える分周比データ１３によって電圧制御発掘器
６の発振周波数ｆｆｆｉｆ、となるようにし、その時の
ｔｌｄＪ ｔｅｌ電圧Ｖｊｓに±Ｖｄなる振幅を持つデ
ータ信号１を重畳しているので、電圧制御発掘器６の出
力は「、に対し±ｆｄ３の周波数偏位を持つ信号となる
。同様に分周比データ１３を変え、電圧制御発掘器６の
発振周波数ｆがｆ４となるようにし、データ信号１を重
畳して電圧制御発掘器６に与えれば、ｆ４に対して±ｆ
ｄ、の周波数偏位を持つ信号となる。このように、同じ
１辰幅を持つデータ１を入力しても、出力１０の周波数
偏位は異ったものとなるのである。
られている。すなわち、Ｂ、Ｐ、Ｓ信号など、ＤＣ成分
を含まないデータ信号１がバッファ２を介してローパス
フィルタ（ＬＰＦ）３に入力され、帯域制限をうけ、レ
ベル調節装置４でレベルの調整をうけた後、バッファ５
に入力され、ここで、後述するローパスフィルタ（Ｌ
Ｐ Ｆ ） １６を経由した信号Ｖｔ１７と合わ仕て電
圧制御発振器（ＶＣＯ）６に入り、その発振した出力信
号をバンドパスフィルタ（Ｂ、Ｐ、Ｆ）８で、予め決定
された周波数帯の信号に制限し、アンプ９を介して出力
信号１Ｇとして取り出されるのである。 この場合、分岐器７を介しで分岐されＩこ信号の一部は
プリスケーラ１１に入り、その周波数を１／Ｎに分周さ
れ、プログラマブルデバイダ１２において、予め与えら
れた分周比データにて分周される。 例えば、上記分周比データが分周比１／ｍをとる時、上
記デバイダ１２の出力信号は（１／Ｎ ） ／ＩＩＩに
分周される。そして、次の位相検波器１５では、上記出
力信号を基準発撮画１４の出力である発振信号の基準周
波数と比較・検波し、上述のように、ローパスフィルタ
１６を介して、積分した制御ｉｌｌ電圧信号１７（Ｖｔ
）を得るのである。 このよ−うな構成では、データ１を加えていない時、レ
ベル調節装＠４からは、何の信号も出力されていないの
で、電圧制御発掘器６は分岐器７゜プリスケーラ１１．
プログラマブルデバイダ１２．基準発１辰器１４１位相
検波器１５．ローパスフィルタ１Ｇ。 バッファ５からなるＰＬＬ回路の動作によって、Ｖｔな
る値を持つ制御電圧１７をうける。しかして、ｆαなる
周波数で、安定した発振を行っている。 このような状態において、ＢＰＳなどＤＣ成分を含まな
いデータ信号１をバッファ２を介してローパスフィルタ
３に送る時、レベル調節装置４を出た信号は制御電圧Ｖ
ｔに重畳され、電圧制御発振器６に入力される。上記電
圧制御発振器６の発掘出力信号は、制御電圧Ｖｔの電圧
値Ｖｔαによる発掘周波数ｆαに対してデータ信号１で
変調がなされ、データ信号１のレベルに応じた周波数偏
位が発生する。これが、分岐器７．ＢＰＦ８．アンプ９
を通して出力信号１０として取り出されるのである。な
お、ＬＰＦｌＧは、データ信号１にによって、変調され
た出力信号１０の送信周波数が変化しないような定数に
設計される。出力信号１０の送信周波数は分周比データ
１３にて設定されるので、分周比データ１３によって７
０グラマプルデバイダ１２の分周比を変化させると、位
相検波器１５に入力するプログラマブルデバイダ１２の
出力周波数が変化して、位相検波器１５の他方の入力で
ある基準発振器１４の出力信号との位相がずれ、ＬＰＦ
ｌＧを通じ、バッフ１５を介して電圧制御発振器Ｇに入
力する制ｔｉｔ電圧ｙｔが変化する。このことから、Ｐ
ＬＬ回路では、電圧制御発掘器６の発掘周波数が基準発
掘器１４の発振周波数と同一になる時に、ＦＳＫ変調回
路の送信周波数が分周比データ１３によって可変である
ことがわかる。 【技術的課題】 このように、従来のＦＳＫ変調回路は構成されているか
ら、電圧制御発掘器Ｇの制御電圧Ｖｔと発振周波数ｆと
の関係が比例していない場合、次のような欠点を生じる
。すなわち、第３図にみられるように、電圧制御発振器
６のＶｔ−ｆの特性線図では、ｆｌ、ｆ、はそれぞれ分
周比データ１３によって決定される電圧制御発掘器６の
発振周波数範囲の中、必要な周波数帯の下限周波数およ
び上限周波数を示しており、■ｔ１．Ｖｊｚはその時の
バッファ５を通して電圧制御発振器６に入力される制御
電圧であるが、ＰＬＬ回路ではプログラマブルデバイダ
１２に与える分周比データ１３によって電圧制御発掘器
６の発振周波数ｆｆｆｉｆ、となるようにし、その時の
ｔｌｄＪ ｔｅｌ電圧Ｖｊｓに±Ｖｄなる振幅を持つデ
ータ信号１を重畳しているので、電圧制御発掘器６の出
力は「、に対し±ｆｄ３の周波数偏位を持つ信号となる
。同様に分周比データ１３を変え、電圧制御発掘器６の
発振周波数ｆがｆ４となるようにし、データ信号１を重
畳して電圧制御発掘器６に与えれば、ｆ４に対して±ｆ
ｄ、の周波数偏位を持つ信号となる。このように、同じ
１辰幅を持つデータ１を入力しても、出力１０の周波数
偏位は異ったものとなるのである。
本発明は、上記事情にもとづいてなされたもので、電圧
制御発振器のＶｔ〜ｆ特性に応じたデー′りのレベルを
自動的に調整することにより、出力信号の周波ｔａ位を
一定に保つようにしたＦＳＫ変調回路を提供しようとす
るものである。 【発明の技術的構成１ この目的のため、本発明は周波数シンセサイザと電圧制
御発振器とを備えて、上記電圧制御発掘器にてＢＰＳな
どのデータを変調するものにおいて、上記電圧制御発振
器の出力の一部を受信復調する周波数シンセサイザを用
いたＦＭ復調手段と、データ信号のレベルを制御する電
圧制御ＡＴＴとを備え、前記Ｆ Ｍ復調手段の検波出力
のレベルを、上記電圧制御ＡＴＴにフイ、−ドパツクす
るようにしたことを特徴とするものである。 ［実 施 例１ 以下、本発明の一実施例を第２図を参照して具体的に説
明する。なお、上記実施例において、データ信号１８．
バッファ１９． ＬＰＦ２０．バッファ２２゜電圧制御
発掘器２３１分岐器２４． Ｂ Ｐ Ｆ ２５．アンプ
２６、出力信号２７．プリスケーラ２９．プログラマブ
ルデバイダ３０．分周比データ３１．基準発掘器３２゜
位相検波器３３． ＬＰＦ３４．制御電圧３５（Ｖｔ）
は前述の従来の構成および信号と同一であるから、図に
示すだけで説明を省略する。そして、この実施例では、
分岐器２４とブリスケ〜う２９との間に、別の分岐器２
８を設けて電圧制御発掘器２３の出力信号の一部を取り
出し、混合器３６に入力するのである。この混合器３Ｇ
には、別設の電圧制御発振器４０からの信号が入力され
ており、ここでミキシングされて、ＢＰＦ３７を通過し
、ＦＭ検波器３８で検波された後、その検波出力は整流
回路４８で整流され、制御電圧信号３９ （Ｖ Ａ丁Ｔ
）として、ＬＰＦ２０とバッファ２２との間に設けた電
圧制御ＡＴＴ２１に入力される。上記電圧制御発振器４
０への制御電圧４Ｇは、上記電圧制御発振器４０を含む
ＰＬＬ回路の中で構成される。すなわち、上記電圧制御
発振器４０の出力はプリスケーラ４１にて分周され、プ
ログラマブルデバイダ４２で、ここに与えられる分周比
デ１ −夕４７により分周され、位相検波器４４にお
いて、基準電圧発振器４３の信号と比較・検波され、Ｌ
ＰＦ４５を介してフィードバックされるのである。 このような構成では、電圧制御発掘器４０は、制御電圧
４６が■ｔｔａなる値のときにｆａなる周波数によって
発掘しており、その出力は混合器３Ｇとプリスケーラ４
１に入力しているので、プリスケーラにて１／′Ｘに分
周され、分周比データ４７で決定される分周比でプログ
ラマブルデバイダ４２で分周され、位相検波器４４で、
その位相差に応じた検波出力として取出され、ＬＰＦ４
５で積分される。すなわら、電圧制御発（辰器４０の発
振周波数は、分周比データ３１をある値だけオフセット
した分周比データ４１により設定されるのである。換言
すれば、分周比データ４１を、混合器３６の出力が常時
、同じ周波数ｆＭとなるように、電圧制御発振器２３の
発振周波数と電圧制御発振器４０の発振周波数の差分だ
け、オフセットするのである。 しかして、混合器３６の出力はｆＭを通過域とする狭帯
域のＢＰＦ３７を通し、検波器３Ｂに入力される。電圧
制御発振器２３から出力されて分岐器２４ 、
、：２８により分岐された信号はデータ１８により
ＦＳＫ変調されているから、つまり、検波器３８に入力
した信号は、ＦＳＫ変調をうけているから、上記検波器
３８は入力した信号の周波数偏位量に応じて検波出力す
る。これは、整流回路４８にて整流された後、制御電圧
ＡＴＴ３９として電圧制御ＡＴＴ２１に入力される。上
記電圧制御ＡＴＴ２１は、例えば、電圧制御発振器２３
が、第３図においてＶｔ−ｆ特性を持つ場合、検波器３
８が入力した信号の周波数偏位量の増大にともない、制
御電圧ＶＡＴＴが増加するならば、制御電圧ＶＡＴＴの
増加にともない減衰量を増加する特性を持っており、デ
ータ信号１８のレベルを調整し、出力信号２７の周波数
隔位が電圧制御発振器２３のＶｔ−ｆ特性にかかわらず
一定にするのである。 【発明の効果１ 本発明は以上詳述したようになり、データ信号のレベル
を自助的に調整できるようにしたので、電圧制御発振器
の制御Ｉ電圧〜発撮周波数の特性にかかわらず、出力信
号の周波数偏位を一定に保つことができるという効果が
得られる。
制御発振器のＶｔ〜ｆ特性に応じたデー′りのレベルを
自動的に調整することにより、出力信号の周波ｔａ位を
一定に保つようにしたＦＳＫ変調回路を提供しようとす
るものである。 【発明の技術的構成１ この目的のため、本発明は周波数シンセサイザと電圧制
御発振器とを備えて、上記電圧制御発掘器にてＢＰＳな
どのデータを変調するものにおいて、上記電圧制御発振
器の出力の一部を受信復調する周波数シンセサイザを用
いたＦＭ復調手段と、データ信号のレベルを制御する電
圧制御ＡＴＴとを備え、前記Ｆ Ｍ復調手段の検波出力
のレベルを、上記電圧制御ＡＴＴにフイ、−ドパツクす
るようにしたことを特徴とするものである。 ［実 施 例１ 以下、本発明の一実施例を第２図を参照して具体的に説
明する。なお、上記実施例において、データ信号１８．
バッファ１９． ＬＰＦ２０．バッファ２２゜電圧制御
発掘器２３１分岐器２４． Ｂ Ｐ Ｆ ２５．アンプ
２６、出力信号２７．プリスケーラ２９．プログラマブ
ルデバイダ３０．分周比データ３１．基準発掘器３２゜
位相検波器３３． ＬＰＦ３４．制御電圧３５（Ｖｔ）
は前述の従来の構成および信号と同一であるから、図に
示すだけで説明を省略する。そして、この実施例では、
分岐器２４とブリスケ〜う２９との間に、別の分岐器２
８を設けて電圧制御発掘器２３の出力信号の一部を取り
出し、混合器３６に入力するのである。この混合器３Ｇ
には、別設の電圧制御発振器４０からの信号が入力され
ており、ここでミキシングされて、ＢＰＦ３７を通過し
、ＦＭ検波器３８で検波された後、その検波出力は整流
回路４８で整流され、制御電圧信号３９ （Ｖ Ａ丁Ｔ
）として、ＬＰＦ２０とバッファ２２との間に設けた電
圧制御ＡＴＴ２１に入力される。上記電圧制御発振器４
０への制御電圧４Ｇは、上記電圧制御発振器４０を含む
ＰＬＬ回路の中で構成される。すなわち、上記電圧制御
発振器４０の出力はプリスケーラ４１にて分周され、プ
ログラマブルデバイダ４２で、ここに与えられる分周比
デ１ −夕４７により分周され、位相検波器４４にお
いて、基準電圧発振器４３の信号と比較・検波され、Ｌ
ＰＦ４５を介してフィードバックされるのである。 このような構成では、電圧制御発掘器４０は、制御電圧
４６が■ｔｔａなる値のときにｆａなる周波数によって
発掘しており、その出力は混合器３Ｇとプリスケーラ４
１に入力しているので、プリスケーラにて１／′Ｘに分
周され、分周比データ４７で決定される分周比でプログ
ラマブルデバイダ４２で分周され、位相検波器４４で、
その位相差に応じた検波出力として取出され、ＬＰＦ４
５で積分される。すなわら、電圧制御発（辰器４０の発
振周波数は、分周比データ３１をある値だけオフセット
した分周比データ４１により設定されるのである。換言
すれば、分周比データ４１を、混合器３６の出力が常時
、同じ周波数ｆＭとなるように、電圧制御発振器２３の
発振周波数と電圧制御発振器４０の発振周波数の差分だ
け、オフセットするのである。 しかして、混合器３６の出力はｆＭを通過域とする狭帯
域のＢＰＦ３７を通し、検波器３Ｂに入力される。電圧
制御発振器２３から出力されて分岐器２４ 、
、：２８により分岐された信号はデータ１８により
ＦＳＫ変調されているから、つまり、検波器３８に入力
した信号は、ＦＳＫ変調をうけているから、上記検波器
３８は入力した信号の周波数偏位量に応じて検波出力す
る。これは、整流回路４８にて整流された後、制御電圧
ＡＴＴ３９として電圧制御ＡＴＴ２１に入力される。上
記電圧制御ＡＴＴ２１は、例えば、電圧制御発振器２３
が、第３図においてＶｔ−ｆ特性を持つ場合、検波器３
８が入力した信号の周波数偏位量の増大にともない、制
御電圧ＶＡＴＴが増加するならば、制御電圧ＶＡＴＴの
増加にともない減衰量を増加する特性を持っており、デ
ータ信号１８のレベルを調整し、出力信号２７の周波数
隔位が電圧制御発振器２３のＶｔ−ｆ特性にかかわらず
一定にするのである。 【発明の効果１ 本発明は以上詳述したようになり、データ信号のレベル
を自助的に調整できるようにしたので、電圧制御発振器
の制御Ｉ電圧〜発撮周波数の特性にかかわらず、出力信
号の周波数偏位を一定に保つことができるという効果が
得られる。
第１図は従来例のブロック図、第２図は本発明の一実施
例を示すブロック図、第３図はＦＳＫ変調回路の■ＣＯ
が持つ制御電圧〜発振周波数特性図である。 １８・・・データ信号、１９・・・バッファ、２０・・
・ＬＰＦ。 ２１・・・電圧制御ＡＴＴ１２２・・・バッファ、２３
・・・電圧制御発掘器、２４・・・分岐器、２５・・・
ＢＰＦ、２Ｇ・・・アンプ、２γ・・・出力信号、２８
・・・分岐器、２９・・・プリスケーラ、３０・・・プ
ログラマブルデバイダ、３１・・・分周比データ、３２
・・・基準発振器、３３・・・位相検波器、３４・・・
ＬＰＦ、３５・・・制御電圧■ｔ、３６・・・混合器、
３７・・・ＢＰＦ、３８・・・ＦＭ検波器、３９・・・
制御＃電圧ＶＡＴＴ、４０・・・電圧制御発掘器、４１
・・・プリスケーラ、４２・・・プログラマブルデバイ
ダ、４３・・・蓼準発振器、４４・・・位相検波器、４
５−Ｌ Ｐ Ｆ、４ Ｇ−・・制御ｔ１７１圧Ｖｔｔ、
４７−９ 同化７’ −夕、４８・・・整流回路。 米ユ６り ｖＬ３Ｖ工４ う豐２９
例を示すブロック図、第３図はＦＳＫ変調回路の■ＣＯ
が持つ制御電圧〜発振周波数特性図である。 １８・・・データ信号、１９・・・バッファ、２０・・
・ＬＰＦ。 ２１・・・電圧制御ＡＴＴ１２２・・・バッファ、２３
・・・電圧制御発掘器、２４・・・分岐器、２５・・・
ＢＰＦ、２Ｇ・・・アンプ、２γ・・・出力信号、２８
・・・分岐器、２９・・・プリスケーラ、３０・・・プ
ログラマブルデバイダ、３１・・・分周比データ、３２
・・・基準発振器、３３・・・位相検波器、３４・・・
ＬＰＦ、３５・・・制御電圧■ｔ、３６・・・混合器、
３７・・・ＢＰＦ、３８・・・ＦＭ検波器、３９・・・
制御＃電圧ＶＡＴＴ、４０・・・電圧制御発掘器、４１
・・・プリスケーラ、４２・・・プログラマブルデバイ
ダ、４３・・・蓼準発振器、４４・・・位相検波器、４
５−Ｌ Ｐ Ｆ、４ Ｇ−・・制御ｔ１７１圧Ｖｔｔ、
４７−９ 同化７’ −夕、４８・・・整流回路。 米ユ６り ｖＬ３Ｖ工４ う豐２９
Claims (1)
- 周波数シンセサイザと電圧制御発振器とを備えて、上記
電圧制御発振器にてＢＰＳなどのデータを変調するもの
において、上記電圧制御発振器の出力の一部を受信復調
する周波数シンセサイザを用いたＦＭ復調手段と、デー
タ信号のレベルを制御する電圧制御ＡＴＴとを備え、前
記ＦＭ復調手段の検波出力のレベルを、上記電圧制御Ａ
ＴＴにフィードバックするようにしたことを特徴とする
ＦＳＫ変調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23588084A JPS61113345A (ja) | 1984-11-07 | 1984-11-07 | Ｆｓｋ変調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23588084A JPS61113345A (ja) | 1984-11-07 | 1984-11-07 | Ｆｓｋ変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61113345A true JPS61113345A (ja) | 1986-05-31 |
Family
ID=16992607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23588084A Pending JPS61113345A (ja) | 1984-11-07 | 1984-11-07 | Ｆｓｋ変調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61113345A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994447B2 (en) | 2006-08-29 | 2011-08-09 | Idec Corporation | Push button switch device |
-
1984
- 1984-11-07 JP JP23588084A patent/JPS61113345A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994447B2 (en) | 2006-08-29 | 2011-08-09 | Idec Corporation | Push button switch device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| KR970055561A (ko) | 반응 시간이 제어 가능한 위상 동기 루프 | |
| EP0944172A3 (en) | Phase-locked loop for generating an output signal in two or more frequency ranges | |
| CA2010176A1 (en) | Tuner station selecting apparatus | |
| US4683445A (en) | Synchronization method for deriving a reference signal from a pilot frequency | |
| US4993048A (en) | Self-clocking system | |
| JP2001506067A (ja) | 周波数変調器ならびに周波数変調器を内蔵した送信機および送受信機 | |
| JPS6224974B2 (ja) | ||
| EP0209754A2 (en) | Two-part synthesizer modulation system using a reference phase modulator | |
| JPS61113345A (ja) | Ｆｓｋ変調回路 | |
| US7349672B2 (en) | Digital signal transceiver | |
| JPS61128629A (ja) | Ｐｌｌ変調器 | |
| KR100419427B1 (ko) | 무선통신시스템에서의전압제어발진기의주파수조정방법 | |
| JPH0644203Y2 (ja) | Ｄｃｐ装置用送信機 | |
| JP2990535B2 (ja) | 無線送受信機の自動周波数制御方式 | |
| JPS61135227A (ja) | フエイズロツクドル−プ発振器 | |
| KR960007404B1 (ko) | 저속 데이타 변조가 가능한 주파수 편이 변조 회로 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| US5204746A (en) | Method and apparatus for frequency modulating a phase locked loop with video information | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPH07260923A (ja) | レーダ装置用送信源 | |
| KR960027347A (ko) | 이득 제어 기능을 갖는 광대역 위상동기루프(pll) 주파수 합성기 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| GB2160037A (en) | Phase locked loop circuits |