JPS61113285A - 光起電力素子の製造方法 - Google Patents
光起電力素子の製造方法Info
- Publication number
- JPS61113285A JPS61113285A JP59235583A JP23558384A JPS61113285A JP S61113285 A JPS61113285 A JP S61113285A JP 59235583 A JP59235583 A JP 59235583A JP 23558384 A JP23558384 A JP 23558384A JP S61113285 A JPS61113285 A JP S61113285A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal electrode
- transparent conductive
- etching
- screen printing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000005530 etching Methods 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000007650 screen-printing Methods 0.000 abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 6
- 239000011248 coating agent Substances 0.000 abstract description 6
- 238000000576 coating method Methods 0.000 abstract description 6
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 239000004020 conductor Substances 0.000 abstract description 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 abstract 2
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
- H01L31/042—PV modules or arrays of single PV cells
- H01L31/0445—PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
- H01L31/046—PV modules composed of a plurality of thin film solar cells deposited on the same substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Sustainable Development (AREA)
- Engineering & Computer Science (AREA)
- Sustainable Energy (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、透明絶縁基板上に積層された透明導電膜、半
導体薄膜、金属電極膜からなる領域の複数が形成され、
各領域が相互に接続される光起電力素子の製造方法に関
する。
導体薄膜、金属電極膜からなる領域の複数が形成され、
各領域が相互に接続される光起電力素子の製造方法に関
する。
複数領域からなる光起電力素子の製造の際、透明導電膜
、半導体薄膜、金属電極膜のパターンを形成するために
は、通常それらの膜を全面に被着したのち、それぞれス
クリーン印刷あるいはフォトプロセスによりレジストの
パターンを設け、エツチングしてパターニングする。し
かし、透明導電膜のパターンを形成し、その上に例えば
アモルファスシリコン膜のような半導体薄膜(以下a−
5i膜と記す)を成長させエツチングによりパターニン
グする場合、あろいはa−3t膜のパターンの上にさら
に金属電極膜を蒸着、積層してエツチングによりパター
ニングする場合、a −5L膜または金属電極膜の膜厚
や膜質のばらつきが大きいときにはエツチング時間が長
くなり、エツチング液のガスや湿式金属エツチング時に
発生する水素により透明導電膜が還元あるいは腐食され
る現象が起こりやすい。
、半導体薄膜、金属電極膜のパターンを形成するために
は、通常それらの膜を全面に被着したのち、それぞれス
クリーン印刷あるいはフォトプロセスによりレジストの
パターンを設け、エツチングしてパターニングする。し
かし、透明導電膜のパターンを形成し、その上に例えば
アモルファスシリコン膜のような半導体薄膜(以下a−
5i膜と記す)を成長させエツチングによりパターニン
グする場合、あろいはa−3t膜のパターンの上にさら
に金属電極膜を蒸着、積層してエツチングによりパター
ニングする場合、a −5L膜または金属電極膜の膜厚
や膜質のばらつきが大きいときにはエツチング時間が長
くなり、エツチング液のガスや湿式金属エツチング時に
発生する水素により透明導電膜が還元あるいは腐食され
る現象が起こりやすい。
本発明は、このような長いエツチング時間のために起こ
る透明導電膜の損傷を防止できる光起電力素子の製造方
法を提供することを目的とする。
る透明導電膜の損傷を防止できる光起電力素子の製造方
法を提供することを目的とする。
本発明によれば、a −St@あるいは金属電極膜の領
域形成の際a −31膜なるいは金属電極膜をそれぞれ
マスクを用いて所定の領域よりやや大きい領域に選択的
に被着したのち、所定の領域を露出させてレジスト膜を
被着し、エツチングすることによってそれぞれ選択エツ
チング時間を短くすることができ、上記の百的が達成さ
れる。
域形成の際a −31膜なるいは金属電極膜をそれぞれ
マスクを用いて所定の領域よりやや大きい領域に選択的
に被着したのち、所定の領域を露出させてレジスト膜を
被着し、エツチングすることによってそれぞれ選択エツ
チング時間を短くすることができ、上記の百的が達成さ
れる。
第1図fat〜(flは本発明の一実施例を示し、a図
に示すようにガラスあるいはボリミイド樹脂などからな
る透明絶縁基板1の上に1ToまたはSnO雪の様な透
明導電材料からなる膜2の複数の領域をマスクを用いた
選択蒸着あるいは全面蒸着後、スクリーン印刷あるいは
フォトプロセスによる選択エツチングにより部分的に形
成する0次いでb図に示すようにa−3L膜3の複数の
領域をマスクを用いて選択成長させる。0図においては
a −5t膜3の縁部31をスクリーン印刷またはフォ
トプロセスによるレジスト被覆により選択エツチングし
、所定のa−5l膜パターンを形成する0次いでd図に
示すようにa−3l膜3を覆うように金属電極膜4の複
数領域をマスクを用いて選択蒸着する。さらに0図に示
すように金属電極膜4の縁部41をスクリーン印刷また
はフォトプロセスによるレジスト被覆により選択エツチ
ングして所定の金属電極パターンを形成し、f図に示す
ようにその上を樹脂保護層5で被覆する。a−5ill
の選択成長の場合はパターンの寸法精度が±0.5−で
あるから、brJ!Jニ#+t4 a−51WX3は所
定(Dパター7より0゜51以上だけ張り出した寸法の
マスクを用いて選択成長させる。また金属膜の選択蒸着
の場合はパターンの寸法精度が±0.3−であるから、
d図における金属電極膜4は所定のパターンより0.3
m−以上だけ張り出した寸法のマスクを用いて選択蒸着
する。しかしいずれの場合も余裕寸法ができるだけ小さ
い方が選択エツチングの時間を短くする上に有効である
。 【発明の効果] 本発明は、透明絶縁基板上に形成された複数の透明!極
の上にa −Si膜および金属電極膜を積層しそれぞれ
パターニングする際に、マスクをもちいて膜を選択被着
の後スクリーン印刷またはフォトプロセスによって被覆
されたレジスト膜の開口部のエツチングを併用すること
によりエツチング時間を短縮し、エツチング液ガスある
いは金属エツチング時に発生する水素による透明導電膜
の還元、腐食を未然に防止できる効果が生ずる。
に示すようにガラスあるいはボリミイド樹脂などからな
る透明絶縁基板1の上に1ToまたはSnO雪の様な透
明導電材料からなる膜2の複数の領域をマスクを用いた
選択蒸着あるいは全面蒸着後、スクリーン印刷あるいは
フォトプロセスによる選択エツチングにより部分的に形
成する0次いでb図に示すようにa−3L膜3の複数の
領域をマスクを用いて選択成長させる。0図においては
a −5t膜3の縁部31をスクリーン印刷またはフォ
トプロセスによるレジスト被覆により選択エツチングし
、所定のa−5l膜パターンを形成する0次いでd図に
示すようにa−3l膜3を覆うように金属電極膜4の複
数領域をマスクを用いて選択蒸着する。さらに0図に示
すように金属電極膜4の縁部41をスクリーン印刷また
はフォトプロセスによるレジスト被覆により選択エツチ
ングして所定の金属電極パターンを形成し、f図に示す
ようにその上を樹脂保護層5で被覆する。a−5ill
の選択成長の場合はパターンの寸法精度が±0.5−で
あるから、brJ!Jニ#+t4 a−51WX3は所
定(Dパター7より0゜51以上だけ張り出した寸法の
マスクを用いて選択成長させる。また金属膜の選択蒸着
の場合はパターンの寸法精度が±0.3−であるから、
d図における金属電極膜4は所定のパターンより0.3
m−以上だけ張り出した寸法のマスクを用いて選択蒸着
する。しかしいずれの場合も余裕寸法ができるだけ小さ
い方が選択エツチングの時間を短くする上に有効である
。 【発明の効果] 本発明は、透明絶縁基板上に形成された複数の透明!極
の上にa −Si膜および金属電極膜を積層しそれぞれ
パターニングする際に、マスクをもちいて膜を選択被着
の後スクリーン印刷またはフォトプロセスによって被覆
されたレジスト膜の開口部のエツチングを併用すること
によりエツチング時間を短縮し、エツチング液ガスある
いは金属エツチング時に発生する水素による透明導電膜
の還元、腐食を未然に防止できる効果が生ずる。
第1図は本発明による光起電力素子の製造工程を順に示
す要部断面図である。 l:透明絶縁基板、2:透明導電膜、3:a−3l膜、
4:金属電極膜、31,41 :エッチング部。 第1図
す要部断面図である。 l:透明絶縁基板、2:透明導電膜、3:a−3l膜、
4:金属電極膜、31,41 :エッチング部。 第1図
Claims (1)
- 1)透明絶縁基板上に積層された透明導電膜、半導体薄
膜、金属電極膜からなる複数の領域を有し、各領域が相
互に接続された光起電力素子の製造方法において、半導
体薄膜あるいは金属電極膜の領域形成の際半導体薄膜あ
るいは金属電極膜をそれぞれマスクを用いて所定の領域
よりやや大きい領域に選択的に被着したのち、所定の領
域を露出させてレジスト膜を被着し、それぞれ選択エッ
チングすることを特徴とする光起電力素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59235583A JPS61113285A (ja) | 1984-11-08 | 1984-11-08 | 光起電力素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59235583A JPS61113285A (ja) | 1984-11-08 | 1984-11-08 | 光起電力素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61113285A true JPS61113285A (ja) | 1986-05-31 |
Family
ID=16988142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59235583A Pending JPS61113285A (ja) | 1984-11-08 | 1984-11-08 | 光起電力素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61113285A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02223924A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 表示パネルの製造方法 |
-
1984
- 1984-11-08 JP JP59235583A patent/JPS61113285A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02223924A (ja) * | 1989-02-27 | 1990-09-06 | Hitachi Ltd | 表示パネルの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6037005A (en) | Display substrate electrodes with auxiliary metal layers for enhanced conductivity | |
JPS54154289A (en) | Manufacture of thin-film transistor array | |
US4451554A (en) | Method of forming thin-film pattern | |
JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
JPH02138736A (ja) | 遮光性薄膜のエッチング方法 | |
US4502917A (en) | Process for forming patterned films | |
JPS61113285A (ja) | 光起電力素子の製造方法 | |
JP2759207B2 (ja) | 画素電極と薄膜トランジスタの形成方法 | |
EP0570928B1 (en) | Method of manufacturing thin film transistor panel | |
KR100778835B1 (ko) | 액정표시장치의 제조방법 | |
JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
JPH04240828A (ja) | 液晶表示装置及びその製造方法 | |
JPH022175A (ja) | 薄膜トランジスタ及びその製造方法 | |
JPS5680130A (en) | Manufacture of semiconductor device | |
JPS6325356B2 (ja) | ||
JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
JPH0234966A (ja) | アモルファス半導体薄膜上の金属電極のパターニング法 | |
JPH023926A (ja) | 配線の形成方法 | |
JPS6030101B2 (ja) | パタ−ン形成方法 | |
JPH03245528A (ja) | パターン形成方法 | |
JP2000068231A5 (ja) | ||
JPH0653922B2 (ja) | 金属膜のパタ−ン化方法 | |
JPS6072249A (ja) | 集積回路の製造方法 | |
JPS5573892A (en) | Pattern forming method for metal film | |
JPH07142951A (ja) | 弾性表面波デバイスの製造方法 |