JPS61112418A - Analog-digital converting circuit of television signal system - Google Patents
Analog-digital converting circuit of television signal systemInfo
- Publication number
- JPS61112418A JPS61112418A JP59233271A JP23327184A JPS61112418A JP S61112418 A JPS61112418 A JP S61112418A JP 59233271 A JP59233271 A JP 59233271A JP 23327184 A JP23327184 A JP 23327184A JP S61112418 A JPS61112418 A JP S61112418A
- Authority
- JP
- Japan
- Prior art keywords
- level
- signal
- black level
- difference
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はテレビジョン信号処理回路におけるA/D変換
回路に関するものでるる。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an A/D conversion circuit in a television signal processing circuit.
従来のこの種のA/D変換回路は、クランプ回路ならび
にクランプパルスの発生に必要な同期分離回路などがア
ナログで構成されていた。In a conventional A/D conversion circuit of this type, a clamp circuit and a synchronization separation circuit necessary for generating a clamp pulse were configured in an analog manner.
上記のようなA/D変換回路では、アナログで構成され
ているために、温度変化や外来ノイズなどでクランプレ
ベルやクランプ位相が変拗し、変換後のデジタル信号の
安定度という点で問題がめった。Since the A/D conversion circuit described above is constructed using analog circuits, the clamp level and clamp phase may change due to temperature changes or external noise, causing problems in terms of the stability of the digital signal after conversion. Rarely.
本発明は以上の点に鑑み、このような問題を解決−jべ
くなされtもので、その目的は簡単な構成によって安定
にアナログ信号をデジタル信号へ変換することができ、
高安定度なA/D変換を行うことができるテレビジョン
信号系のA/D変換回路を提供することにある。In view of the above points, the present invention has been made to solve such problems, and its purpose is to stably convert an analog signal into a digital signal with a simple configuration.
An object of the present invention is to provide an A/D conversion circuit for a television signal system that can perform highly stable A/D conversion.
このような目的を達成する九め、本発明に入力アナログ
信号のKfl成分を除去する直流成分除去手段と、この
直流成分除去手段によって得られたアナログ信号をデジ
タル信号に変換するアナログーテシタル変換手段と、こ
のアナログ−デジタル変換手段によって得られたデジタ
ル信号の黒レベルを検出する黒レベル検出手段と、予め
定められ次レベルと前記黒レベル検出手段から得られる
レベルとの追分を得る手段と、この手段によって得られ
た差分1−*配デジタル信号に加算し映像信号の黒レベ
ルを前記予め定められ九レベルに同定するレベル固定手
段と、このレベル固定手段によって得られる信号を予め
定められたレベルでクリップするクリップ手段と、この
クリップ手段によってクリップされた信号からクランプ
パルスを発生するクランプパルス発生手段とを備えてな
るようにし次ものでるる。Ninth to achieve such objects, the present invention provides DC component removal means for removing the Kfl component of an input analog signal, and analog-to-digital conversion means for converting the analog signal obtained by the DC component removal means into a digital signal. a black level detecting means for detecting the black level of the digital signal obtained by the analog-to-digital converting means; a means for obtaining a predetermined difference between the next level and the level obtained from the black level detecting means; level fixing means for adding the difference 1-* distribution digital signal obtained by the means to identify the black level of the video signal at the predetermined nine levels; The present invention comprises a clipping means for clipping, and a clamp pulse generation means for generating a clamp pulse from a signal clipped by the clipping means.
入力アナログ映像信号の直流成分を除去した後、A/D
変換器に加え、その変換時点での黒レベルの直流電位を
検出し、この検出電位を基準レベルから差し引いてA/
D変換器からのデジタル出力信号の黒レベルと予め設定
したレベルとの差分を得、その差分’r A/1)変換
器の出力に加算し、信号の黒レベルを予め定められたレ
ベルに固定して出力する。After removing the DC component of the input analog video signal, the A/D
In addition to the converter, the DC potential of the black level at the time of conversion is detected, and this detected potential is subtracted from the reference level to obtain the A/
Obtain the difference between the black level of the digital output signal from the D converter and a preset level, add that difference 'r A/1) to the output of the converter, and fix the black level of the signal to the preset level. and output it.
また、同期信号のみ全抽出し、この同期信号から黒レベ
ルの位相を示すパルスヲ発生させ、このパルスを上記黒
レベルの直流成分全検出する手段に戻して制御を行う。Further, only the synchronizing signal is fully extracted, a pulse indicating the phase of the black level is generated from this synchronizing signal, and this pulse is returned to the means for detecting all of the DC components of the black level for control.
〔実施例」 以下、図面に基づき本発明の実施例を詳細に説明する。〔Example" Embodiments of the present invention will be described in detail below based on the drawings.
図は本発明の一実施例を示すブロック図で、説明に必要
な部分のみを示す。The figure is a block diagram showing one embodiment of the present invention, and shows only the parts necessary for explanation.
図において、1はアナログ映像信号が印加される入力端
子、2はこの入力端子1からのアナログ映像信号の直流
成分を除去するコンデンサで、このコンデンサ2は入力
アナログ信号の直流成分を除去する手段を構成している
。3はこの手段によって得られたアナログ信号をデジタ
ル信号に変換するA/D変換器、4はこのA/D変換器
3によって得られたデジタル信号の黒レベルを検出する
手段である黒レベル検出器、5は予め定められたレベル
を発生する基準レベル発生器、6はこの基準レベル発生
器5の出力と上記黒レベル検出器4の出力を入力とする
加算器で、この加算器6は基準レベル発生器5と共に、
その基準レベル発生器5からの予め定められたレベルか
ら黒レベル検出器4で得られるレベルを差し引き、差分
を得る手段を構成している。7UA/D変換器3によっ
て得られ次デジタル信号に基準レベル発生器5および加
算器6で得られる差分を加算する加算器で、この加算器
7は上記レベルの差分を得る手段によって得られた差分
をデジタル信号に加算し映像信号の黒レベルを予め定め
られたレベルに固定する手段を構成している。In the figure, 1 is an input terminal to which an analog video signal is applied, 2 is a capacitor for removing the DC component of the analog video signal from this input terminal 1, and this capacitor 2 is a means for removing the DC component of the input analog signal. It consists of 3 is an A/D converter that converts the analog signal obtained by this means into a digital signal, and 4 is a black level detector that is a means for detecting the black level of the digital signal obtained by this A/D converter 3. , 5 is a reference level generator that generates a predetermined level, and 6 is an adder that receives the output of this reference level generator 5 and the output of the black level detector 4 as inputs. Together with the generator 5,
It constitutes means for subtracting the level obtained by the black level detector 4 from the predetermined level from the reference level generator 5 to obtain a difference. This adder adds the difference obtained by the reference level generator 5 and the adder 6 to the next digital signal obtained by the 7UA/D converter 3, and this adder 7 adds the difference obtained by the means for obtaining the level difference. is added to the digital signal to fix the black level of the video signal to a predetermined level.
8.9は上記固定する手段によって得られる信号を予め
定められたレベルでクリップする手段でるるクリップレ
ベル発生器およびクリップ回路、10はこのクリップレ
ベル発生器8とクリップ回路9により得られる同期信号
を用いて映像信号の黒レベルの位相を示すパルスを発生
する黒レベル位相検出パルス発生器で、この黒レベル位
相検出パルス発生器10は上記クリップする手段によっ
てクリップされた信号からクランプパルスを発生する手
段を構成している。11は映像信号から分離された同期
信号を出力する出力端子でるる。8.9 is a clip level generator and a clip circuit which are means for clipping the signal obtained by the fixing means at a predetermined level; 10 is a sync signal obtained by the clip level generator 8 and the clip circuit 9; This black level phase detection pulse generator 10 is a means for generating a clamp pulse from a signal clipped by the clipping means. It consists of Reference numeral 11 is an output terminal for outputting a synchronization signal separated from the video signal.
つぎにこの図に示す実施例の動作を説明する。Next, the operation of the embodiment shown in this figure will be explained.
まず、入力端子1に印加されたアナログ映像信号は直流
成分除去用コンデンサ2によって直流成分が除去され、
その出力はADD変換器3でデジタル信号に変換される
。そして、このA/D変換器3によって変換されたデジ
タル信号は加算器7に供給されると共に黒レベル検出器
4に入力し、その変換時点での黒レベルの直流電位はこ
の黒レベル検出器4より出力され、この出力を加算器6
によって基準レベル発生器5より得られる基準しベルか
ら差し引いて、A/D変換器3からのデジタル出力信号
の黒レベルと基準レベル発生器5エクの予め定められた
レベルとの差分が得られる。First, the DC component of the analog video signal applied to the input terminal 1 is removed by the DC component removal capacitor 2.
The output is converted into a digital signal by the ADD converter 3. The digital signal converted by this A/D converter 3 is supplied to an adder 7 and also input to a black level detector 4, and the DC potential of the black level at the time of conversion is detected by this black level detector 4. This output is sent to adder 6
By subtracting from the reference level obtained from the reference level generator 5, the difference between the black level of the digital output signal from the A/D converter 3 and the predetermined level of the reference level generator 5 is obtained.
つぎに、この7JO算器6に:つで得られた差分を力ロ
算器7によってA/D変換器3からのデジタル出力信号
に力Ω算することにより、信号の黒レベルは予め定めら
れたレベルに固定されて出力端子11に送出される。Next, the black level of the signal is determined in advance by multiplying the difference obtained by using the 7JO calculator 6 into the digital output signal from the A/D converter 3 by using the power Ω calculator 7. The signal is fixed at the level set and sent to the output terminal 11.
一方、クリップレベル発生器8およびクリップ回路9で
同lA信号のみが取り出さnる。その同期信号から黒レ
ベルの位相を示すパルスを黒レベル位相検出パルス発生
器10から発生させて、黒レベル検出器4へ戻して黒レ
ベルの直流電位の制御を行う。On the other hand, only the same IA signal is extracted by the clip level generator 8 and the clip circuit 9. From the synchronization signal, a pulse indicating the phase of the black level is generated from the black level phase detection pulse generator 10 and returned to the black level detector 4 to control the DC potential of the black level.
゛以上の説明から明らかなように、本発明によれば、複
雑な手段を用いることなく、クランプ回路および同期分
離回路をデジタル系で行うA/D変換回路全形成し九簡
単な構成によって、従来アナログ回路で構成されていた
クランプ回路お工び同期分離回路よりも、温度変化や外
来ノイズに対する安定度がはるかに高くなるため、高安
定度なA/D変換を行うことができるので、実用上の効
果は棲めて大である。As is clear from the above description, according to the present invention, the entire A/D conversion circuit is formed using a digital system, including the clamp circuit and the synchronous separation circuit, without using complicated means. It has much higher stability against temperature changes and external noise than the clamp circuit and synchronous isolation circuit that was constructed with analog circuits, so it is possible to perform highly stable A/D conversion, so it is practical. The effect is enormous.
図は本発明の一冥捲例を示すブロック図でろる。
2・書・e直流成分除去用コンデンサ、3・・・・A/
D変換器、4・・・・黒レベル検出器、5・・・・基準
レベル発生器、6.γ・・・・加算器、8・・・・クリ
ップレベル発生器、9・・・・クリップ回路、10・・
・・黒レベル位相検出パルス発生器。The figure is a block diagram showing one example of the present invention. 2. Book e Capacitor for DC component removal, 3...A/
D converter, 4...black level detector, 5...reference level generator, 6. γ...Adder, 8...Clip level generator, 9...Clip circuit, 10...
...Black level phase detection pulse generator.
Claims (1)
段と、この直流成分除去手段によつて得られたアナログ
信号をデジタル信号に変換するアナログ−デジタル変換
手段と、このアナログ−デジタル変換手段によつて得ら
れたデジタル信号の黒レベルを検出する黒レベル検出手
段と、予め定められたレベルと前記黒レベル検出手段か
ら得られるレベルとの差分を得る手段と、この手段によ
つて得られた差分を前記デジタル信号に加算し映像信号
の黒レベルを前記予め定められたレベルに固定するレベ
ル固定手段と、このレベル固定手段によつて得られる信
号を予め定められたレベルでクリップするクリップ手段
と、このクリップ手段によつてクリップされた信号から
クランプパルスを発生するクランプパルス発生手段とを
備えてなることを特徴とするテレビジョン信号系のA/
D変換回路。A DC component removing means for removing a DC component of an input analog signal; an analog-to-digital conversion means for converting the analog signal obtained by the DC component removing means into a digital signal; black level detection means for detecting the black level of the obtained digital signal; means for obtaining a difference between a predetermined level and the level obtained from the black level detection means; and a means for obtaining a difference obtained by the means. level fixing means for fixing the black level of the video signal at the predetermined level by adding it to the digital signal; clipping means for clipping the signal obtained by the level fixing means at the predetermined level; and a clamp pulse generating means for generating a clamp pulse from a signal clipped by the clipping means.
D conversion circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59233271A JPS61112418A (en) | 1984-11-07 | 1984-11-07 | Analog-digital converting circuit of television signal system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59233271A JPS61112418A (en) | 1984-11-07 | 1984-11-07 | Analog-digital converting circuit of television signal system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61112418A true JPS61112418A (en) | 1986-05-30 |
Family
ID=16952470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59233271A Pending JPS61112418A (en) | 1984-11-07 | 1984-11-07 | Analog-digital converting circuit of television signal system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61112418A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284486A (en) * | 1992-04-01 | 1993-10-29 | Mitsubishi Electric Corp | Video signal encoding/decoding device |
-
1984
- 1984-11-07 JP JP59233271A patent/JPS61112418A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284486A (en) * | 1992-04-01 | 1993-10-29 | Mitsubishi Electric Corp | Video signal encoding/decoding device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3047927B2 (en) | Video signal clamp circuit | |
KR890006087A (en) | Complex Signal Separation Circuit in Color Television Receiver | |
KR100277253B1 (en) | Digital video signal conversion method | |
KR860006903A (en) | Digital video signal peaking circuit | |
US5479556A (en) | Rotation control apparatus employing a comb filter and phase error detector | |
JPS61112418A (en) | Analog-digital converting circuit of television signal system | |
KR850003093A (en) | Analog-Digital Inverter | |
JPH0638663B2 (en) | Clock generation circuit for digital television signal processor | |
JP3125225B2 (en) | Digital / analog converter | |
JPS60194620A (en) | A/d converting method | |
JP3102024B2 (en) | D / A conversion method | |
JPH04916A (en) | Offset drift correcting device for a/d converter | |
JPS6468071A (en) | Video signal clamping circuit | |
JP3382453B2 (en) | Video signal processing device | |
KR0124993B1 (en) | Apparatus and method for correcting detection time error of horizontal sync. signal in sampied video signal | |
KR920004928B1 (en) | Apparatus to supply with the upper limit voltage of a/d converter | |
JPS63139492A (en) | Acc circuit | |
KR950000207Y1 (en) | Apparatus for detecting interleaved signal out of composite image signal | |
JPH03102974A (en) | Video signal processor | |
KR960003562B1 (en) | Demodulator system | |
JPH0237818A (en) | Signal generating circuit | |
JPH0121361Y2 (en) | ||
JPS59117870A (en) | Digital vertical synchronizing device | |
JPH07162705A (en) | Signal processor | |
JPH04103222A (en) | Analog/digital converter |