JPS61111046A - 受信装置 - Google Patents
受信装置Info
- Publication number
- JPS61111046A JPS61111046A JP23271284A JP23271284A JPS61111046A JP S61111046 A JPS61111046 A JP S61111046A JP 23271284 A JP23271284 A JP 23271284A JP 23271284 A JP23271284 A JP 23271284A JP S61111046 A JPS61111046 A JP S61111046A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- error
- phase
- error rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は受信装置に関し、特に誤り訂正符号を用いたデ
ィジタル通信方式に使用する受信装置に関する。
ィジタル通信方式に使用する受信装置に関する。
まず、誤り訂正符号を用いたディジタル通信方式に使用
する従来の受信装置の一般的な構成を説明する。
する従来の受信装置の一般的な構成を説明する。
かかる受信装置は、ディジタル信号で変調された入力信
号を入力し、その搬送波成分を再生して搬送波信号とし
て出力する搬送波再生器と、入力信号および再生された
搬送波信号を入力し、搬送波信号の位相を基準として入
力信号を復調しベースバンド信号として出力する復調器
と、このベースバンド信号を識別再生する判別器と、そ
の出力である再生信号の符号誤りを検出し訂正して出力
信号として出力する誤り訂正器とを備えている。
号を入力し、その搬送波成分を再生して搬送波信号とし
て出力する搬送波再生器と、入力信号および再生された
搬送波信号を入力し、搬送波信号の位相を基準として入
力信号を復調しベースバンド信号として出力する復調器
と、このベースバンド信号を識別再生する判別器と、そ
の出力である再生信号の符号誤りを検出し訂正して出力
信号として出力する誤り訂正器とを備えている。
誤り訂正器は、符号誤りを検出したとき、容易に外部に
取り出すことのできる誤りパルスを発生するものが多い
。また、このような＃Ａシパルスの取り出しが容易では
ないときは、誤り訂正器に排他的論理和回路（以下ＥＸ
−ＯＲ回路と略記するを付加し、誤り訂正器への入力信
号を分岐して適当な遅延時間の遅延回路を経てＥＸ−０
８回路の入力端子の一つに入力し、誤り訂正器の出力信
号を分岐してＥＸ−ＯＲ回路の他の入力端子に入力する
ことによ＃）ＥＸ−ＯＲ回路の出力として誤りパルスを
得ることができるように構成して、いずれの場合も誤り
訂正器から符号誤）の検出ごとに誤り パルスを出力す
ることができる。
取り出すことのできる誤りパルスを発生するものが多い
。また、このような＃Ａシパルスの取り出しが容易では
ないときは、誤り訂正器に排他的論理和回路（以下ＥＸ
−ＯＲ回路と略記するを付加し、誤り訂正器への入力信
号を分岐して適当な遅延時間の遅延回路を経てＥＸ−０
８回路の入力端子の一つに入力し、誤り訂正器の出力信
号を分岐してＥＸ−ＯＲ回路の他の入力端子に入力する
ことによ＃）ＥＸ−ＯＲ回路の出力として誤りパルスを
得ることができるように構成して、いずれの場合も誤り
訂正器から符号誤）の検出ごとに誤り パルスを出力す
ることができる。
さて、再生された搬送波信号の位相が変動すると再生器
の基準位相が変動することになる。基準位相が変動して
最適値からずれると、入力信号のエネルギーが減少した
ことと等価なので、受信装置の符号誤り重性能が劣化す
る。従って受信装置の入力端子から搬送波再生器を経て
復調器に至る径路で搬送波成分が受ける移相量を一定値
に保つ必要がある。そのために、従来の受信装置は、上
記径路を構成する伝送線路や搬送波再生器の電気部品等
に温度変化や経時変化の小さいものを用いているので高
価になシ、また、広い周囲温度範囲で使用するためには
上記移相量の温度補償も必要となるがこの補償はきわめ
てむつかしいので符号誤υ本性能の温度安定性が劣ると
いう欠点がある。
の基準位相が変動することになる。基準位相が変動して
最適値からずれると、入力信号のエネルギーが減少した
ことと等価なので、受信装置の符号誤り重性能が劣化す
る。従って受信装置の入力端子から搬送波再生器を経て
復調器に至る径路で搬送波成分が受ける移相量を一定値
に保つ必要がある。そのために、従来の受信装置は、上
記径路を構成する伝送線路や搬送波再生器の電気部品等
に温度変化や経時変化の小さいものを用いているので高
価になシ、また、広い周囲温度範囲で使用するためには
上記移相量の温度補償も必要となるがこの補償はきわめ
てむつかしいので符号誤υ本性能の温度安定性が劣ると
いう欠点がある。
本発明が解決しようとする問題点、いいかえれば本発明
の目的は上記の欠点を除去して、経済的でしかも符号誤
り重性能の温度安定性が優れた受信装置を提供すること
にある。
の目的は上記の欠点を除去して、経済的でしかも符号誤
り重性能の温度安定性が優れた受信装置を提供すること
にある。
本発明の受信装置は、誤り訂正符号を含むディジタル信
号で変調された入力信号を分岐して入力しその搬送波成
分を再生し搬送波信号として出力する搬送波再生手段と
、前記搬送波信号と制御信号とを入力しこの制御信号が
制御する位相量だけ前記搬送波信号の位相と異なった位
相を有する信号を基準位相信号として出力する位相調整
手段と、前記入力信号と前記基準位相信号とを入力し前
記入力信号を復調しベースバンド信号として出力する復
調手段と、前記ベースバンド信号を入力しそれを識別再
生し再生信号として出力する判別手段と、前記再生信号
を入力しその符号誤りを検出し訂正して出力信号として
出力し前記符号誤りの検出ごとにｍｂパルスを誤りパル
ス信号として出力する誤り訂正手段と、前記誤りパルス
信号を入力し一定時間内に入力する前記誤りパルスの数
を計数し値が計数値である信号を誤り率信号として周期
的に出力する計数手段と、前記誤り率信号を入力しその
値を減少させる方向に値が変化する信号を前記制御信号
として出力する制御手段とを備えて構成される。
号で変調された入力信号を分岐して入力しその搬送波成
分を再生し搬送波信号として出力する搬送波再生手段と
、前記搬送波信号と制御信号とを入力しこの制御信号が
制御する位相量だけ前記搬送波信号の位相と異なった位
相を有する信号を基準位相信号として出力する位相調整
手段と、前記入力信号と前記基準位相信号とを入力し前
記入力信号を復調しベースバンド信号として出力する復
調手段と、前記ベースバンド信号を入力しそれを識別再
生し再生信号として出力する判別手段と、前記再生信号
を入力しその符号誤りを検出し訂正して出力信号として
出力し前記符号誤りの検出ごとにｍｂパルスを誤りパル
ス信号として出力する誤り訂正手段と、前記誤りパルス
信号を入力し一定時間内に入力する前記誤りパルスの数
を計数し値が計数値である信号を誤り率信号として周期
的に出力する計数手段と、前記誤り率信号を入力しその
値を減少させる方向に値が変化する信号を前記制御信号
として出力する制御手段とを備えて構成される。
以下実施例を示す図面を参照して本発明について詳細に
説明する。
説明する。
第１図は本発明の受信装置の一実施例を示すブロック図
である。
である。
本実施例の受信装置は次のように構成されている。すな
わち、誤り訂正符号を含むディジタル信号で変調された
入力信号（外部よシ入力端子９８を介して入力される）
１０１を分岐して入力し、その搬送波成分を再生し搬送
波信号１０２として出力する搬送波再生器１と、搬送波
信号１０２と制御信号１０９とを入力し、制御信号１０
９が制御する位相量だけ搬送波信号１０２の位相と異な
った位相を有する信号を基準位相信号１０３として出力
する位相調整器２と、入力信号１０１ と基準位相信号
１０３とを入力し、入力信号１０１を復調しベースバン
ド信号１０４として出力する復調器３と、ベースバンド
信号１０４を入力し、それを識別再生して再生信号１０
５として出力する判別器４と、再生信号１０５を入力し
、その符号ｇｂを検出し訂正して出力信号１０６として
出力端子９９を介して外部に出力し、かつ符号＋ｔａｂ
の検出ごとに誤）パルスを誤りパルス信号１０７として
出力する誤り訂正器５と、誤りパルス信号１０７と制御
クロック信号１１０とを入力し、制御クロック信号１１
０の１周期（この時間をＴとする）のあいだに発生する
誤りパルス信号１０７のパルス数を計数し値が計数値で
ある誤訳本信号１０８として出力するカウンタ６と、誤
り率信号１０８ と制御クロック信号１１０ とを入力
し、時間Ｔごとく変化する制御信号１０９を出力する制
御部７と、制御クロック信号１１０を発生し出力するク
ロック発生器８とを備えて構成されている。
わち、誤り訂正符号を含むディジタル信号で変調された
入力信号（外部よシ入力端子９８を介して入力される）
１０１を分岐して入力し、その搬送波成分を再生し搬送
波信号１０２として出力する搬送波再生器１と、搬送波
信号１０２と制御信号１０９とを入力し、制御信号１０
９が制御する位相量だけ搬送波信号１０２の位相と異な
った位相を有する信号を基準位相信号１０３として出力
する位相調整器２と、入力信号１０１ と基準位相信号
１０３とを入力し、入力信号１０１を復調しベースバン
ド信号１０４として出力する復調器３と、ベースバンド
信号１０４を入力し、それを識別再生して再生信号１０
５として出力する判別器４と、再生信号１０５を入力し
、その符号ｇｂを検出し訂正して出力信号１０６として
出力端子９９を介して外部に出力し、かつ符号＋ｔａｂ
の検出ごとに誤）パルスを誤りパルス信号１０７として
出力する誤り訂正器５と、誤りパルス信号１０７と制御
クロック信号１１０とを入力し、制御クロック信号１１
０の１周期（この時間をＴとする）のあいだに発生する
誤りパルス信号１０７のパルス数を計数し値が計数値で
ある誤訳本信号１０８として出力するカウンタ６と、誤
り率信号１０８ と制御クロック信号１１０ とを入力
し、時間Ｔごとく変化する制御信号１０９を出力する制
御部７と、制御クロック信号１１０を発生し出力するク
ロック発生器８とを備えて構成されている。
位相調整器２は、制御信号１０９を変換して直流電圧を
出力するＤ−Ａ変換器と、伝送線路に可変容量ダイオー
ドを装荷した可変移相器とを有しｌ ている
。この直流電圧が可変容量ダイオードに印加されて可変
移相器の呈する移相量をアナログ的九制御するので、位
相調整器２の呈する移相量は制御信号１０９によって制
御される。
出力するＤ−Ａ変換器と、伝送線路に可変容量ダイオー
ドを装荷した可変移相器とを有しｌ ている
。この直流電圧が可変容量ダイオードに印加されて可変
移相器の呈する移相量をアナログ的九制御するので、位
相調整器２の呈する移相量は制御信号１０９によって制
御される。
なお、制御信号１０９は、位相調整器２に入力されたと
き、復調器３・判別器４・ｖＡｂ訂正器５・カウンタ６
を介して出力される誤り率信号１０８の値を減少させる
方向にその値が変化する。
き、復調器３・判別器４・ｖＡｂ訂正器５・カウンタ６
を介して出力される誤り率信号１０８の値を減少させる
方向にその値が変化する。
次に第１図に示す実施例の動作について説明する。
入力信号１０１から搬送波再生器１・位相調整器２で再
生・移相された基準位相信号１０３が復調器３に入力す
る。復調器３は、基準位相信号１０３の位相を基準とし
て入力信号１０１を復調し、その出力であるベースバン
ド信号１０４は判別器４・誤り訂正器５で識別再生およ
びｉｌＡシ訂正されて出力信号１０６として出力される
。また、誤り訂正器５は符号誤プの検出ごとに、〔従来
の技術〕の項で説明した方法で誤りパルスを誤りパルス
信号１０７として出力する。時間ＴＯ６いだに発生する
誤りパルス信号１０７のパルス数はカウンタ６で計数さ
れ、計数値の値を有する信号が誤り率信号１０８として
時間Ｔごとに制御部７に出力される。誤り率信号１０８
の値をＴで割った商は計数時間Ｔのあいだの誤り訂正前
の平均符号誤り率にほぼ等しい（誤９訂正器５が検出で
きなかりた符号誤りの分だけ真の平均符号誤り率に対し
て誤差を含むが、この誤差は無視できる）。
生・移相された基準位相信号１０３が復調器３に入力す
る。復調器３は、基準位相信号１０３の位相を基準とし
て入力信号１０１を復調し、その出力であるベースバン
ド信号１０４は判別器４・誤り訂正器５で識別再生およ
びｉｌＡシ訂正されて出力信号１０６として出力される
。また、誤り訂正器５は符号誤プの検出ごとに、〔従来
の技術〕の項で説明した方法で誤りパルスを誤りパルス
信号１０７として出力する。時間ＴＯ６いだに発生する
誤りパルス信号１０７のパルス数はカウンタ６で計数さ
れ、計数値の値を有する信号が誤り率信号１０８として
時間Ｔごとに制御部７に出力される。誤り率信号１０８
の値をＴで割った商は計数時間Ｔのあいだの誤り訂正前
の平均符号誤り率にほぼ等しい（誤９訂正器５が検出で
きなかりた符号誤りの分だけ真の平均符号誤り率に対し
て誤差を含むが、この誤差は無視できる）。
制御信号１０９の値が変化すると位相調整器２の呈する
移相量が変化するので復調器３の基準位相が変化して、
その結果再生信号１０５の平均符号誤り率すなわち上記
した誤り訂正前の平均符号誤り率が変化するので誤り車
信号１０８の値も変化する。制御部７は制御信号１０９
の増減の方向とその結果としての誤り率信号１０８の値
の増減の方向とを検出し、これ等の検出結果から誤り車
信号１０８の値を減少せしめる方向に制御信号１０９の
値を増減させる。すなわち制御信号１０９の値は常に誤
り訂正前の平均符号誤り率を減少させる方向に変化する
ので、制御信号１０９の値の変化に伴い変化する位相調
整器２が呈する移相量は最適値に収束する。
移相量が変化するので復調器３の基準位相が変化して、
その結果再生信号１０５の平均符号誤り率すなわち上記
した誤り訂正前の平均符号誤り率が変化するので誤り車
信号１０８の値も変化する。制御部７は制御信号１０９
の増減の方向とその結果としての誤り率信号１０８の値
の増減の方向とを検出し、これ等の検出結果から誤り車
信号１０８の値を減少せしめる方向に制御信号１０９の
値を増減させる。すなわち制御信号１０９の値は常に誤
り訂正前の平均符号誤り率を減少させる方向に変化する
ので、制御信号１０９の値の変化に伴い変化する位相調
整器２が呈する移相量は最適値に収束する。
周囲温度の変化などにより復調器３の基準位相が最適値
ならずれて誤り訂正前の平均符号誤り率が増大すると、
それを減少させる方向に制御信号１０９の値が変化して
、位相調整器２の呈する移相量は最適値に近づく方向に
変化して最終的には最適値に収束する。
ならずれて誤り訂正前の平均符号誤り率が増大すると、
それを減少させる方向に制御信号１０９の値が変化して
、位相調整器２の呈する移相量は最適値に近づく方向に
変化して最終的には最適値に収束する。
このようにして周囲温度の変化などくよる復調器３の基
準位相の変動に起因する誤）訂正前の平均符号誤り率の
増大を防止することができ、従って誤り訂正後の出力信
号１０６の平均符号誤り率の周囲温度の変化などによる
増大を防止することができ周囲温度の変化などに対する
受信装置の符号、誤り率性能の安定性を向上することが
できる。
準位相の変動に起因する誤）訂正前の平均符号誤り率の
増大を防止することができ、従って誤り訂正後の出力信
号１０６の平均符号誤り率の周囲温度の変化などによる
増大を防止することができ周囲温度の変化などに対する
受信装置の符号、誤り率性能の安定性を向上することが
できる。
第２図は制御部７の構成の詳細を示すブロック図である
。
。
制御部７は、誤）車信号１０８と制御クロック信号１１
０とを入力し誤）車信号１０８の値を時間Ｔのあいだ記
憶保持するとともＫその値を信号７０１として出力する
ラッチ回路７１と、信号７０１ と制御クロック信号１
１０とを入力し信号７０１の値を時間Ｔのあいだ記は保
持するとともにその値を有する信号７０２を出力するラ
ッチ回絡７２と、信号７０１ と信号７０２とを入力し
これ等両信号の値を比較し信号７０１の値が信号７０２
の値以上のとき論理値ａｌｌの、また信号７０１の値が
信号７０２の値未満のとき論理値１０ｍの信号７０３を
出力する比較器７３と、信号７０３とラッチ回路７５の
出力である信号７０４とを入力しこれ等両信号の値の排
他的論理和の値を有する信号７０５を出力するＥＸ−Ｏ
Ｒ回路７４と、信号７０５と制御クロック信号１１０と
を入力し信号７０５の値を時間Ｔのあいだ記憶保持する
とともにその値を有する信号７０４を出力するラッチ回
路７５と、信号７０５と制御クロック信号１１０とを入
力し信号７０５の値が論理値１１ｍのときは計数値に数
値１１１１を加算し信号７０５の値が論理値１０１１の
ときは計数値から数値１１１ｔ、減算し時間Ｔごとに変
る計数値をその値とする制御信号１０９を出力するアッ
プダウンカウンタ７６とを備えて構成されている。
０とを入力し誤）車信号１０８の値を時間Ｔのあいだ記
憶保持するとともＫその値を信号７０１として出力する
ラッチ回路７１と、信号７０１ と制御クロック信号１
１０とを入力し信号７０１の値を時間Ｔのあいだ記は保
持するとともにその値を有する信号７０２を出力するラ
ッチ回絡７２と、信号７０１ と信号７０２とを入力し
これ等両信号の値を比較し信号７０１の値が信号７０２
の値以上のとき論理値ａｌｌの、また信号７０１の値が
信号７０２の値未満のとき論理値１０ｍの信号７０３を
出力する比較器７３と、信号７０３とラッチ回路７５の
出力である信号７０４とを入力しこれ等両信号の値の排
他的論理和の値を有する信号７０５を出力するＥＸ−Ｏ
Ｒ回路７４と、信号７０５と制御クロック信号１１０と
を入力し信号７０５の値を時間Ｔのあいだ記憶保持する
とともにその値を有する信号７０４を出力するラッチ回
路７５と、信号７０５と制御クロック信号１１０とを入
力し信号７０５の値が論理値１１ｍのときは計数値に数
値１１１１を加算し信号７０５の値が論理値１０１１の
ときは計数値から数値１１１ｔ、減算し時間Ｔごとに変
る計数値をその値とする制御信号１０９を出力するアッ
プダウンカウンタ７６とを備えて構成されている。
次に制御部７の動作について説明する。
時間Ｔごとに誤プ率信号１０８が制御部７のラッチ回路
７１１Ｃ入力される。時刻ｔにおいてラッチ回路７１に
入力される誤り率信号１０８の値は時刻ｔから（ｔ＋Ｔ
）のあいだラッチ回路７１で保持されておシ、このあい
だ（ｔ〜（ｔ＋Ｔ）間）に出力される信号７０１の値で
ある。一方時刻ｔから（ｔ＋Ｔ）のあいだの信号７０２
の値はラッチ回路７２において保持されている値でアシ
、これは時刻（ｔ−Ｔ）からｔのあいだラッチ回路７１
で保持されている値すなわちこのあいだ（（ｔ−Ｔ）〜
を間）の信号７０１の値に等しく、これはまた時刻（ｔ
−Ｔ）においてラッチ回路７１に入力される誤υ率信号
１０８の値に等しい。誤り車信号１０８の値の時刻（ｔ
−Ｔ）からｔにかけての増減すなわち信号７０１の値の
時刻ｔの直前から直後にかけての増減は時刻ｔから（ｔ
＋Ｔ）のあいだの信号７０１および信号７０２の値の大
小として比較器７３で検出され、その結果が信号７０３
の時刻ｔから（ｔ＋Ｔ）のあいだの値として出力される
。一方時刻ｔから（ｔ＋Ｔ）のあいだの信号７０４の値
はラッチ回路７５に保持されている値であ）、これは時
刻（ｔ−Ｔ）からｔのあいだの信号７０５の値である。
７１１Ｃ入力される。時刻ｔにおいてラッチ回路７１に
入力される誤り率信号１０８の値は時刻ｔから（ｔ＋Ｔ
）のあいだラッチ回路７１で保持されておシ、このあい
だ（ｔ〜（ｔ＋Ｔ）間）に出力される信号７０１の値で
ある。一方時刻ｔから（ｔ＋Ｔ）のあいだの信号７０２
の値はラッチ回路７２において保持されている値でアシ
、これは時刻（ｔ−Ｔ）からｔのあいだラッチ回路７１
で保持されている値すなわちこのあいだ（（ｔ−Ｔ）〜
を間）の信号７０１の値に等しく、これはまた時刻（ｔ
−Ｔ）においてラッチ回路７１に入力される誤υ率信号
１０８の値に等しい。誤り車信号１０８の値の時刻（ｔ
−Ｔ）からｔにかけての増減すなわち信号７０１の値の
時刻ｔの直前から直後にかけての増減は時刻ｔから（ｔ
＋Ｔ）のあいだの信号７０１および信号７０２の値の大
小として比較器７３で検出され、その結果が信号７０３
の時刻ｔから（ｔ＋Ｔ）のあいだの値として出力される
。一方時刻ｔから（ｔ＋Ｔ）のあいだの信号７０４の値
はラッチ回路７５に保持されている値であ）、これは時
刻（ｔ−Ｔ）からｔのあいだの信号７０５の値である。
したがってＥＸ−ＯＲ回路７４の出力である信号７０５
の時刻ｔから（ｔ＋Ｔ）のあいだの値は時刻ｔから（１
＋Ｔ）のあいだの信号７０３の値と時刻（ｔ−Ｔ）から
ｔのあいだの信号７０５の値との排他的論理和の値であ
る。時刻ｔから（ｔ＋Ｔ）のろいだの信号７０５の値が
論理値１１１であるか論理値ｌＯ１であるかく対応して
アップダウンカラ／り７６はその出力である制御信号１
０９の値を時刻ｔの直前から直後にかけて数値＋１１１
だけ増減する。また、時刻ｔから（ｔ＋Ｔ）のあいだの
信号７０４の値が論理値ｌｌＩ″であるか論理値ｌＯ１
であるかは時刻（ｔ−Ｔ）の直前から直後にかけての制
御信号１０９の値の増減に対応している。
の時刻ｔから（ｔ＋Ｔ）のあいだの値は時刻ｔから（１
＋Ｔ）のあいだの信号７０３の値と時刻（ｔ−Ｔ）から
ｔのあいだの信号７０５の値との排他的論理和の値であ
る。時刻ｔから（ｔ＋Ｔ）のろいだの信号７０５の値が
論理値１１１であるか論理値ｌＯ１であるかく対応して
アップダウンカラ／り７６はその出力である制御信号１
０９の値を時刻ｔの直前から直後にかけて数値＋１１１
だけ増減する。また、時刻ｔから（ｔ＋Ｔ）のあいだの
信号７０４の値が論理値ｌｌＩ″であるか論理値ｌＯ１
であるかは時刻（ｔ−Ｔ）の直前から直後にかけての制
御信号１０９の値の増減に対応している。
第３図は、時刻（ｔ−Ｔ）の直前から直後Ｋかけての制
御信号１０９の値の増減、この増減に対応している時刻
ｔから（ｔ＋Ｔ）のあいだの信号７０４の値、上記の増
減の結果としての誤り率信号１０８の値の時刻（ｔ−Ｔ
）からｔにかけての増減すなわち信号７０１の値の時刻
ｔの直前から直後にかけての増減、この増減からきまる
時刻ｔから（ｔ＋Ｔ）のあいだの信号７０３の値、この
値と上記７０４の値からきまる時刻ｔから（１＋Ｔ）の
間の信号７０５の値およびこの値からきまる時刻ｔの直
前から直後にかけての制御信号１０９の値の増減の相互
関係を図示したものである。この図から明らかなように
、制御部７は制御信号１０９の値の増減の結果としての
誤り率信号１０８の値の増減すなわち信号７０１の値の
増減を検出し、誤り率信号１０８の値を減少させる方向
に制御信号１０９の値を変化させて出力する。
御信号１０９の値の増減、この増減に対応している時刻
ｔから（ｔ＋Ｔ）のあいだの信号７０４の値、上記の増
減の結果としての誤り率信号１０８の値の時刻（ｔ−Ｔ
）からｔにかけての増減すなわち信号７０１の値の時刻
ｔの直前から直後にかけての増減、この増減からきまる
時刻ｔから（ｔ＋Ｔ）のあいだの信号７０３の値、この
値と上記７０４の値からきまる時刻ｔから（１＋Ｔ）の
間の信号７０５の値およびこの値からきまる時刻ｔの直
前から直後にかけての制御信号１０９の値の増減の相互
関係を図示したものである。この図から明らかなように
、制御部７は制御信号１０９の値の増減の結果としての
誤り率信号１０８の値の増減すなわち信号７０１の値の
増減を検出し、誤り率信号１０８の値を減少させる方向
に制御信号１０９の値を変化させて出力する。
なお、第１図に示す実施例において、位相調整器２を、
移相量が制御信号１０９によってディジタル的に制御さ
れる位相調整器でおきかえた受信装置も本発明の他の実
施例でおる。
移相量が制御信号１０９によってディジタル的に制御さ
れる位相調整器でおきかえた受信装置も本発明の他の実
施例でおる。
以上詳細に説明したように、本発明の受信装置は、誤り
訂正器から出力する誤りパルス信号をもとにして制御信
号を生成し、この制御信号によシ常に符号誤り率を最少
にするように位相調整器の呈する移相量を制御して復調
器の基準位相を最適値に保つという手段を用いているた
め、本発明の受信装置を用いること忙よシ、基準位相の
温度補償が不要であシしかも符号誤ル率性能の温度安定
性および経時安定性が優れた経済的な受信装置が得られ
るという効果がある。
訂正器から出力する誤りパルス信号をもとにして制御信
号を生成し、この制御信号によシ常に符号誤り率を最少
にするように位相調整器の呈する移相量を制御して復調
器の基準位相を最適値に保つという手段を用いているた
め、本発明の受信装置を用いること忙よシ、基準位相の
温度補償が不要であシしかも符号誤ル率性能の温度安定
性および経時安定性が優れた経済的な受信装置が得られ
るという効果がある。
第１図は本発明の受信装置の一実施例を示すブロック図
、 第２図は第１図に示す実施例の制御部の構成を示すブロ
ック図、 第３図は第２図に示す制御部の動作を説明するための説
明図である。 ２・・・・・・位相調整器、５・・・・・・誤り訂正器
、７・・・・・・１ 制御部。 粥 １ 回
、 第２図は第１図に示す実施例の制御部の構成を示すブロ
ック図、 第３図は第２図に示す制御部の動作を説明するための説
明図である。 ２・・・・・・位相調整器、５・・・・・・誤り訂正器
、７・・・・・・１ 制御部。 粥 １ 回
Claims (1)
- 誤り訂正符号を含むディジタル信号で変調された入力信
号を分岐して入力しその搬送波成分を再生し搬送波信号
として出力する搬送波再生手段と、前記搬送波信号と制
御信号とを入力しこの制御信号が制御する位相量だけ前
記搬送波信号の位相と異なった位相を有する信号を基準
位相信号として出力する位相調整手段と、前記入力信号
と前記基準位相信号とを入力し前記入力信号を復調しベ
ースバンド信号として出力する復調手段と、前記ベース
バンド信号を入力しそれを識別再生し再生信号として出
力する判別手段と、前記再生信号を入力しその符号誤り
を検出し訂正して出力信号として出力し前記符号誤りの
検出ごとに誤りパルスを誤りパルス信号として出力する
誤り訂正手段と、前記誤りパルス信号を入力し一定時間
内に入力する前記誤りパルスの数を計数し値が計数値で
ある信号を誤り率信号として周期的に出力する計数手段
と、前記誤り率信号を入力しその値を減少させる方向に
値が変化する信号を前記制御信号として出力する制御手
段とを備えることを特徴とする受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23271284A JPS61111046A (ja) | 1984-11-05 | 1984-11-05 | 受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23271284A JPS61111046A (ja) | 1984-11-05 | 1984-11-05 | 受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61111046A true JPS61111046A (ja) | 1986-05-29 |
| JPH0420299B2 JPH0420299B2 (ja) | 1992-04-02 |
Family
ID=16943597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23271284A Granted JPS61111046A (ja) | 1984-11-05 | 1984-11-05 | 受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61111046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199547A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | 無線伝送方式 |
-
1984
- 1984-11-05 JP JP23271284A patent/JPS61111046A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63199547A (ja) * | 1987-02-13 | 1988-08-18 | Nec Corp | 無線伝送方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0420299B2 (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3806807A (en) | Digital communication system with reduced intersymbol interference | |
| EP0054322B1 (en) | Phase sensitive detector | |
| US4250458A (en) | Baseband DC offset detector and control circuit for DC coupled digital demodulator | |
| US5614861A (en) | N-phase modulated signal demodulation system with carrier reproduction | |
| GB2118404A (en) | Adaptive threshold apparatus | |
| CA1241068A (en) | Carrier recovery circuit | |
| SE440431B (sv) | Radioinformationsoverforingssystem | |
| US3716780A (en) | System for the accurate reproduction of pulse code modulation signals received as an unfavourable signal-to-noise ratio | |
| US4805192A (en) | Method and apparatus for pulse code modulation combination chip having an improved autozero circuit | |
| JPS5813046A (ja) | デ−タ読み取り回路 | |
| US5297164A (en) | Digital communications systems | |
| EP0214676B1 (en) | Clock signal regenerator arrangement | |
| US5261004A (en) | Noise blanking circuit for AM stero | |
| US5321727A (en) | Signal phasing arrangement in a system for doubling the digital channel | |
| US4592077A (en) | NRZ digital data recovery | |
| JPS61111046A (ja) | 受信装置 | |
| US4383324A (en) | Digital data transmission systems | |
| JP3069830B2 (ja) | バイポーラ／ユニポーラ変換回路 | |
| US5073902A (en) | Device for receiving information travelling on two capacitively coupled information transmission lines, in particular for a motor vehicle | |
| GB2063629A (en) | Digital data transmission systems | |
| JP2669332B2 (ja) | 復調装置 | |
| JPH0420298B2 (ja) | ||
| SU932642A1 (ru) | Устройство тактовой синхронизации | |
| JPH0775355B2 (ja) | 直流ドリフト補償回路 | |
| GB2087694A (en) | Electric circuit arrangement for digital data transmission systems |