JP2669332B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2669332B2 JP2669332B2 JP5340682A JP34068293A JP2669332B2 JP 2669332 B2 JP2669332 B2 JP 2669332B2 JP 5340682 A JP5340682 A JP 5340682A JP 34068293 A JP34068293 A JP 34068293A JP 2669332 B2 JP2669332 B2 JP 2669332B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- interference
- drift
- time constant
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明は復調装置に関し、特にデ
ィジタルマイクロ波無線伝送システムにおいて船舶レー
ダー等の干渉を防ぐためのインターリーブ方式を採用し
た復調装置に関するものである。
ィジタルマイクロ波無線伝送システムにおいて船舶レー
ダー等の干渉を防ぐためのインターリーブ方式を採用し
た復調装置に関するものである。
【０００２】
【従来の技術】近年における、海上や沿岸区間等で用い
られているディジタルマイクロ波無線通信の分野では、
船舶レーダー等の、主信号レベルよりも数１０ｄＢ高い
干渉によって主信号がバースト誤りを受けることを防ぐ
ために、ディジタル信号のビット並び替えを行うインタ
ーリーブ方式が広く採用されている。
られているディジタルマイクロ波無線通信の分野では、
船舶レーダー等の、主信号レベルよりも数１０ｄＢ高い
干渉によって主信号がバースト誤りを受けることを防ぐ
ために、ディジタル信号のビット並び替えを行うインタ
ーリーブ方式が広く採用されている。
【０００３】図２ではこのインターリーブ方式を採用し
た復調装置のブロック図である。図２において、主信号
のレベルより数１０ｄＢ高いレベルのレーダー干渉を受
けた受信入力信号ａが入力端子１へ入力され、分岐回路
２にて２分岐され、夫々検波器３，４へ供給される。検
波器３，４にはＶＣＯ１４による再生搬送波ｋ及びπ／
２シフタ１３による直交再生搬送波ｋ’が夫々入力さ
れ、これ等再生搬送波ｋ，ｋ’と受信入力信号とが乗算
されてベースバンド信号へ変換される。
た復調装置のブロック図である。図２において、主信号
のレベルより数１０ｄＢ高いレベルのレーダー干渉を受
けた受信入力信号ａが入力端子１へ入力され、分岐回路
２にて２分岐され、夫々検波器３，４へ供給される。検
波器３，４にはＶＣＯ１４による再生搬送波ｋ及びπ／
２シフタ１３による直交再生搬送波ｋ’が夫々入力さ
れ、これ等再生搬送波ｋ，ｋ’と受信入力信号とが乗算
されてベースバンド信号へ変換される。
【０００４】ベースバンド信号ｂ，ｂ’には、搬送波周
波数とレーダー干渉の周波数差Δｆでドリフトする直流
ドリフト干渉が含まれているが、本来であればこのドリ
フトは直流オフセット制御部５，６により補償され、Ａ
／Ｄ変換器７，８へ正規の直流レベルで入力される。
波数とレーダー干渉の周波数差Δｆでドリフトする直流
ドリフト干渉が含まれているが、本来であればこのドリ
フトは直流オフセット制御部５，６により補償され、Ａ
／Ｄ変換器７，８へ正規の直流レベルで入力される。
【０００５】通常船舶レーダーはパルス幅約１μｓ、パ
ルス周期約１．３ｍｓの周期パルスであるため、ディジ
タル信号ｄ，ｄ’へ変換されたＡ／Ｄ変換器７，８の出
力信号は、約１μｓの連続誤り（バースト誤り）を起こ
していることになる。
ルス周期約１．３ｍｓの周期パルスであるため、ディジ
タル信号ｄ，ｄ’へ変換されたＡ／Ｄ変換器７，８の出
力信号は、約１μｓの連続誤り（バースト誤り）を起こ
していることになる。
【０００６】ディジタル信号ｄ，ｄ’はディジタル型ト
ランスバーサル等化器９へ入力されて符号間干渉が補償
された信号ｅ，ｅ’となった後、デインターリーブ回路
１０へ入力されビットの並び替えが行われる。これによ
りバースト誤りが誤り訂正可能なランダム誤りに変換さ
れる。誤り訂正復号器１１において誤り訂正が行われ、
出力信号ｇが出力端子１２から出力される。
ランスバーサル等化器９へ入力されて符号間干渉が補償
された信号ｅ，ｅ’となった後、デインターリーブ回路
１０へ入力されビットの並び替えが行われる。これによ
りバースト誤りが誤り訂正可能なランダム誤りに変換さ
れる。誤り訂正復号器１１において誤り訂正が行われ、
出力信号ｇが出力端子１２から出力される。
【０００７】直流オフセツト制御部５，６は時定数制御
回路１７’，１８’による直流オフセツト制御信号ｊ，
ｊ’により直流オフセツトの制御を行う。時定数制御回
路１７’，１８’は、復調されたベースバンド信号ｃ，
ｃ’の正規の識別点からのずれを検出した誤差信号ｅ，
ｅ’をＲＣ積分回路により積分することで、直流オフセ
ツト制御信号ｊ，ｊ’を生成するようになっている。
回路１７’，１８’による直流オフセツト制御信号ｊ，
ｊ’により直流オフセツトの制御を行う。時定数制御回
路１７’，１８’は、復調されたベースバンド信号ｃ，
ｃ’の正規の識別点からのずれを検出した誤差信号ｅ，
ｅ’をＲＣ積分回路により積分することで、直流オフセ
ツト制御信号ｊ，ｊ’を生成するようになっている。
【０００８】図３はインターリーブ方式の動作原理を表
す図である。図３において、送信側，受信側の各々にお
いて、信号ビットの書込み方向及び読出し方向を表した
のが、図３（Ａ）に示す図である。ここで、誤り訂正回
路の１ワードを２５５ビットとすると、インターリーブ
方式が採用されていない場合は、送信側でｍの方向へ２
５５ビットずつデータが送信されるが、インターリーブ
方式を採用した場合は、送信側でｎの方向へメモリに書
き込まれ送出される。
す図である。図３において、送信側，受信側の各々にお
いて、信号ビットの書込み方向及び読出し方向を表した
のが、図３（Ａ）に示す図である。ここで、誤り訂正回
路の１ワードを２５５ビットとすると、インターリーブ
方式が採用されていない場合は、送信側でｍの方向へ２
５５ビットずつデータが送信されるが、インターリーブ
方式を採用した場合は、送信側でｎの方向へメモリに書
き込まれ送出される。
【０００９】そして、空間で送信信号がレーダー干渉等
によりバースト誤りを起こした場合（図（Ａ）の斜線部
分）は、図３（Ｂ）に示す受信信号においては斜線に示
す如く連続誤りとなる。この受信信号をデインターリー
ブ回路において読出し方向ｍの方向へ読出すことによ
り、連続誤りが図３（Ｃ）に示すように誤り訂正可能な
１ワードに１〜２ケのランダム誤りとなり、これを誤り
訂正復号回路へ入力して誤りを訂正する。
によりバースト誤りを起こした場合（図（Ａ）の斜線部
分）は、図３（Ｂ）に示す受信信号においては斜線に示
す如く連続誤りとなる。この受信信号をデインターリー
ブ回路において読出し方向ｍの方向へ読出すことによ
り、連続誤りが図３（Ｃ）に示すように誤り訂正可能な
１ワードに１〜２ケのランダム誤りとなり、これを誤り
訂正復号回路へ入力して誤りを訂正する。
【００１０】以上のように、主信号レベルより数１０ｄ
Ｂ高いレベルで、１μｓのパルス幅を持ったレーダー干
渉等により、バースト誤りを発生してもインターリーブ
方式を採用することで、本来、訂正できない誤りも訂正
することができる。
Ｂ高いレベルで、１μｓのパルス幅を持ったレーダー干
渉等により、バースト誤りを発生してもインターリーブ
方式を採用することで、本来、訂正できない誤りも訂正
することができる。
【００１１】尚、このディジタルマイクロ波伝送システ
ムにおける変調方式は、例えばＱＰＳＫ変調方式や１６
ＱＡＭ変調方式等の種々の方式が採用され得る。
ムにおける変調方式は、例えばＱＰＳＫ変調方式や１６
ＱＡＭ変調方式等の種々の方式が採用され得る。
【００１２】
【発明が解決しようとする課題】しかし、上述した従来
の復調装置におけるインターリーブ方式の改善効果は、
復調装置に具備されている直流オフセツト制御部５，６
の時定数に影響を受ける。つまり図２において、搬送波
周波数との周波数差Δｆ＝ｆ１の周波数をもつレーダー
干渉が入力されると、検波器３，４により周波数ｆ１の
干渉成分を含んだベースバンド信号ｃ，ｃ’となる。
の復調装置におけるインターリーブ方式の改善効果は、
復調装置に具備されている直流オフセツト制御部５，６
の時定数に影響を受ける。つまり図２において、搬送波
周波数との周波数差Δｆ＝ｆ１の周波数をもつレーダー
干渉が入力されると、検波器３，４により周波数ｆ１の
干渉成分を含んだベースバンド信号ｃ，ｃ’となる。
【００１３】このベースバンド信号ｃ，ｃ’に含まれる
干渉は直流成分のドリフトとなるため、本来であれば、
直流オフセツト制御部５，６で補償されるべきものであ
るが、搬送波周波数とレーダー干渉との周波数差ｆ１の
干渉成分によるドリフト周期が直流オフセツト制御部
５，６の時定数より小さい場合は、この直流オフセツト
制御部で補償できず、レーダー干渉のパルスがあるパル
ス幅の時間を経過し、パルスがなくなっても直流オフセ
ツト制御信号が追随できず、レーダー干渉のパルス幅以
上の時間にわたって連続誤りが発生することになるた
め、インターリーブ改善特性が劣化する。
干渉は直流成分のドリフトとなるため、本来であれば、
直流オフセツト制御部５，６で補償されるべきものであ
るが、搬送波周波数とレーダー干渉との周波数差ｆ１の
干渉成分によるドリフト周期が直流オフセツト制御部
５，６の時定数より小さい場合は、この直流オフセツト
制御部で補償できず、レーダー干渉のパルスがあるパル
ス幅の時間を経過し、パルスがなくなっても直流オフセ
ツト制御信号が追随できず、レーダー干渉のパルス幅以
上の時間にわたって連続誤りが発生することになるた
め、インターリーブ改善特性が劣化する。
【００１４】また、この改善特性劣化を防ぐために直流
オフセツト制御部５，６の時定数を通常より小さい値と
した場合には、直流オフセツト制御信号の制御速度は上
がるけれど、直流オフセツト制御電圧ｊ，ｊ’にジッタ
が発生し、ＢＥＲ（ビットエラーレート）特性が劣化す
るという問題点があった。
オフセツト制御部５，６の時定数を通常より小さい値と
した場合には、直流オフセツト制御信号の制御速度は上
がるけれど、直流オフセツト制御電圧ｊ，ｊ’にジッタ
が発生し、ＢＥＲ（ビットエラーレート）特性が劣化す
るという問題点があった。
【００１５】本発明の目的は、レーダー干渉を防ぐため
のインターリーブ方式を施したディジタルマイクロ波通
信において、レーダー干渉と復調器の搬送波との周波数
差Δｆが大となっても、充分なインターリーブ改善特性
を有する復調装置を提供することである。
のインターリーブ方式を施したディジタルマイクロ波通
信において、レーダー干渉と復調器の搬送波との周波数
差Δｆが大となっても、充分なインターリーブ改善特性
を有する復調装置を提供することである。
【００１６】本発明の他の目的は、上記Δｆが大となっ
た場合充分なインターリーブ改善特性を維持しつつＢＥ
Ｒ特性劣化をも抑止可能な復調装置を提供することであ
る。
た場合充分なインターリーブ改善特性を維持しつつＢＥ
Ｒ特性劣化をも抑止可能な復調装置を提供することであ
る。
【００１７】
【課題を解決するための手段】本発明によれば、ディジ
タル無線伝送システムにおける復調装置であって、受信
入力を再生搬送波を用いてベースバンド信号に変換する
手段と、このベースバンド信号に含まれる直流ドリフト
干渉を補償するための直流オフセット制御手段と、この
補償後のベースバンド信号をディジタル信号に変換する
手段とを含む復調装置であって、前記直流ドリフト干渉
のレベルを検出するレベル検出手段と、前記直流ドリフ
ト干渉の周期を検出する周期検出手段と、これ等レベル
検出手段と周期検出手段との検出結果に応じて前記直流
オフセット制御手段の制御時定数を制御する時定数制御
手段とを含むことを特徴とする復調装置が得られる。
タル無線伝送システムにおける復調装置であって、受信
入力を再生搬送波を用いてベースバンド信号に変換する
手段と、このベースバンド信号に含まれる直流ドリフト
干渉を補償するための直流オフセット制御手段と、この
補償後のベースバンド信号をディジタル信号に変換する
手段とを含む復調装置であって、前記直流ドリフト干渉
のレベルを検出するレベル検出手段と、前記直流ドリフ
ト干渉の周期を検出する周期検出手段と、これ等レベル
検出手段と周期検出手段との検出結果に応じて前記直流
オフセット制御手段の制御時定数を制御する時定数制御
手段とを含むことを特徴とする復調装置が得られる。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１９】図１は本発明の一実施例による復調装置の
ブロック図であり、図２と同等部分は同一符号にて示
す。本実施例は、図２の従来例と同様に、過大なレベル
のレーダー干渉を含んだ変調波を入力とし、この入力信
号を、ＶＣＯ１４の出力である搬送波ｋ及びπ／２シフ
タ１３による直交再生搬送波ｋ’にて検波器３，４で直
流ドリフト干渉を含んだベースバンド信号ｂ，ｂ’へ変
換する。
ブロック図であり、図２と同等部分は同一符号にて示
す。本実施例は、図２の従来例と同様に、過大なレベル
のレーダー干渉を含んだ変調波を入力とし、この入力信
号を、ＶＣＯ１４の出力である搬送波ｋ及びπ／２シフ
タ１３による直交再生搬送波ｋ’にて検波器３，４で直
流ドリフト干渉を含んだベースバンド信号ｂ，ｂ’へ変
換する。
【００２０】直流ドリフト干渉を含んだベースバンド信
号ｂ，ｂ’は直流オフセツト制御部５，６にてＡ／Ｄ変
換器７，８の正規の入力直流レベルに制御され、Ａ／Ｄ
変換器７，８によりディジタル信号ｄ，ｄ’へ変換され
る。このディジタル信号ｄ，ｄ’はディジタル型トラン
スバーサル等化器９へ入力され、符号間干渉を補償され
た信号ｅ，ｅ’となり、さらに信号のビット並び替えに
よってバースト誤りを誤り訂正可能なランダム誤りへ変
換するデインターリーブ回路１０へ入力された後、誤り
訂正復号器１１へ入力され、誤りが訂正された信号ｇと
なって出力端子１２より出力される。このインターリー
ブ方式の信号ビットの並び替え方法は従来例と同様であ
る。
号ｂ，ｂ’は直流オフセツト制御部５，６にてＡ／Ｄ変
換器７，８の正規の入力直流レベルに制御され、Ａ／Ｄ
変換器７，８によりディジタル信号ｄ，ｄ’へ変換され
る。このディジタル信号ｄ，ｄ’はディジタル型トラン
スバーサル等化器９へ入力され、符号間干渉を補償され
た信号ｅ，ｅ’となり、さらに信号のビット並び替えに
よってバースト誤りを誤り訂正可能なランダム誤りへ変
換するデインターリーブ回路１０へ入力された後、誤り
訂正復号器１１へ入力され、誤りが訂正された信号ｇと
なって出力端子１２より出力される。このインターリー
ブ方式の信号ビットの並び替え方法は従来例と同様であ
る。
【００２１】ここで、本実施例の特徴は、レーダー干渉
によって、上記復調装置のベースバンド信号ｃ，ｃ’に
含まれる直流ドリフト干渉成分のレベルを検出するレベ
ル検出部１５と周波数を検出する周波数検出部１６とに
より、レーダー干渉のレベル、周波数に応じて、直流オ
フセツト制御部５，６の時定数を直流オフセツト時定数
切替回路１７，１８より切替え、直流オフセツト制御可
能とすることにある。
によって、上記復調装置のベースバンド信号ｃ，ｃ’に
含まれる直流ドリフト干渉成分のレベルを検出するレベ
ル検出部１５と周波数を検出する周波数検出部１６とに
より、レーダー干渉のレベル、周波数に応じて、直流オ
フセツト制御部５，６の時定数を直流オフセツト時定数
切替回路１７，１８より切替え、直流オフセツト制御可
能とすることにある。
【００２２】いま、主信号レベルにより数１０ｄＢ高い
レベルのレーダーパルス干渉が、搬送波周波数との周波
数差Δｆ＝ｆ２（レーダーパルス干渉と搬送波周波数と
の周波数差がほとんどない状態で、０Ｈｚに近いとす
る）、パルス幅１μｓで入力されると、直流ドリフト干
渉成分を含んだベースバンド信号ｂ，ｂ’は、直流オフ
セツト制御部５，６で制御可能な周波数ｆ２（０Ｈｚに
近い）でドリフトするため、Ａ／Ｄ変換器７，８の入力
のベースバンド信号ｃ，ｃ’は常に正規のＤＣレベルに
保たれる。
レベルのレーダーパルス干渉が、搬送波周波数との周波
数差Δｆ＝ｆ２（レーダーパルス干渉と搬送波周波数と
の周波数差がほとんどない状態で、０Ｈｚに近いとす
る）、パルス幅１μｓで入力されると、直流ドリフト干
渉成分を含んだベースバンド信号ｂ，ｂ’は、直流オフ
セツト制御部５，６で制御可能な周波数ｆ２（０Ｈｚに
近い）でドリフトするため、Ａ／Ｄ変換器７，８の入力
のベースバンド信号ｃ，ｃ’は常に正規のＤＣレベルに
保たれる。
【００２３】そのため、レーダー干渉による連続誤りは
レーダーパルス幅の１μｓの時間のみにとどまる。この
時、レーダー干渉のレベルは十分大きいため、レベル検
出部１５の出力信号ｈはある規定値以上のレベルを検出
し、“１”となる。
レーダーパルス幅の１μｓの時間のみにとどまる。この
時、レーダー干渉のレベルは十分大きいため、レベル検
出部１５の出力信号ｈはある規定値以上のレベルを検出
し、“１”となる。
【００２４】一方、周波数検出部１６の出力信号ｈ’
は、レーダー干渉と搬送波周波数との周波数差がｆ２
（０Ｈｚに近い）のため、ある規定値以下の周波数を検
出し、“０”となり、アンド回路１９の出力ｉは“０”
となる。
は、レーダー干渉と搬送波周波数との周波数差がｆ２
（０Ｈｚに近い）のため、ある規定値以下の周波数を検
出し、“０”となり、アンド回路１９の出力ｉは“０”
となる。
【００２５】ここで、直流オフセツト制御時定数切替回
路１７，１８は、時定数切替信号ｉが“０”の時は通常
の大きな時定数として、制御速度をおさえて直流オフセ
ツト制御信号ｊ，ｊ’にはジッタ成分が少なくなるよう
にし、また時定数切替信号ｉが“１”の時は通常より小
さな時定数へ切替えてある程度速い周期の直流ドリフト
でも追随できるようにする。ただし、その場合、前記直
流オフセツト制御信号ｊ，ｊ’にはある程度ジッタ成分
が印加されＢＥＲ特性が劣化する。
路１７，１８は、時定数切替信号ｉが“０”の時は通常
の大きな時定数として、制御速度をおさえて直流オフセ
ツト制御信号ｊ，ｊ’にはジッタ成分が少なくなるよう
にし、また時定数切替信号ｉが“１”の時は通常より小
さな時定数へ切替えてある程度速い周期の直流ドリフト
でも追随できるようにする。ただし、その場合、前記直
流オフセツト制御信号ｊ，ｊ’にはある程度ジッタ成分
が印加されＢＥＲ特性が劣化する。
【００２６】上述した主信号レベルより数１０ｄＢ高い
レベルで、搬送波周波数との周波数差ｆ２（０Ｈｚに近
い）の場合には、直流オフセツト制御部５，６は通常の
大きな時定数で制御可能なため、前記直流オフセツト時
定数切替信号ｉでは“０”となる。
レベルで、搬送波周波数との周波数差ｆ２（０Ｈｚに近
い）の場合には、直流オフセツト制御部５，６は通常の
大きな時定数で制御可能なため、前記直流オフセツト時
定数切替信号ｉでは“０”となる。
【００２７】また、レーダー干渉周波数と搬送波周波数
との周波数差Δｆ＝ｆ３が大きいレーダー干渉の場合
は、ベースバンド信号ｂ，ｂ’の直流ドリフト周期が短
くなり、通常の直流オフセツト制御部では追随できなく
なる。
との周波数差Δｆ＝ｆ３が大きいレーダー干渉の場合
は、ベースバンド信号ｂ，ｂ’の直流ドリフト周期が短
くなり、通常の直流オフセツト制御部では追随できなく
なる。
【００２８】このとき、周波数検出部１６により、この
直流ドリフト周期が短くなったことが検出されて出力信
号ｈ’は“１”となり、直流オフセツト時定数切替信号
ｉも“１”となる。そして、直流オフセツト制御部５，
６の時定数を小さく、制御速度を速くし、ベースバンド
信号ｂ，ｂ’の直流ドリフト周期に追随できるようにす
ることにより、連続誤り（バースト誤り）がレーダーパ
ルス幅の１μｓに収まり、インターリーブ改善特性劣化
を抑えることができるのである。
直流ドリフト周期が短くなったことが検出されて出力信
号ｈ’は“１”となり、直流オフセツト時定数切替信号
ｉも“１”となる。そして、直流オフセツト制御部５，
６の時定数を小さく、制御速度を速くし、ベースバンド
信号ｂ，ｂ’の直流ドリフト周期に追随できるようにす
ることにより、連続誤り（バースト誤り）がレーダーパ
ルス幅の１μｓに収まり、インターリーブ改善特性劣化
を抑えることができるのである。
【００２９】またさらに、レーダー干渉が入力されてい
ない場合は、レベル検出部１５にてある規定値より低い
レベルが検出されて出力信号ｈは“０”となる。する
と、直流オフセツト制御時定数切替信号ｉも“０”とな
り、直流オフセット制御部５，６は時定数を大きく、制
御速度を抑えて直流オフセツト制御信号ｊ，ｊ’のジッ
タ成分をおさえる通常制御となる。
ない場合は、レベル検出部１５にてある規定値より低い
レベルが検出されて出力信号ｈは“０”となる。する
と、直流オフセツト制御時定数切替信号ｉも“０”とな
り、直流オフセット制御部５，６は時定数を大きく、制
御速度を抑えて直流オフセツト制御信号ｊ，ｊ’のジッ
タ成分をおさえる通常制御となる。
【００３０】なお、直流オフセツト制御信号ｊ，ｊ’
は、復調されたベースバンド信号ｃ，ｃ’の正規の識別
点からのずれを検出した誤差信号ｅ，ｅ’をＲＣ積分す
ることにより得られる。また、直流オフセツト制御時定
数切替部１７，１８はピンダイオード、バラクタダイオ
ードやＦＥＴ等を用いてＲＣ積分の抵抗値やコンデンサ
容量を変化させることにより容易に構成できる。
は、復調されたベースバンド信号ｃ，ｃ’の正規の識別
点からのずれを検出した誤差信号ｅ，ｅ’をＲＣ積分す
ることにより得られる。また、直流オフセツト制御時定
数切替部１７，１８はピンダイオード、バラクタダイオ
ードやＦＥＴ等を用いてＲＣ積分の抵抗値やコンデンサ
容量を変化させることにより容易に構成できる。
【００３１】また、レベル検出部１５はベースバンド信
号のパワーレベルを検出する構成とし、周波数検出部１
６はベースバンド信号の直流ドリフト周期を検出すべ
く、カウンタ等により構成できる。すなわち、直流ドリ
フト周波数を予め定めた単位時間においてカウンタにて
計数することにより実現される。
号のパワーレベルを検出する構成とし、周波数検出部１
６はベースバンド信号の直流ドリフト周期を検出すべ
く、カウンタ等により構成できる。すなわち、直流ドリ
フト周波数を予め定めた単位時間においてカウンタにて
計数することにより実現される。
【００３２】
【発明の効果】以上説明したように本発明は、主信号よ
り数１０ｄＢ高いレベルでかつ搬送波周波数との周波数
差Δｆが直流オフセツト制御部の追随できない周波数と
なるレーダー干渉が入力された場合、そのレーダー干渉
のレベルと直流ドリフト周期を検出して、直流オフセツ
ト制御回路の時定数を切替え、直流オフセツト制御部が
追随可能となるようにし、インターリーブ改善特性の劣
化を防ぐことができるという効果がある。
り数１０ｄＢ高いレベルでかつ搬送波周波数との周波数
差Δｆが直流オフセツト制御部の追随できない周波数と
なるレーダー干渉が入力された場合、そのレーダー干渉
のレベルと直流ドリフト周期を検出して、直流オフセツ
ト制御回路の時定数を切替え、直流オフセツト制御部が
追随可能となるようにし、インターリーブ改善特性の劣
化を防ぐことができるという効果がある。
【００３３】またさらに、レーダー干渉が入力されてい
ない場合は、直流オフセツト制御部の時定数を通常制御
として、制御信号のジッタ等によるＢＥＲ特性劣化を防
ぐことができる。
ない場合は、直流オフセツト制御部の時定数を通常制御
として、制御信号のジッタ等によるＢＥＲ特性劣化を防
ぐことができる。
【図１】本発明の実施例のブロック図である。
【図２】従来の復調装置のブロック図である。
【図３】インターリーブ方式の原理を説明する図であ
り、（Ａ）メモリ内のデータ格納例を示す図、（Ｂ）は
バーストエラーを受けた受信信号のメモリへの書込み例
を示す図、（Ｃ）は（Ｂ）のデータをメモリから読出し
た場合にランダムエラーとなった例を示す図である。
り、（Ａ）メモリ内のデータ格納例を示す図、（Ｂ）は
バーストエラーを受けた受信信号のメモリへの書込み例
を示す図、（Ｃ）は（Ｂ）のデータをメモリから読出し
た場合にランダムエラーとなった例を示す図である。
１ 入力端子 ２ 分岐回路 ３，４ 検波器 ５，６ 直流オフセツト制御部 ７，８ Ａ／Ｄ変換器 ９ ディジタル型トランスバーサル等化器 １０ デインターリーブ回路 １１ 誤り訂正復号器 １２ 出力端子 １３ π／２シフタ １４ ＶＣＯ（電圧制御発振器） １５ レベル検出部 １６ 周波数検出部 １７，１８ 直流オフセツト制御時定数切替回路 １９ アンド回路
Claims (4)
- 【請求項１】 ディジタル無線伝送システムにおける復
調装置であって、受信入力を再生搬送波を用いてベース
バンド信号に変換する手段と、このベースバンド信号に
含まれる直流ドリフト干渉を補償するための直流オフセ
ット制御手段と、この補償後のベースバンド信号をディ
ジタル信号に変換する手段とを含む復調装置であって、
前記直流ドリフト干渉のレベルを検出するレベル検出手
段と、前記直流ドリフト干渉の周期を検出する周期検出
手段と、これ等レベル検出手段と周期検出手段との検出
結果に応じて前記直流オフセット制御手段の制御時定数
を制御する時定数制御手段とを含むことを特徴とする復
調装置。 - 【請求項２】 前記ディジタル信号のビット並び替えを
行うデインターリーブ手段と、このビット並び替え後の
ディジタル信号の誤り訂正をなす手段とを更に含むこと
を特徴とする請求項１記載の復調装置。 - 【請求項３】 前記レベル検出手段は前記直流ドリフト
干渉補償後のベースバンド信号のレベルを検出するレベ
ル検出器により構成されており、前記周期検出手段は前
記ベースバンド信号の直流ドリフトの周波数を検出する
周波数検出器により構成されていることを特徴とする請
求項１または２記載の復調装置。 - 【請求項４】 前記時定数制御手段は、前記直流ドリフ
ト干渉のレベルが所定値以上でかつその周期が所定値以
下のときに前記時定数を通常時のそれに比して小に切替
えるよう構成されていることを特徴とする請求項１〜３
いずれか記載の復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340682A JP2669332B2 (ja) | 1993-12-08 | 1993-12-08 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5340682A JP2669332B2 (ja) | 1993-12-08 | 1993-12-08 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162469A JPH07162469A (ja) | 1995-06-23 |
| JP2669332B2 true JP2669332B2 (ja) | 1997-10-27 |
Family
ID=18339306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5340682A Expired - Lifetime JP2669332B2 (ja) | 1993-12-08 | 1993-12-08 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669332B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4091671B2 (ja) * | 1995-08-08 | 2008-05-28 | 松下電器産業株式会社 | 直流オフセット補償装置 |
-
1993
- 1993-12-08 JP JP5340682A patent/JP2669332B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07162469A (ja) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0158719B1 (ko) | 에러 트래킹 루프 회로 | |
| US7949082B2 (en) | Phase lock loop and method for coded waveforms | |
| JPH098853A (ja) | 信号処理装置及び方法 | |
| EP1182839A2 (en) | Convolutionally encoded QAM transmission | |
| US5550506A (en) | DQPSK demodulator capable of improving a symbol error rate without decreasing a transmission rate | |
| EP1001580A1 (en) | Demodulator for differential phase shift keying signal using a maximum likelihood sequence estimator | |
| EP0913958B1 (en) | Diversity reception apparatus | |
| EP1102448A2 (en) | Adaptive phase demodulation | |
| JP2669332B2 (ja) | 復調装置 | |
| US5535244A (en) | Digital modulating/demodulating apparatus and a digital demodulating apparatus | |
| US20050135507A1 (en) | Apparatus and method for demodulation using detection of channel adaptive modulation scheme | |
| US4188615A (en) | Bit error detecting circuit for use in a digital signal transmission line | |
| KR960030596A (ko) | 디지탈 전송신호의 복원 장치 | |
| JP3712371B2 (ja) | 復調復号装置、受信装置および復調復号方法 | |
| US6813321B1 (en) | Digital demodulator | |
| EP1009123A2 (en) | Reed-solomon receiving ciruit | |
| JP3218474B2 (ja) | 受信用ａｇｃ回路 | |
| JP4336884B2 (ja) | 復調装置 | |
| JP2975937B1 (ja) | 誤り訂正装置 | |
| JP3237866B2 (ja) | 軟判定復号方法 | |
| JPH07307766A (ja) | 復調装置 | |
| JP3091273B2 (ja) | 位相尤度ダイバーシチ受信方式 | |
| JP2861778B2 (ja) | 復調装置 | |
| JPH0955771A (ja) | ディジタル伝送信号復調システム | |
| JP2022040440A (ja) | 搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070704 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |