JPS61108192A - Low temperature sintered multilayer ceramic substrate - Google Patents

Low temperature sintered multilayer ceramic substrate

Info

Publication number
JPS61108192A
JPS61108192A JP22951084A JP22951084A JPS61108192A JP S61108192 A JPS61108192 A JP S61108192A JP 22951084 A JP22951084 A JP 22951084A JP 22951084 A JP22951084 A JP 22951084A JP S61108192 A JPS61108192 A JP S61108192A
Authority
JP
Japan
Prior art keywords
weight
oxide
conductor
multilayer ceramic
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22951084A
Other languages
Japanese (ja)
Inventor
嶋田 勇三
和明 内海
正則 鈴木
秀男 高見沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22951084A priority Critical patent/JPS61108192A/en
Publication of JPS61108192A publication Critical patent/JPS61108192A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、多層セラミック基板、特に低温焼成が可能な
ため福金又は銀パラジウムを導電体として利用できる多
層セラミック基板に関する亀のである。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Application Field) The present invention relates to a multilayer ceramic substrate, and particularly to a multilayer ceramic substrate that can be fired at a low temperature and thus can utilize gold or silver palladium as a conductor.

(従来技術) 従来、高密度パッケージ用基板としては、アルミナ基板
上に導体配線層、絶縁層が交互に印刷された構造の多層
セラミック基板が使用されていた。
(Prior Art) Conventionally, a multilayer ceramic substrate having a structure in which conductive wiring layers and insulating layers are alternately printed on an alumina substrate has been used as a substrate for high-density packaging.

しかし、この基板を製造するためには、各層の印刷ごと
に焼成をくり返さなければならず、作業性・経済性にお
いても問題があり、また多層をく)返した際の基板表面
の平面性からも微細パターンの実現が困難で、5層程度
までしか積層することが出来なかった。更にこの方法に
おいては、基板の上下両面を微細にしかも有効に外部取
り出し端子等に利用することも困難であった。
However, in order to manufacture this board, firing must be repeated for each layer printed, which poses problems in terms of workability and economy, and the flatness of the board surface when the multiple layers are It was also difficult to realize fine patterns, and it was only possible to laminate up to about five layers. Furthermore, in this method, it is difficult to use both the upper and lower surfaces of the substrate as minute and effective external lead-out terminals.

近年、コンピュータ、通信9周辺端末装置等々の小型化
、高性能化を実現するためのIC,T、SIの発展はめ
ざましいものがあり、それに伴って、より高密度な実装
用基板の要求が高まっている。
In recent years, there has been a remarkable development in IC, T, and SI to realize the miniaturization and high performance of computers, communication peripheral terminal devices, etc., and the demand for higher-density mounting boards has increased accordingly. ing.

一方、アルミナグリーンシート積層法による多層セラミ
ック基板は、従来の多層基板の欠点を解決し、しかも近
年の高密度化LSI実装用基板として注目されている。
On the other hand, a multilayer ceramic substrate produced by the alumina green sheet lamination method solves the drawbacks of conventional multilayer substrates, and is attracting attention as a substrate for mounting high-density LSIs in recent years.

このアルミナグリーンシ一ト4”RN法による多層セラ
ミック基板の製造は次の工程に従って行なわれている。
The multilayer ceramic substrate is manufactured by the alumina green sheet 4''RN method according to the following steps.

まず、アルミナ原料粉末を有機バインダー、可ψ剤、有
機溶媒と共に混合し、泥漿化したのちキャスティング製
膜法等により有機フィルム上へグリーンシートを形成す
る。有機フィルムから剥離したグリーンシートを所望の
寸法にパッチングして、この上へ各種パターンの導体印
刷を行ない、印刷されたシートにドリルやビン等により
スルーホールを形成する。
First, alumina raw material powder is mixed with an organic binder, a lubricant, and an organic solvent to form a slurry, and then a green sheet is formed on an organic film by a casting method or the like. The green sheet peeled from the organic film is patched to a desired size, various patterns of conductors are printed on it, and through holes are formed in the printed sheet using a drill, bottle, etc.

このスルーホールを形成した導体印刷シートに上下導通
を行なう導体を埋め込んだのち、各シートを4*層し、
熱圧着して所定の寸法に切断してのち焼成する。また、
他の方法においては各グリーンシートにスルーホールを
形成してのち、各種パターンの導体印刷を行ない、次に
スルーホール部分へ導体を埋め込み、以下同様な工程を
経たのち、基板を作成する。このようなアルミナグリー
ンシート積層法では、アルミナを原料としているため焼
成温度は1500℃程度と高温で、必然的に用いる導体
としては、比抵抗の大きなW、Mo等の金属を使用しな
ければならず、還元雰囲気中で焼成を行なわなければな
らなかった。この場合、W、M。
After embedding a conductor for vertical conduction into the printed conductor sheet with the through holes formed therein, each sheet was layered in 4* layers.
It is thermocompressed, cut into predetermined dimensions, and then fired. Also,
In another method, after forming through-holes in each green sheet, various patterns of conductors are printed, conductors are then embedded in the through-holes, and similar steps are performed to form a substrate. In this alumina green sheet lamination method, since alumina is used as the raw material, the firing temperature is as high as 1,500°C, and the conductor must necessarily be a metal with a high resistivity, such as W or Mo. First, the firing had to be carried out in a reducing atmosphere. In this case, W, M.

等の金属の抵抗値から信号配線として微細化は困難であ
り、また還元雰囲気という条件から設備的にも不利であ
った。
It is difficult to miniaturize signal wiring due to the resistance value of metals such as metals, and it is also disadvantageous in terms of equipment because of the reducing atmosphere.

さらに、Mo、Wなどを導体として用いた多層セラミッ
ク基板では、基板上に抵抗やコンデンサをさらに厚膜法
によって一体化して形成しようとする場合、通常使用さ
れている厚膜ペーストでは空気中で700′C〜900
1Sで焼き付けるためMo、Wなどの導体が酸化してし
1う等々の問題があり、所期の目的を達成することがで
きなかった。
Furthermore, in multilayer ceramic substrates using Mo, W, etc. as conductors, when resistors and capacitors are further integrated on the substrate using a thick film method, the normally used thick film paste has a 'C~900
Since it is baked at 1S, there were problems such as oxidation of conductors such as Mo and W, and the intended purpose could not be achieved.

(発明の目的) 本発明の目的は、これらの欠点を除去17、多層化が容
易で、しかも高密度配線が可能であり、配線の接続の信
頼性も高く、半導体チップを直接マウントでき、量産化
が可能で、コストダウンが可能な多層セラミック基板を
提供することである。
(Objective of the Invention) The object of the present invention is to eliminate these drawbacks17, facilitate multilayering, enable high-density wiring, have high reliability of wiring connections, allow direct mounting of semiconductor chips, and facilitate mass production. It is an object of the present invention to provide a multilayer ceramic substrate that can be manufactured in a variety of ways and that can reduce costs.

(発明の構成) 本発明によれば5oob〜1051  の温度範囲で焼
結できる低温焼結材料のセラミックス層と、金又は銀パ
ラジウム又は銀又は銅又はニッケルの導電体層からなり
、該導電体が各層間の上下導通を行なうようにセラミッ
クス層中に形成されたスルーポール中にも充填され、更
に基板上下両面の外部端子部分に電気的に接続されるよ
うに形成されている構造をもつことを特徴とする低温焼
結多層セラミック基板が得られる。
(Structure of the Invention) According to the present invention, the ceramic layer is made of a low-temperature sintered material that can be sintered in a temperature range of 500 to 1051°C, and a conductor layer of gold, silver palladium, silver, copper, or nickel, and the conductor is It has a structure in which the through poles formed in the ceramic layer are also filled to provide vertical conduction between each layer, and are further formed to be electrically connected to the external terminal portions on both the upper and lower surfaces of the substrate. A characteristic low temperature sintered multilayer ceramic substrate is obtained.

(実施例1) 本実施例に用いた低温焼結材料としては酸化物換算表記
に従ったとき 酸化アルミニウム  55.0重量% 二酸化硅素     292重量% 酸化鉛        7.5重量% 酸化ホウ素      3.1重量% ■族元素酸化物    26重量% ■族元素酸化物    05重世% ■族元素酸化物    2.1重量% ンチウムおよび酸化亜鉛から選ばれる。■族元素酸化物
としては酸化チタン酸化ジルコニウムから選ばれ、また
I族元素酸化物としては酸化す) IJウム、酸化カリ
ウムから選ばれる。
(Example 1) The low-temperature sintered materials used in this example were: Aluminum oxide 55.0% by weight Silicon dioxide 292% by weight Lead oxide 7.5% by weight Boron oxide 3.1% by weight % Group ■ oxide 26% by weight Group ■ oxide 05% Group ■ oxide 2.1% by weight Selected from zinc oxide and zinc oxide. The group (I) element oxides are selected from titanium oxide, zirconium oxide, and the group I element oxides are selected from oxidized aluminum, potassium oxide, and potassium oxide.

上記組成の無機材料は750℃以上の温度で軟化反応を
起し、続いて850℃以上の温度において結晶化反応が
進行する。この結果900℃程度の低温において焼結反
応が十分完了し、緻密で機械的強度のすぐれた焼結体が
得られることになる。
The inorganic material having the above composition undergoes a softening reaction at a temperature of 750°C or higher, followed by a crystallization reaction at a temperature of 850°C or higher. As a result, the sintering reaction is sufficiently completed at a low temperature of about 900° C., resulting in a dense sintered body with excellent mechanical strength.

一方本実施例で用いた導電体材料としては銀パラジウム
であった。銀パラジウムの組成は銀が85wt%および
パラジウムが15wt%であり、この組成のペーストを
用いて900℃焼成した際のシート抵抗値はlO〜12
mΩ/口であった◇以下には上記低温焼結材料と銀パラ
ジウム導電体材料を用いて多層セラミック基板を製造す
る工程を説明する。
On the other hand, the conductor material used in this example was silver palladium. The composition of silver-palladium is 85 wt% silver and 15 wt% palladium, and when a paste with this composition is fired at 900°C, the sheet resistance value is lO ~ 12
mΩ/unit ◇ Below, a process for manufacturing a multilayer ceramic substrate using the above-mentioned low-temperature sintered material and silver-palladium conductor material will be explained.

まずセラミックス層を形成するための低温焼結材料の粉
末を用意しボールミルによシ湿式粉砕を48時間行なっ
た。粒度のコントロールされた粉末をポリビニルブチラ
゛−ル、ポリビニルアルコールあるいはポリアクリル系
樹脂などの有機バインダーとともに溶媒中に分散し泥漿
化する。この泥IJNrロールコーター法又はドクター
ブレード法によって10μ〜190μ程度の厚さの均一
なグリーンシートにする。このグリーンシートを170
MM×170wtHの形状に打ち抜き、該グリーンシー
トに上下導通を行なわせるに必要なスルーホールを板抜
き金型を使用して形成する。
First, a powder of a low-temperature sintering material for forming a ceramic layer was prepared and wet-pulverized in a ball mill for 48 hours. Powder with controlled particle size is dispersed in a solvent together with an organic binder such as polyvinyl butylene, polyvinyl alcohol, or polyacrylic resin to form a slurry. This mud IJNr is made into a uniform green sheet with a thickness of about 10 μm to 190 μm using a roll coater method or a doctor blade method. This green sheet is 170
The green sheet is punched into a shape of MM x 170wtH, and through holes necessary for vertical conduction are formed in the green sheet using a blanking die.

これらの打ち抜かれたグリーンシート上へ銀パラジウム
の導電体ペーストをスクリーン印刷法によって所定の位
1dに印刷すると同時にグリーンシートに設けられたス
ルーホール中に埋め込みを行なう。こうして導電体を印
刷し、スルーホールに埋め込んだグリーンシートを所定
の回路を形成するように積層し熱圧着する。その後、必
要な形状になるように外形を切断し、900℃程度の温
度で1時間空気中で焼成した。焼成の際その昇温過程で
500℃の非還元性雰囲気中で10時間保持して脱バイ
ンダーを充分に行なった。
A conductor paste of silver palladium is printed on the punched green sheets at predetermined positions 1d by screen printing, and at the same time it is embedded into the through holes provided in the green sheets. In this way, a conductor is printed, and the green sheets embedded in the through holes are laminated to form a predetermined circuit and bonded by thermocompression. Thereafter, the outer shape was cut into the required shape and baked in air at a temperature of about 900° C. for 1 hour. During the firing process, the binder was sufficiently removed by holding it in a non-reducing atmosphere at 500° C. for 10 hours.

このようにして得た低温焼結多層セラミック基板の模式
的断面図を第1図に示す。セラミックス層1の各層間に
は導電体層2が形成されておシ、層間の上下導通および
外部端子部3への電気的接続のためにセラミックス層の
スルーホール中へ導電体4が埋め込まれている。本実施
例においては導電体として銀パラジウム合金が形成され
ている。
A schematic cross-sectional view of the low-temperature sintered multilayer ceramic substrate thus obtained is shown in FIG. A conductor layer 2 is formed between each layer of the ceramic layer 1, and a conductor 4 is embedded in the through hole of the ceramic layer for vertical continuity between the layers and electrical connection to the external terminal section 3. There is. In this embodiment, a silver-palladium alloy is formed as the conductor.

(実施例2) 本実施例ではセラミックス材料としては酸化物換算表記
に従ったとき 酸化アルミニウム  60.Oi重量 %二酸化硅素    232重量% 酸化鉛        30重量% 酸化ホウ素      72重量% ■族元素酸化物    38重量% ■族元素酸化物    12重量% l族元素酸化物    16重1t96の組成である。
(Example 2) In this example, aluminum oxide was used as the ceramic material according to the oxide conversion notation 60. Oi weight % Silicon dioxide 232 weight % Lead oxide 30 weight % Boron oxide 72 weight % Group (1) element oxide 38 weight % Group (2) element oxide 12 weight % Group I element oxide 16 weight 1t96 composition.

一方導電体材料としては銀70 ’r@ fil 96
とパラジウム30重量%の組成を用いた。
On the other hand, silver 70'r@fil 96 is used as a conductor material.
A composition of 30% by weight of palladium was used.

多層セラミック基板の製造方法は実施例1と同様である
が無機材料の組成よシ焼成温度は1050tl:程度で
焼結を行なった。このようにして得た基板において導電
体のシート抵抗値は25〜30mΩ/口であり、機械的
性質としての抗折強度は2500に9/d以上を示して
おシボイドのない緻密な状態であった。
The method for manufacturing the multilayer ceramic substrate was the same as in Example 1, except that the composition of the inorganic material and the sintering temperature were approximately 1050 tl. In the substrate obtained in this way, the sheet resistance value of the conductor was 25 to 30 mΩ/hole, and the bending strength as a mechanical property was 9/d or more at 2500, and was in a dense state without grains. Ta.

また本実施例においては、窒素雰囲気にした中性雰囲気
で焼成を行なったが空気中焼成と同様な特性を示した。
Furthermore, in this example, the firing was performed in a neutral nitrogen atmosphere, but the same characteristics as those obtained when firing in air were obtained.

このことは導電体材料として銅。This means copper as a conductor material.

ニッケル等の比較的低融点のしかも酸化されやすい金槁
の使用を可能にするものである。
This makes it possible to use metals such as nickel, which have a relatively low melting point and are easily oxidized.

(実施例3) セラミックス材料としては酸化物換算表記に従ったとき 酸化アルミニウム  45.0重量% 二酸化硅素     10.2重量% 酸化鉛       184重量% 酸化ホウ素     10.2重量% ■族元素酸化物    88重量% ■族元素酸化物    51重量% l族元素酸化物    2.3重量% の組成である。(Example 3) As a ceramic material, when following oxide conversion notation Aluminum oxide 45.0% by weight Silicon dioxide 10.2% by weight Lead oxide 184% by weight Boron oxide 10.2% by weight ■Group element oxide 88% by weight ■Group element oxide 51% by weight Group I element oxide 2.3% by weight The composition is

導電体材料としては金を用いた。このセラミックス組成
の場合焼成温度は850℃程度で緻密に焼結が出来、焼
成後の導電体のシート抵抗値は3mΩ/口以下という極
めて低い特性を示した。
Gold was used as the conductor material. In the case of this ceramic composition, dense sintering was possible at a firing temperature of about 850°C, and the sheet resistance value of the conductor after firing was extremely low, 3 mΩ/mouth or less.

(実施例4) セラミックス材料の組成は次に示す。(Example 4) The composition of the ceramic material is shown below.

酸化アルミニウム  400 重量% 二酸化硅素     183 重量% 酸化鉛       11,0重量% 酸化ホウ素     145 重量% ■族元素酸化物   100 重置% ■族元素酸化物    21  重量%■族元素酸化物
    41 重量% 導電体材料としては銅を用い窒素ガスによる中性雰囲気
中で5ootの温度で焼成した。銅を用いることによシ
多層セラミック基板の低コスト化が可能となった。
Aluminum oxide 400% by weight Silicon dioxide 183% by weight Lead oxide 11.0% by weight Boron oxide 145% by weight ■Group element oxide 100 Weight% ■Group element oxide 21% by weight■Group element oxide 41% by weight Conductor material Copper was used and fired at a temperature of 5 feet in a neutral atmosphere of nitrogen gas. By using copper, it has become possible to reduce the cost of multilayer ceramic substrates.

(実施例5) セラミックス材料は次の組成である。(Example 5) The ceramic material has the following composition.

酸化アルミニウム  50.0重量% 二酸化硅素     22.1重量% 酸化鉛        82重−址% 酸化ホウ素     137重−祉% If族元素酸化物    10重量% 1v族元素酸化物    23重量% ■族元素酸化物    27重量% 導電体材料にはニッケル金属を用い焼成雰囲気は中性雰
囲気で1001程度の焼成温度で緻密な多層セラミック
基板の焼結体を得た。
Aluminum oxide 50.0% by weight Silicon dioxide 22.1% by weight Lead oxide 82% by weight Boron oxide 137% by weight If group element oxide 10% by weight Group 1V element oxide 23% by weight Group ■ oxide 27 Weight % Nickel metal was used as the conductor material, and a dense sintered body of a multilayer ceramic substrate was obtained at a firing temperature of about 100% in a neutral firing atmosphere.

(発明の効果) 本発明と従来のアルミナグリーンシート法多層セラミッ
ク基板との比較においては、セラミックス材料の焼成温
度が従来の1500℃以上という高温から800〜10
50℃の低温化が行なえたことによる中性あるいは酸化
性雰囲気で焼成可能な導電体材料たとえば金、銀パラジ
ウム、銀、銅、ニッケルが利用できるようになシ、高密
度配線が可能となった。また他の厚膜多層法等倉較べて
も高密度多層化が容易となり、配線の接続信頼性も高く
、量産化が可能でコストダウンが可能な多層セラミック
基板が提供できるようになった。
(Effects of the Invention) In a comparison between the present invention and a conventional alumina green sheet method multilayer ceramic substrate, the firing temperature of the ceramic material was increased from the conventional high temperature of 1,500°C to 800°C to 10°C.
The ability to lower the temperature to 50°C has made it possible to use conductor materials that can be fired in neutral or oxidizing atmospheres, such as gold, silver palladium, silver, copper, and nickel, making high-density wiring possible. . Furthermore, compared to other thick-film multilayer methods, it has become easier to achieve high-density multilayering, has high wiring connection reliability, and has made it possible to provide multilayer ceramic substrates that can be mass-produced and reduce costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一例を示す模式的断面図である。 図において 1・・・セラミックス層、2・・・導電体層、3・・・
外部端子部、4・・・導電体
FIG. 1 is a schematic cross-sectional view showing an example of the present invention. In the figure, 1...ceramic layer, 2...conductor layer, 3...
External terminal section, 4... conductor

Claims (1)

【特許請求の範囲】[Claims] 多層セラミック基板の構造において低温焼結材料のセラ
ミックス層と、金又は銀パラジウム又は銀又は銅又はニ
ッケルの導電体層から成り、該導電体が多層間を電気的
に通じるようにセラミックス層中に形成されたスルーホ
ール中にも充填され、更に基板両面の外部端子部分に電
気的に接続されるように形成されていることを特徴とす
る低温焼結多層セラミック基板。
The structure of a multilayer ceramic substrate consists of a ceramic layer made of a low-temperature sintered material and a conductor layer of gold, silver palladium, silver, copper, or nickel, and the conductor is formed in the ceramic layer so that the conductor is electrically connected between the multilayers. 1. A low-temperature sintered multilayer ceramic substrate, characterized in that the through-holes are also filled, and further the substrate is formed so as to be electrically connected to external terminal portions on both sides of the substrate.
JP22951084A 1984-10-31 1984-10-31 Low temperature sintered multilayer ceramic substrate Pending JPS61108192A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22951084A JPS61108192A (en) 1984-10-31 1984-10-31 Low temperature sintered multilayer ceramic substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22951084A JPS61108192A (en) 1984-10-31 1984-10-31 Low temperature sintered multilayer ceramic substrate

Publications (1)

Publication Number Publication Date
JPS61108192A true JPS61108192A (en) 1986-05-26

Family

ID=16893304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22951084A Pending JPS61108192A (en) 1984-10-31 1984-10-31 Low temperature sintered multilayer ceramic substrate

Country Status (1)

Country Link
JP (1) JPS61108192A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279695A (en) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス Ceramic multilayer wiring board
JPS6356997A (en) * 1986-08-27 1988-03-11 松下電器産業株式会社 Ceramic multylayer board
JPH01138792A (en) * 1987-11-25 1989-05-31 Narumi China Corp Ceramic multilayer circuit substrate
JPH01173697A (en) * 1987-12-27 1989-07-10 Narumi China Corp Ceramic circuit board
JPH02122598A (en) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd Ceramic multilayer wiring board and manufacture thereof
JPH0472696A (en) * 1990-07-12 1992-03-06 Narumi China Corp Ceramic multilayer circuit board and manufacture thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62279695A (en) * 1986-05-29 1987-12-04 株式会社住友金属セラミックス Ceramic multilayer wiring board
JPH0569319B2 (en) * 1986-05-29 1993-09-30 Sumitomo Metal Ceramics Inc
JPS6356997A (en) * 1986-08-27 1988-03-11 松下電器産業株式会社 Ceramic multylayer board
JPH0426799B2 (en) * 1986-08-27 1992-05-08 Matsushita Electric Ind Co Ltd
JPH01138792A (en) * 1987-11-25 1989-05-31 Narumi China Corp Ceramic multilayer circuit substrate
JPH01173697A (en) * 1987-12-27 1989-07-10 Narumi China Corp Ceramic circuit board
JPH02122598A (en) * 1988-10-31 1990-05-10 Taiyo Yuden Co Ltd Ceramic multilayer wiring board and manufacture thereof
JPH0472696A (en) * 1990-07-12 1992-03-06 Narumi China Corp Ceramic multilayer circuit board and manufacture thereof

Similar Documents

Publication Publication Date Title
JP3528037B2 (en) Manufacturing method of glass ceramic substrate
JPS608229B2 (en) multilayer ceramic substrate
JPS61108192A (en) Low temperature sintered multilayer ceramic substrate
JPS5917232A (en) Composite laminated ceramic part and method of producing same
JP4038602B2 (en) Conductive paste and ceramic multilayer substrate
JPH0816021B2 (en) Multi-layer glass ceramic substrate and manufacturing method thereof
JPH0155594B2 (en)
JPS62244631A (en) Manufacture of composite laminated ceramic part
JP4077625B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JP2712930B2 (en) Multilayer glass ceramic substrate and manufacturing method thereof
JP2513382B2 (en) Method for manufacturing multilayer glass ceramic substrate
JP2504351B2 (en) Multi-layer glass ceramic substrate and manufacturing method thereof
JP2011029534A (en) Multilayer wiring board
JP3426920B2 (en) Wiring board
JPH0544200B2 (en)
JPH10256730A (en) Multilayer ceramic board
JPS60165795A (en) Multilayer board and method of producing same
JP2504350B2 (en) Multi-layer glass ceramic substrate and manufacturing method thereof
JP2504349B2 (en) Multi-layer glass ceramic substrate and manufacturing method thereof
JPS6164189A (en) Method of producing ceramic multilayer circuit board
JP3934811B2 (en) High thermal expansion glass ceramic sintered body and manufacturing method thereof, wiring board and mounting structure thereof
JP2006228777A (en) Conductive paste and manufacturing method of wiring board
JPS60167489A (en) Method of producing ceramic circuit board
JP4044752B2 (en) Low temperature fired porcelain composition and method for producing low temperature fired porcelain
JPH0253951B2 (en)