JPH0426799B2 - - Google Patents

Info

Publication number
JPH0426799B2
JPH0426799B2 JP61200911A JP20091186A JPH0426799B2 JP H0426799 B2 JPH0426799 B2 JP H0426799B2 JP 61200911 A JP61200911 A JP 61200911A JP 20091186 A JP20091186 A JP 20091186A JP H0426799 B2 JPH0426799 B2 JP H0426799B2
Authority
JP
Japan
Prior art keywords
substrate
conductor
temperature
multilayer
fired
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61200911A
Other languages
Japanese (ja)
Other versions
JPS6356997A (en
Inventor
Koichi Kumagai
Shinji Shimazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP20091186A priority Critical patent/JPS6356997A/en
Publication of JPS6356997A publication Critical patent/JPS6356997A/en
Publication of JPH0426799B2 publication Critical patent/JPH0426799B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】[Detailed description of the invention]

産業上の利用分野 本発明は、セラミツク多層基板、特に低温焼成
可能なセラミツク多層基板に関するものである。 従来の技術 近年、電子回路には、厚膜印刷法により簡便に
回路形成できる熱放散性の優れたセラミツク基板
を使用した電子回路が使用されている。そして、
より小型高性能化を実現する為に多層電子回路基
板が使用され始めている。 多層回路基板を製造する方法は一般的には次に
述べる(a)、(b)、(c)の三種類がある。 (a) セラミツク焼結体上での印刷多層法 (b) グリーンシート上での印刷多層法 (c) グリーンシート積層多層法 (a)のセラミツク焼結体上での印刷多層法による
多層基板の製造方法を説明すると、第2図にその
プロセスを示すように、まず基板となるセラミツ
ク焼結体上に第1導体層を印刷・乾燥・焼成し、
次に第1絶縁層を印刷・乾燥、焼成し、その上に
第2絶縁層を印刷・乾燥し、第2導体層を印刷・
乾燥し、第2絶縁層ごと一括焼成する。この際、
第1及び第2絶縁層はヴイアホールと呼ばれる微
小孔が形成されるように印刷し、その微小孔中に
第2導体層に用いられる材料が充填されるように
第2導体層を印刷することにより第1導体層と第
2導体層とが接続される。次に第2導体層上に第
3絶縁層を印刷・乾燥・焼成し、第2絶縁層以降
と同手順で層数を重ねていく。 (b)のグリーンシート上での印刷多層法による多
層基板の製造方法は、第3図にそのプロセスを示
すように、まず焼成後基板となるセラミツクのグ
リーンシート上に第1導体層を印刷・乾燥し、次
にその上に第1絶縁層を印刷・乾燥し、引き続き
第2導体層、第2絶縁層の印刷・乾燥を行ない、
以降同手順で層数を繰り返し、グリーンシートと
導体層と絶縁層とを一括焼成する。 (c)のグリーンシート積層多層法による多層基板
の製造方法は、第1図にそのプロセスを示すよう
に、まず複数枚のセラミツクのグリーンシートそ
れぞれに異なるパターンの微小孔を形成(ステツ
プ1〜3)、それぞれ異なるパターンの導体層を
印刷・乾燥する(ステツプ4〜9)。次に導体パ
ターンの異なるグリーンシート同士を所望枚数積
層し(ステツプ10)、適度な圧力と適度な温度の
もとで圧着し(ステツプ11)、所望の外形寸法に
切断してから焼成する(ステツプ12・13)。各導
体層間の導通はグリーンシートの微小孔に充填さ
れた導体により行なわれる。 (b)、(c)の製造方法においては共に基板焼成の後
に最上層の厚膜形成を行なう(cではステツプ
14)。 (a)、(b)、(c)の三種類の製造方法を比較すると、
(a)は比較的簡単な技術で多層化が可能であるが、
実質的な層数限界は4〜6層であり、それ以上の
層数は表面の凹凸が激しくなり実用に耐えない。
(b)はグリーンシートと印刷した絶縁層と導体層と
を一度に焼成することによりプロセスの合理化を
行なうことができる。しかい(b)も(a)同様に、層数
を増すと表面の凹凸が大きくなるのでやはり限界
層数は4〜6層である。(c)は理論的に層数は無限
に可能であり、現実的にも30〜40層程度の多層基
板が報告されている。しかし、その製造にはきわ
めて高度な技術を要し、プロセス的課題も多い。 以上の(a)、(b)、(c)の三種類の製造方法のうち、
本発明は(c)のグリーンシート積層多層法に関する
ものである。第3図を参照してこのグリーンシー
ト積層多層法についてより詳細に従来技術を述べ
る。 従来技術の第一例 第一例は高温焼成型の多層基板製造法であつ
て、まず、アルミナパウダーと有機物の混合体を
所定の厚みに成形したグリーンシート複数枚に対
し、ヴイアホールとなる微小孔をそれぞれに異な
るパターンで形成し、それぞれ異なるパターンの
導体層を印刷・乾燥する。導体材料には主にW、
Moが使用される。ヴイアホールへの導体材料の
充填は導体の印刷工程と同時に行なうか、もしく
は印刷工程の前にヴイアホール単独に導体材料を
充填する。導体の乾燥後に各々異なる導体パター
ンを形成したグリーンシートを所定枚数積層し、
適度な温度下で加圧一体化する。次に、所望の外
形寸法に切断し、約1600℃の還元性雰囲気中で焼
成し、多層基板となる。焼成された基板は充分洗
浄され、以降最上層の厚膜形成工程(ステツプ
14)へと進む。 (従来技術の第二例) 第二例は低温焼成型の多層基板の製造法であつ
て、特公昭59−22399号公報に開示されるように、
セラミツク層にB2O3−SiO2−PbO−Al2O3系材
料を用いる。まず、B2O3−SiO2−PbO−Al2O3
系材料と有機物の混合体を所定の厚みに成形した
グリーンシート複数枚に対し、ヴイアホールとな
る微小孔をそれぞれに異なるパターンで形成し、
それぞれ異なるパターンの導体層を印刷・乾燥す
る。導体材料にはAg、Au、Pd、Pt等の単体あ
るいはこれらの合金が使用される。ヴイアホール
への導体材料の充填は導体の印刷工程と同時に行
なうか、もしくは印刷工程の前にヴイアホール単
独に導体材料を充填する。導体の乾燥後に各々異
なる導体パターンを形成したグリーンシートを所
定枚数積層し、適度な温度下で加圧一体化する。
次に、所望の外形寸法に切断し、700℃〜1400℃
の空気中で焼成し多層基板となる。焼成された基
板は充分洗浄され、以降最上層の厚膜形成工程へ
と進む。 (従来技術の第三例) 第三例は第二例と同様に低温焼成型の多層基板
の製造法であつて、特開昭60−235744号公報また
は特願昭60−186919号に開示されるように、基板
組成物にB2O3−SiO2−(Al2O3、ZrO2、TiO2)系
材料を用いる。その製造プロセスは従来技術の第
二例と同一であるため説明は省略する。 発明が解決しようとする問題点 しかしながら上記のような従来技術の第一例で
は、焼成温度が高く還元性雰囲気を使用するため
設備費用が高く、取扱いも不便であつた。また、
グリーンシート材料にアルミナを使用しており、
焼成温度が高いため、導体材料にはW、Mo等の
高融点金属しか使用できず、結果として導体の抵
抗値(W、Moは7〜15mΩ/□)が高くなると
いう問題点を有していた。 また、従来技術の第二例及び第三例では、上記
第一例の問題点は解決できるが、耐熱性がなく表
面厚膜材料を印刷・乾燥後に850℃程度で焼成し
た時に大きな反りが発生するという問題点と、基
板を内部導体と一括焼成した時に基板材料中に内
部導体成分が拡散して層間・層内の絶縁抵抗値が
小さくなるという問題点があつた。 本発明は上記問題点を鑑み、導体材料にAg、
Au、Pd、Pt等の単体あるいはこれらの合金であ
る抵抗値の低い低融点金属を使用し、焼成温度は
低く空気中焼成を可能にして設備費用を低減し、
取り扱いも容易にすることを目的とし、かつ耐熱
性を向上させ、基板材料中への内部導体成分の拡
散を抑止したセラミツク多層基板を提供するもの
である。 問題点を解決するための手段 上記問題点を解決するために本発明のセラミツ
ク多層基板は、酸化物に換算して、 Al2O3、ZrO2、TiO2のうち少なくとも1種
32〜65重量% (以下単に%で表す) SiO2 8〜27% B2O3 5〜18% BaO、SrO、CaO、MgOのうち少なくとも1種
6〜22% ZnO 0.5〜8% Na2O、K2O、Li2Oのうち少なくとも1種
0.01〜7% の組成の無機組成物により複数の導体層を絶縁す
る絶縁層を形成するものである。 また、本発明のセラミツク多層基板は、より好
まくは酸化物に換算して、 Al2O3、ZrO2、TiO2のうち少なくとも1種
45〜65% SiO2 9〜16% B2O3 6〜12% BaO、SrO、CaO、MgOのうち少なくとも1種
7〜18% ZnO 1〜4% Na2O、K2O、Li2Oのうち少なくとも1種
0.01〜3% の組成からなる無機組成物により絶縁層を形成す
るとより一層好適である。 作 用 本発明のセラミツク多層基板は、約870℃〜950
℃の低温で焼結可能な無機組成物により絶縁層が
形成されており、しかも電子回路形成用のセラミ
ツク基板としての特性を充分発揮する。 本発明では、導体材料として低融点金属である
Ag、Au、Pd、Pt等の単体あるいはこれらの合
金の使用が可能であり、これら金属は空気中でも
酸化しにくいため還元性の焼成雰囲気は不必要で
あり、Au、Agは抵抗値(1〜3mΩ/□)が
W、Moのそれ(7〜15mΩ/□)よりも低い。
従つて、空気中低温焼成により設備費も小さく済
み、取扱いも簡便になる。 さらに、本発明のセラミツク多層基板は耐熱性
に優れているため、表面厚膜材料を850℃程度の
温度で焼成しても反りが発生せず、また、基板を
内部導体と一括焼成した時に内部導体成分が基板
材料中に拡散しないので、層間・層内の絶縁抵抗
値が優れている。 本発明の組成物における限定理由は次の通りで
ある。 SiO2は基板を構成する基本組成物であつてガ
ラス形成の主材料である。SiO2が5%未満では
焼結温度が高くなり、Ag、Au、Pt、Pdの低融
点金属を内部導体として使用できなくなり、焼成
収縮率のばらつきが大きくなる。またSiO2が55
%を超えると曲げ強さが小さくなり過ぎ、さらに
焼成収縮率のばらつきが大きくなり、基板として
の実用性に耐えない。また、SiO2が8%未満あ
るいは、27%を超えると他の組成元素との結晶化
バランスがくずれ、焼結温度、焼成収縮率、曲げ
強さ等の特性はほぼ満足し得るが耐熱性と内部導
体成分の拡散に問題が生じる。すなわち、SiO2
が多すぎ、また足りなくなると結晶化バランスが
くずれ基板中の非晶質部分が多くなり、再焼成時
の軟化、組成成分の移動が大きくなる。つまり、
表面厚膜材料を850℃程度で焼成(基板としては
再焼成を受ける)すると基板の軟化により大きく
反り等の変形が生じる。基板を全面支持ではなく
両端支持して焼成した時にもつともその影響が顕
著である。また、組成成分の移動が大きくなる
と、内部導体成分が基板側に、そして基板の組成
物成分が内部導体側に拡散し、結果として層内、
層間の絶縁抵抗値が劣化する。 SiO2はより望ましくは、9〜16%がよい。 B2O3もまた基板構成の基本組成物であり、
B2O3が1%未満では吸水性を帯び曲げ強さも低
い。またB2O3が30%を超えると焼結時にセラミ
ツクの変形が著しくなる。また、B2O3が5%未
満あるいは18%を超えるとSiO2と同様に結晶化
バランスがくずれ、同じ様な現象と問題を生じ
る。より望ましくは、B2O3は6〜12%である。 MgO、CaO、ZnO、BaO、SrOは基板の焼結
性向上及び熱膨脹係数の制御、さらには誘電正接
を良好にする目的で添加される。MgO、CaO、
ZnO、BaO、SrOのうち少なくとも1種が0.05%
未満では焼結性が不充分であり、25%を超えると
誘電正接が大きくなり好ましくない。熱膨脹係数
は基板の用途により種々制御されるが、通常の厚
膜混成集積回路として用いる場合、特に厚膜導体
ペースト及び厚膜抵抗ペーストにより回路形成を
行なう場合はアルミナの熱膨脹係数(6.0〜6.5)
×10-6/℃に一致させるのが好ましく、またICの
シリコンチツプを直接基板に実装する場合はシリ
コンの熱膨脹係数4×10-6/℃に一致させるのが
好ましい。熱膨脹係数だけで基板の良否判断は難
しいが、両者の値と比較して大きく離れた値を持
つ基板は実用に耐えない。 また、BaO、SrO、CaO、MgOのうち少なく
とも1種が6%未満、あるいは、22%を超えると
結晶化バランスをくずし、ZnOが0.5%未満ある
いは8%を超えると結晶化バランスをくずし、い
ずれもSiO2により結晶化バランスがくずれた時
の現象が同様に生じ問題がある。また、より望ま
しくは、BaO、SrO、CaO、MgOのうち少なく
とも1種が7〜18%である。 K2O、Na2O、Li2Oは基板の焼結性向上及び吸
水性の防止、さらには基板の変形を抑える目的で
添加する。K2O、Na2O、Li2Oのうち少なくとも
1種が0.01%未満では基板の変形が著しくなり、
大きく基板が反る。K2O、Na2O、Li2Oのうち少
なくとも1種が10%を超えると焼結が不充分とな
り吸水性を帯びる。 また、Na2O、K2O、Li2Oのうち少なくとも1
種が0.01%未満あるいは7%を超えると、結晶化
バランスをくずす。より望ましくは、N2O、
K2O、Li2Oのうち少なくとも1種は0.01〜3重量
%である。 Al2O3、ZrO2、TiO2は基板のフイラーとして
使われ、主に曲げ強さの向上と焼成収縮率のばら
つきの抑制のために添加される。 Al2O3、ZrO2、TiO2のうち少なくとも1種が
32%未満では曲げ強さが過ぎ焼成収縮率のばらつ
きも大きく実用に耐えない。またAl2O3、ZrO2
TiO2のうち少なくとも1種が69%を超えると焼
結温度が高くなりかつ焼結が不充分で吸水性を帯
び、また曲げ強さも小さくなる。 またAl2O3、ZrO2、TiO2のうち少なくとも1
種が32%未満あるいは、69%を超えると結晶化バ
ランスをくずす。より望ましくは、Al2O3
ZrO2、TiO2のうち少なくとも1種が45〜65%で
ある。 実施例 以下本発明の多層基板用誘電体組成物の実施例
について説明する。 まずガラスの調整に当つては、後掲の第1表に
示した組成になるように基本組成物の各原料を秤
量してバツチを調整し、このバツチを1400〜1500
℃で1〜3時間加熱して溶融し、例えばロールア
ウト法等によりガラス板を成形する。次いでのガ
ラス板をアルミナボールなどで平均粒径0.5〜5μ
mの粉末とし、同粒径程度の添加物を加えること
により本発明の誘電体組成物が製造される。な
お、この際用いられる原料粉末は明確化のため酸
化物に換算表記したが、鉱物、酸化物、炭酸塩、
水酸化物などの形でも通常の方法により使用され
るのは勿論である。 次に、このようにして得られた誘電体組成物を
使用したグリーンシート積層多層法によるセラミ
ツク多層基板の製造方法の一例を述べる。 まず上記組成物100重量部に対して、ポリビニ
ルブチラール10重量部、ジブチルフタレート6重
量部、グリセリルモノオレエート0.4重量部、1,
1,1−トリクロルエタン20重量部、イソプロピ
ルアルコール39重量部を加え、24時間ボールミル
混合を行ないスラリをつくつた。このスラリでポ
リエステルフイルム上にドクターブレード法によ
り厚み0.1mmのグリーンシートを製造し、充分な
エージングを行ない、ヴイアホールとなる微小孔
を機械的な加工により形成した。次いで、このヴ
イアホールにメタルマスクを用いた印刷法により
導体材料を充填した。使用した導体材料は95%の
Agと5%のPdよりなる合金であつた。 次に、同じ導体材料により導体層をグリーンシ
ートに印刷・乾燥した。ヴイアホールパターン、
導体印刷パターンが各々異なるグリーンシート複
数枚を、80℃の温度下で200Kg/cm2の圧力で密着
させ加圧一体化した。次に外形切断の後に最大温
度870〜1340℃、最大温度保持時間60分にて焼成
した。焼成された多層基板は、純水で超音波洗浄
後、基板両面に厚膜回路を形成して、電子回路と
しての機能が発揮される基板として完成した。 上記製造法により得た基板としての特性を第2
表に示す。特性は、上記の電子回路としての機能
が発揮される基板について曲げ強さ、吸水率、誘
電正接を測定した。また、同表の焼結温度はそれ
ぞれの組成物についてあらかじめ示差熱分析より
おおよその焼結温度を推定しておき、吸水率0.0
%であり、なおかつ曲げ強さが最大になる焼結温
度を選択した。反り変形の有無については、基板
焼結後、外観形状を目視で観察して、基板表面の
凹凸及び反りうねり、また大きな変形があるもの
に関して実用に耐えないとした。 また、耐熱性については、支持スパン100mmで
焼結後の基板を両端支持し、ピーク温度保持時間
15分で基板の反りが0.3mm/100mm以上の反りが発
生した温度をその基板の耐熱限界温度とした。
820℃以上の耐熱限界温度があれば実用上問題な
いが、より望ましくは850℃以上の特性が欲しい。
820℃未満は不合格である。また、内部導体成分
(本実験では内部導体としてAg−Pdを使用した
ので、Ag成分の拡散に特に着目した)の拡散に
ついては、基板断面の特性X線像より拡散深さを
観察・測定し、実用上10μm未満であれば問題が
なく、より望ましくは3μm程度未満の拡散深さ
であつて欲しい。10μmを超える拡散は不合格と
した。
INDUSTRIAL APPLICATION FIELD The present invention relates to a ceramic multilayer substrate, particularly a ceramic multilayer substrate that can be fired at a low temperature. BACKGROUND OF THE INVENTION In recent years, electronic circuits using ceramic substrates with excellent heat dissipation properties and which can be easily formed by thick film printing have been used. and,
Multilayer electronic circuit boards are beginning to be used to achieve smaller size and higher performance. There are generally three types of methods for manufacturing multilayer circuit boards: (a), (b), and (c) described below. (a) Printing multilayer method on ceramic sintered body (b) Printing multilayer method on green sheet (c) Green sheet lamination multilayer method Multilayer substrate by printing multilayer method on ceramic sintered body in (a) To explain the manufacturing method, as shown in Figure 2, first a first conductor layer is printed, dried, and fired on a ceramic sintered body that will serve as a substrate.
Next, the first insulating layer is printed, dried, and fired, the second insulating layer is printed and dried on top of that, and the second conductive layer is printed and dried.
It is dried, and the second insulating layer is fired all at once. On this occasion,
The first and second insulating layers are printed so that micro holes called via holes are formed, and the second conductor layer is printed so that the material used for the second conductor layer is filled into the micro holes. The first conductor layer and the second conductor layer are connected. Next, a third insulating layer is printed, dried, and fired on the second conductor layer, and the layers are stacked in the same manner as the second and subsequent insulating layers. In the manufacturing method of a multilayer board using the multilayer printing method on a green sheet (b), as shown in Figure 3, the first conductor layer is first printed on a ceramic green sheet that will become the substrate after firing. dry, then print and dry a first insulating layer thereon, then print and dry a second conductive layer and a second insulating layer,
Thereafter, the same procedure is repeated for each number of layers to collectively fire the green sheet, conductor layer, and insulating layer. In the method for manufacturing a multilayer board using the green sheet lamination multilayer method (c), as shown in Figure 1, micropores with different patterns are first formed in each of a plurality of ceramic green sheets (steps 1 to 3). ), and print and dry conductor layers with different patterns (steps 4 to 9). Next, the desired number of green sheets with different conductor patterns are stacked together (Step 10), crimped together under moderate pressure and temperature (Step 11), cut into desired external dimensions, and then fired (Step 10). 12・13). Electrical conduction between each conductor layer is achieved by conductors filled in micropores in the green sheet. In both manufacturing methods (b) and (c), the thick film of the top layer is formed after baking the substrate (in c, the step
14). Comparing the three manufacturing methods (a), (b), and (c),
(a) can be multilayered with relatively simple technology, but
The practical limit on the number of layers is 4 to 6 layers, and if the number of layers is more than that, the surface becomes extremely uneven and is not suitable for practical use.
In (b), the process can be streamlined by firing the green sheet, printed insulating layer, and conductive layer at the same time. However, in case of (b), similarly to (a), as the number of layers increases, the surface unevenness increases, so the limit number of layers is 4 to 6 layers. The number of layers in (c) is theoretically possible to be infinite, and in reality, multilayer substrates with about 30 to 40 layers have been reported. However, manufacturing them requires extremely advanced technology and there are many process issues. Among the above three manufacturing methods (a), (b), and (c),
The present invention relates to the green sheet lamination multilayer method (c). With reference to FIG. 3, the conventional technique of this green sheet lamination multilayer method will be described in more detail. First example of conventional technology The first example is a high-temperature firing multilayer board manufacturing method, in which microscopic holes, which will become via holes, are formed in multiple green sheets made of a mixture of alumina powder and organic matter molded to a predetermined thickness. Each conductor layer is formed with a different pattern, and a conductor layer with a different pattern is printed and dried. Conductor materials mainly include W,
Mo is used. The via holes are filled with the conductive material at the same time as the conductor printing process, or the via holes are filled with the conductive material alone before the printing process. After the conductor has dried, a predetermined number of green sheets each with a different conductor pattern are laminated,
Integrate under pressure at moderate temperature. Next, it is cut into desired external dimensions and fired in a reducing atmosphere at approximately 1600°C to form a multilayer substrate. The fired substrate is thoroughly cleaned and then undergoes the thick film formation process (step) for the top layer.
Proceed to step 14). (Second example of prior art) The second example is a method for manufacturing a low-temperature firing multilayer board, and as disclosed in Japanese Patent Publication No. 59-22399,
A B2O3 - SiO2 - PbO - Al2O3 - based material is used for the ceramic layer. First, B 2 O 3 −SiO 2 −PbO−Al 2 O 3
A mixture of green materials and organic matter is formed into multiple green sheets to a predetermined thickness, and micropores that become via holes are formed in different patterns on each green sheet.
Print and dry conductor layers with different patterns. Single elements such as Ag, Au, Pd, and Pt, or alloys thereof, are used as the conductor material. The via holes are filled with conductive material at the same time as the conductor printing process, or the via holes are filled with the conductive material alone before the printing process. After the conductors are dried, a predetermined number of green sheets each having a different conductor pattern are laminated and integrated under pressure at an appropriate temperature.
Next, cut to desired external dimensions and heat at 700℃ to 1400℃.
It is fired in air to form a multilayer substrate. The fired substrate is thoroughly cleaned and then proceeds to the step of forming the thick film of the uppermost layer. (Third Example of Prior Art) The third example is a method for manufacturing a multilayer board of low temperature firing type, similar to the second example, and is disclosed in Japanese Patent Application Laid-Open No. 60-235744 or Japanese Patent Application No. 186919-1982. A B2O3 - SiO2- ( Al2O3 , ZrO2 , TiO2 ) based material is used for the substrate composition. The manufacturing process is the same as the second example of the prior art, so the explanation will be omitted. Problems to be Solved by the Invention However, in the first example of the prior art as described above, the firing temperature was high and a reducing atmosphere was used, resulting in high equipment costs and inconvenience in handling. Also,
Alumina is used as the green sheet material.
Due to the high firing temperature, only high-melting point metals such as W and Mo can be used as conductor materials, resulting in a high resistance value of the conductor (7 to 15 mΩ/□ for W and Mo). Ta. In addition, although the second and third examples of the conventional technology can solve the problems of the first example, they do not have heat resistance and cause large warping when the surface thick film material is fired at about 850 degrees Celsius after printing and drying. Another problem was that when the substrate was fired together with the internal conductor, the internal conductor components were diffused into the substrate material, reducing the insulation resistance value between and within the layers. In view of the above problems, the present invention uses Ag as a conductor material.
We use low melting point metals with low resistance such as Au, Pd, Pt, etc. alone or their alloys, and the firing temperature is low, allowing firing in air to reduce equipment costs.
The object of the present invention is to provide a ceramic multilayer substrate that is easy to handle, has improved heat resistance, and suppresses diffusion of internal conductor components into the substrate material. Means for Solving the Problems In order to solve the above problems, the ceramic multilayer substrate of the present invention contains at least one of Al 2 O 3 , ZrO 2 , and TiO 2 in terms of oxides.
32 to 65% by weight (hereinafter simply expressed as %) SiO 2 8 to 27% B 2 O 3 5 to 18% At least one of BaO, SrO, CaO, and MgO
6-22% ZnO 0.5-8% At least one of Na 2 O, K 2 O, Li 2 O
An insulating layer that insulates a plurality of conductor layers is formed using an inorganic composition having a composition of 0.01 to 7%. Further, the ceramic multilayer substrate of the present invention preferably contains at least one of Al 2 O 3 , ZrO 2 , and TiO 2 in terms of oxides.
45-65% SiO 2 9-16% B 2 O 3 6-12% At least one of BaO, SrO, CaO, MgO
7-18% ZnO 1-4% At least one of Na 2 O, K 2 O, Li 2 O
It is even more preferable to form the insulating layer with an inorganic composition having a composition of 0.01 to 3%. Function The ceramic multilayer substrate of the present invention has a temperature of approximately 870°C to 950°C.
The insulating layer is formed of an inorganic composition that can be sintered at low temperatures of 0.degree. C., and exhibits sufficient characteristics as a ceramic substrate for forming electronic circuits. In the present invention, the conductor material is a low melting point metal.
Ag, Au, Pd, Pt, etc. alone or their alloys can be used, and since these metals are difficult to oxidize even in the air, a reducing firing atmosphere is unnecessary. 3 mΩ/□) is lower than that of W and Mo (7 to 15 mΩ/□).
Therefore, low-temperature firing in air reduces equipment costs and facilitates handling. Furthermore, since the ceramic multilayer board of the present invention has excellent heat resistance, no warping occurs even when the surface thick film material is fired at a temperature of about 850°C, and when the board and internal conductor are fired together, the internal Since the conductor component does not diffuse into the substrate material, the insulation resistance between and within layers is excellent. The reasons for the limitations in the composition of the present invention are as follows. SiO 2 is the basic composition constituting the substrate and the main material for forming glass. If the SiO 2 content is less than 5%, the sintering temperature will be high, making it impossible to use low-melting point metals such as Ag, Au, Pt, and Pd as internal conductors, and the variation in firing shrinkage rate will increase. Also, SiO 2 is 55
If it exceeds %, the bending strength becomes too small, and the firing shrinkage rate also varies greatly, making it impractical as a substrate. In addition, if SiO 2 is less than 8% or more than 27%, the crystallization balance with other compositional elements will be disrupted, and although properties such as sintering temperature, sintering shrinkage rate, and bending strength may be almost satisfied, heat resistance will be poor. Problems arise with diffusion of internal conductor components. That is, SiO2
If there is too much or not enough, the crystallization balance will be disrupted and the amorphous portion in the substrate will increase, resulting in softening and movement of composition components during re-firing. In other words,
When a surface thick film material is fired at around 850°C (substrate is re-fired), the substrate softens and undergoes significant deformation such as warping. This effect is even more noticeable when the substrate is fired with both ends supported instead of the entire surface supported. In addition, when the movement of the composition components increases, the internal conductor components diffuse toward the substrate side, and the composition components of the substrate diffuse toward the internal conductor side, resulting in
The insulation resistance value between layers deteriorates. The content of SiO 2 is more preferably 9 to 16%. B 2 O 3 is also the basic composition of the substrate composition,
If B 2 O 3 is less than 1%, it becomes water-absorbent and has low bending strength. Moreover, if B 2 O 3 exceeds 30%, the ceramic will be significantly deformed during sintering. Furthermore, if B 2 O 3 is less than 5% or more than 18%, the crystallization balance will be disrupted in the same way as SiO 2 and similar phenomena and problems will occur. More desirably, B2O3 is 6-12 %. MgO, CaO, ZnO, BaO, and SrO are added to improve the sinterability of the substrate, control the coefficient of thermal expansion, and improve the dielectric loss tangent. MgO, CaO,
At least one of ZnO, BaO, SrO is 0.05%
If it is less than 25%, the sinterability is insufficient, and if it exceeds 25%, the dielectric loss tangent becomes large, which is not preferable. The coefficient of thermal expansion is controlled in various ways depending on the use of the substrate, but when used as a normal thick film hybrid integrated circuit, especially when forming a circuit using thick film conductor paste and thick film resistor paste, the coefficient of thermal expansion of alumina (6.0 to 6.5) is used.
It is preferable to match the coefficient of thermal expansion to 4×10 -6 /°C, and when a silicon chip of an IC is directly mounted on a substrate, it is preferable to match the coefficient of thermal expansion of silicon to 4×10 -6 /°C. It is difficult to judge the quality of a board based on the coefficient of thermal expansion alone, but a board with a value that is significantly different from both values cannot be put to practical use. Furthermore, if at least one of BaO, SrO, CaO, and MgO is less than 6% or more than 22%, the crystallization balance will be disrupted, and if ZnO is less than 0.5% or more than 8%, the crystallization balance will be disrupted. However, the same problem occurs when the crystallization balance is disrupted by SiO 2 . More preferably, the content of at least one of BaO, SrO, CaO, and MgO is 7 to 18%. K 2 O, Na 2 O, and Li 2 O are added for the purpose of improving the sinterability of the substrate, preventing water absorption, and further suppressing deformation of the substrate. If at least one of K 2 O, Na 2 O, and Li 2 O is less than 0.01%, the substrate deforms significantly.
The board warps significantly. If at least one of K 2 O, Na 2 O, and Li 2 O exceeds 10%, sintering will be insufficient and water absorption will occur. In addition, at least one of Na 2 O, K 2 O, and Li 2 O
If the amount of seeds is less than 0.01% or more than 7%, the crystallization balance will be disrupted. More preferably, N2O ,
At least one of K 2 O and Li 2 O is present in an amount of 0.01 to 3% by weight. Al 2 O 3 , ZrO 2 , and TiO 2 are used as fillers for the substrate, and are added mainly to improve bending strength and suppress variations in firing shrinkage rate. At least one of Al 2 O 3 , ZrO 2 , and TiO 2
If it is less than 32%, the bending strength is too high and the firing shrinkage rate varies too much to be of practical use. Also Al 2 O 3 , ZrO 2 ,
If at least one of TiO 2 exceeds 69%, the sintering temperature will be high and the sintering will be insufficient, resulting in water absorbency and the bending strength will also decrease. Also, at least one of Al 2 O 3 , ZrO 2 , and TiO 2
If the amount of seeds is less than 32% or more than 69%, the crystallization balance will be disrupted. More preferably Al 2 O 3 ,
At least one of ZrO 2 and TiO 2 accounts for 45 to 65%. Examples Examples of the dielectric composition for multilayer substrates of the present invention will be described below. First, when preparing the glass, weigh each raw material of the basic composition and adjust the batch so that it has the composition shown in Table 1 below.
It is melted by heating at a temperature of 1 to 3 hours at a temperature of 1 to 3 hours, and a glass plate is formed by, for example, a roll-out method. The next glass plate is sized with an alumina ball etc. to an average particle size of 0.5 to 5μ.
The dielectric composition of the present invention is produced by preparing a powder of m and adding additives having approximately the same particle size. Note that the raw material powder used in this case is expressed in terms of oxides for clarity, but minerals, oxides, carbonates,
Of course, it can also be used in the form of hydroxide or the like by conventional methods. Next, an example of a method for manufacturing a ceramic multilayer substrate by a green sheet lamination multilayer method using the dielectric composition thus obtained will be described. First, to 100 parts by weight of the above composition, 10 parts by weight of polyvinyl butyral, 6 parts by weight of dibutyl phthalate, 0.4 parts by weight of glyceryl monooleate, 1,
20 parts by weight of 1,1-trichloroethane and 39 parts by weight of isopropyl alcohol were added and mixed in a ball mill for 24 hours to prepare a slurry. Using this slurry, a green sheet with a thickness of 0.1 mm was produced on a polyester film by the doctor blade method, and after sufficient aging, micropores that would become via holes were formed by mechanical processing. Next, this via hole was filled with a conductive material by a printing method using a metal mask. The conductor material used is 95%
It was an alloy consisting of Ag and 5% Pd. Next, a conductive layer was printed on a green sheet using the same conductive material and dried. via hole pattern,
Multiple green sheets, each with a different printed conductor pattern, were brought together under pressure of 200 kg/cm 2 at a temperature of 80°C. Next, after cutting the outer shape, it was fired at a maximum temperature of 870 to 1340°C and a maximum temperature holding time of 60 minutes. After the fired multilayer board was ultrasonically cleaned with pure water, thick film circuits were formed on both sides of the board, completing the board that can function as an electronic circuit. The characteristics of the substrate obtained by the above manufacturing method are
Shown in the table. As for the characteristics, bending strength, water absorption rate, and dielectric loss tangent were measured for the substrate that functions as an electronic circuit. In addition, the sintering temperature in the same table is determined by estimating the approximate sintering temperature in advance from differential thermal analysis for each composition, and the water absorption is 0.0.
%, and the sintering temperature at which the bending strength was maximized was selected. Regarding the presence or absence of warpage deformation, the external shape was visually observed after the substrate was sintered, and those with irregularities and warp undulations on the surface of the substrate, as well as large deformations, were determined to be unsuitable for practical use. Regarding heat resistance, the sintered substrate is supported at both ends with a support span of 100 mm, and the peak temperature retention time is
The temperature at which the board warped by 0.3 mm/100 mm or more in 15 minutes was defined as the heat-resistant limit temperature of the board.
If it has a heat resistance limit temperature of 820°C or higher, there is no practical problem, but it is more desirable to have properties of 850°C or higher.
A temperature below 820°C is a failure. In addition, regarding the diffusion of the internal conductor component (in this experiment, we used Ag-Pd as the internal conductor, we focused on the diffusion of the Ag component), we observed and measured the diffusion depth from the characteristic X-ray image of the cross section of the substrate. In practice, there is no problem if the diffusion depth is less than 10 μm, and more preferably the diffusion depth is less than about 3 μm. Diffusion exceeding 10 μm was rejected.

【表】【table】

【表】 * 比較例
[Table] * Comparative example

【表】【table】

【表】 参考として第3表に従来技術の第一例で使用さ
れる絶縁体である96%Al2O3の特性を示す。
[Table] For reference, Table 3 shows the characteristics of 96% Al 2 O 3 , which is the insulator used in the first example of the prior art.

【表】 以上に述べたように、本発明の組成物により形
成されるセラミツク多層基板は870〜980℃と低温
で焼成でき、しかも電子回路形成用のセラミツク
基板としての特性を充分発揮しており、その特性
は従来の材料である。96%Al2O3、B2O3−SiO2
−PbO−Al2O3系材料、B2O3−SiO2(Al2O3
ZrO2、TiO2)系材料により形成されるセラミツ
ク多層基板に比較し、より優れている。 発明の効果 本発明によれば、セラミツク多層基板を形成す
るための焼成温度が低く、導体材料に抵抗値の低
い低融点金属材料を用いることができ、しかも空
気中での焼成が可能であるので、設備費用を低減
し、得られる多層基板の導体の抵抗値を低くする
ことができる。また、内部導体成分の絶縁層中へ
の拡散を抑制できるので、絶縁層の絶縁抵抗が低
下することがなく、かつ耐熱性に優れるので、基
板の反り等の不都合もない優れたセラミツク多層
基板が得られる。
[Table] As stated above, the ceramic multilayer substrate formed from the composition of the present invention can be fired at a low temperature of 870 to 980°C, and moreover, it fully exhibits the characteristics as a ceramic substrate for forming electronic circuits. , its properties are traditional materials. 96 % Al2O3 , B2O3 - SiO2
−PbO−Al 2 O 3 based material, B 2 O 3 −SiO 2 (Al 2 O 3 ,
It is superior to ceramic multilayer substrates made of ZrO 2 , TiO 2 )-based materials. Effects of the Invention According to the present invention, the firing temperature for forming a ceramic multilayer substrate is low, a low melting point metal material with a low resistance value can be used as the conductor material, and firing can be performed in air. , equipment costs can be reduced, and the resistance value of the conductor of the resulting multilayer board can be lowered. In addition, since the diffusion of internal conductor components into the insulating layer can be suppressed, the insulation resistance of the insulating layer does not decrease, and since it has excellent heat resistance, it is possible to create an excellent ceramic multilayer board without problems such as warping of the board. can get.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明が適用されるセラミツク多層基
板の製造工程の例を示す図、第2図及び第3図は
従来のセラミツク多層基板の製造工程の他の例を
示す図である。
FIG. 1 is a diagram showing an example of the manufacturing process of a ceramic multilayer substrate to which the present invention is applied, and FIGS. 2 and 3 are diagrams showing other examples of the conventional manufacturing process of a ceramic multilayer substrate.

Claims (1)

【特許請求の範囲】 1 複数の導体層を絶縁する絶縁層が、酸化物に
換算して、 Al2O3、ZrO2、TiO2のうち少なくとも1種
32〜69重量% SiO2 8〜27重量% B2O3 5〜18重量% BaO、SrO、CaO、MgOのうち少なくとも1種
6〜22重量% ZnO 0.5〜8重量% Na2O、K2O、Li2Oのうち少なくとも1種
0.01〜7重量% の組成の無機組成物からなるセラミツク多層基
板。
[Claims] 1. The insulating layer that insulates the plurality of conductor layers is made of at least one of Al 2 O 3 , ZrO 2 , and TiO 2 in terms of oxides.
32-69% by weight SiO 2 8-27% by weight B 2 O 3 5-18% by weight At least one of BaO, SrO, CaO, MgO
6-22% by weight ZnO 0.5-8% by weight At least one of Na 2 O, K 2 O, Li 2 O
A ceramic multilayer substrate comprising an inorganic composition having a composition of 0.01 to 7% by weight.
JP20091186A 1986-08-27 1986-08-27 Ceramic multylayer board Granted JPS6356997A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20091186A JPS6356997A (en) 1986-08-27 1986-08-27 Ceramic multylayer board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20091186A JPS6356997A (en) 1986-08-27 1986-08-27 Ceramic multylayer board

Publications (2)

Publication Number Publication Date
JPS6356997A JPS6356997A (en) 1988-03-11
JPH0426799B2 true JPH0426799B2 (en) 1992-05-08

Family

ID=16432318

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20091186A Granted JPS6356997A (en) 1986-08-27 1986-08-27 Ceramic multylayer board

Country Status (1)

Country Link
JP (1) JPS6356997A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108192A (en) * 1984-10-31 1986-05-26 日本電気株式会社 Low temperature sintered multilayer ceramic substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61108192A (en) * 1984-10-31 1986-05-26 日本電気株式会社 Low temperature sintered multilayer ceramic substrate

Also Published As

Publication number Publication date
JPS6356997A (en) 1988-03-11

Similar Documents

Publication Publication Date Title
JPH0523519B2 (en)
JP5481854B2 (en) Electronic components
JPH0343786B2 (en)
JPH0361359B2 (en)
JPH0992983A (en) Manufacture of ceramic multilayer board
JP4549028B2 (en) Glass ceramic composition, glass ceramic sintered body, method for producing glass ceramic sintered body, and wiring board
JPH0426799B2 (en)
JP3372050B2 (en) Multilayer wiring board and method of manufacturing the same
JPH0369196B2 (en)
JPH0369197B2 (en)
JPS61266348A (en) Dielectric composition
JP2004256347A (en) Glass-ceramic composition, glass-ceramic sintered compact, its producing method, wiring board using the sintered compact, and its mounting structure
JP3229021B2 (en) Circuit board
JPS61266349A (en) Dielectric composition
JPH09312476A (en) Method of manufacturing multilayer ceramic wiring board
JPS6231904A (en) Dielectric composition
JPS61264603A (en) Dielectric composition
JPH0260236B2 (en)
JPH0797703B2 (en) Ceramic multilayer board
JPH0477442B2 (en)
JPH0428121B2 (en)
JPS58108792A (en) Multilayer circuit board and method of producing same
JPH0428123B2 (en)
JPH08204314A (en) Glass ceramic substrate
JPH0428122B2 (en)