JPS61107458A - マイクロコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、マイクロコントローラ、特にｉチップ型の入
出力ポート付の制御用マイクロコントローラ・に関する
ものである。

［従来技術］ 従来、トランジスタやリレーなどのデズクリート（個別
的）な電気部品によって作成されていた制御回路は、マ
イクロコンピュータをベースにした制御回路によって置
き換えられてきている。

特に、論理演算ユニット（以下、ＡＬυと略す）、レジ
スタ、読出専用メモリ（以下、ＲＯＭと略す）および書
き換え可能メモリ（以下、ＲＡＭと略す）に加えて、入
出力ボート、タイマー、イベントカウンタ、シリアル通
信制御回路（以下、ＵＳＡＲＴと略す）およびＡＤ（ア
ナログ−デジタル）変換器をもｌチップ上に集積したマ
イクロコンピュータの出現によって、複写機、プリンタ
ー等の事務機器や洗濯機、炊飯器等の家庭電化製品とい
ったものまでにも、マイクロコンピュータが使われるよ
うになっている。

第１０図にはこの種のマイクロコンピュータを用いた従
来の制御回路（マイクロコントローラ）の−例を示す、
ここで、マイクロコンピュータ１０００には、５木のデ
ジタル入力ボートＰＡＯ，ＰＡ１．ＰＸ２゜ＰＸ３．Ｐ
Ｘ３と５木のデジタル出力ポートＰＢＯ，ＰＢＩ。

ＰＨ１、ＰＨ１、ＰＨ４とがある。その入力ポートＰＡ
Ｏ〜ＰＡ３には、シュミットトリガインバータ１００１
ａ〜１００１ｄとチャタリング防止用の抵抗とコンデン
サのネットワークとを介して、スイッチ１００２ａ〜１
００２ｄがそれぞれ結線されている。また、残りの入力
ポートＰＡ４にはインバータ１００４を介してフォトイ
ンタラプタ１００３が結線されている。

一方、ＬＥＤ（発光ダイオード）　１００５ａ　＝１０
０５ｄのアノードはそれぞれ電流制限用の抵抗１００８
ａ〜１００６ｄと直列に接続され、そのカソードはそれ
ぞれハンマードライバ１００７ａ−１００７ｄの出力端
に結線されている。そして、そのハンマードライバ１０
０７ａ−１００７ｄの入力端は、上述の出力ポートＰＢ
Ｏ〜ＰＢ３にそれぞれ結線されている。また、残りの出
力ポートＰＢ４には、ハンマドライ／＜１００８を介し
てリレー１００９が接続されている。なお、本図では簡
単に分り易く図示するために、マイクロコンピュータ１
０００　、シュミットトリガ−インバータ１００１ａ　
−１００１ｄ　　、インバータ１００４　、　ハンマー
ドライバ１００７ａ　〜１００７ｄ　、　１００８等の
電源端子、リセット端子およびクロック端子等は省略し
ている。

本図のスイッチ１００２ａ〜１００２ｄは、例えば機器
（制御対象の複写機等）の操作キーであり、ＬＥＤ１０
０５ａ〜１ｏ０５ｄは、例えば機器の操作パネルの表示
器である。

上述のマイクロコンピュータ１０００に内蔵されている
ＲＯＭにあらかじめ制御プログラムを書き込み、そのプ
ログラムを電源オン（投入）とともに実行開始させるこ
とにより、フォトインタラプタ１００３のようなセンサ
ーからの入力情報や、スイッチ１００２ａ〜１００２ｄ
のような操作パネルによって指Ｉ 定される入力情報に応じて、　ＬＥＤ１００５ａ〜１０
０５ｄを点灯や消灯したり、またリレー１００９のよう
な電気部品の０Ｎ１０ＦＦ等の電気的制御を行わせ、こ
れにより操作パネルの表示変換や機器の動作を制御する
ことができる。

このように電気機器の各種制御に上述のようなマイクロ
コンピュータが使われるようになって、ますます高度な
制御が要求されるようになってきた。特に、複写機等の
画像処理機の制御においては、複写倍率変更２両面複写
、自動濃度調整、複写位置移動および自動カセット選択
等のさまざまな機器が追加され、これに伴なって上述の
操作キー、表示灯、各種センサーの他に、電磁クラッチ
、プランジャ、リレー、電磁ブレーキ、モータなどの電
気制御部品が数多く必要となり、これらの各種部品に対
して入出力を行う入力ポートや出力ポートも数多く必要
となってきた。

し力）しながら、マイクロコンピュータ自身は、第１１
図に示すような、パッケージ１１００内に納められてお
り、このパッケージ１１００内のマイクロコンピュータ
１０００と各種電気制御部品等とを電気的に接続させる
には、電極ピン１１０１を介して行うしかない０本図の
パッケージ１１００は、一般的なもので電極ピンが２４
ピンのものであるが、この電極ピンを極めて数多く設け
たパッケージの場合でも現在は８４ビンから８０ピン程
度のものであり、この電極ピンの数をこれ以上増すこと
は製造技術ヒはなはだ難しい、それは、マイクロコンピ
ュータ１０００のチップは数ｍｍＸ数ｌｌ１１の大きさ
であり、このチップ内における配線は数ＩＬ＋ｎから数
分のＩＢｍの幅で形成されている。一方、パッケージ自
身は、一般の電気部品とプリント配線基板上で結線がで
きるようにするために数１０１１１１１ｘａ１０Ｉ８１
１の大きさにして、しかも電極ピンの間隔もあまり小さ
くはできない、そして、この電極ピンとチップ内の電極
とをワイヤーポンディング等の加工法で結合させるので
、チップ内のボンディング用の電極の大きさもある程度
以下にはできない、従って、１つのマイクロコンピュー
タのチップから１００本以上の電極をとり出すことは難
しく、たとえそれを可能にしても、製造コスト高になっ
てしまうことは必定であり、事務機器の制御用電気部品
としてはとても使えなくなる。

たが、現実の問題として、マイクロコンピュータによる
入出力対象部品の点数は年々増加の傾向にあり、例えば
中速複写機でさえも１００本から１５０本の入出力ボー
トが必要となってきた。このような要求を満足させるた
めの従来の制御回路例を第１２図に示す、この制御回路
では、マイクロコンピュータ１０００の出力側の外部に
ラッチ回路１２０１（１２０１ａ、１２０１ｂ）を複数
個追加し、出力ポートＰＢ５と出力ポートＰＢＢとをＡ
ＮＤゲート（論理積回路）　＋２０２ａを介して第１の
ラッチ回路１２０１ａのゲート端子Ｇに接続し、また出
力ポートＰＢ５をインバータ１２０３を介したものと出
力ポートＰＢ８とをＡＮＤゲート１２０２ｂを介して第
２のラッチ回路１２０１ｂのゲート端子Ｇに接続しであ
る。各ラッチ回路１２０１ａ、１２０１ｂはゲート端子
Ｇが°′１°°であるときには入力端子ＤＯ、ＤＩ　、
Ｄ２　、Ｄ３のレベルを出力端１　　　　子ＱＯ，Ｑｌ
、Ｑ２．Ｑ３にそれぞれ出力し、ゲート端子Ｇが°°０
′”のときには、入力端子ＤＯ、Ｄ　Ｉ　、Ｄ２　、Ｄ
３のレベルがどのように変化しても出力端子ＱＯ，Ｑｌ
、Ｑ２　。

Ｑ３はそれぞれのレベルを保持する。また、各ラッチ回
路１２０１ａ、、　１２０　ｌｂはゲート端子Ｇのレベ
ルがＩＩ　ＯＩＩから°１°゛、もしくは°゛１゛から
Ｏ１１に変化した時点の入力端子Ｄｏ、ＤＩ、０２．Ｄ
３の状態に、出力端子ＱＯ，Ｑｌ、Ｑ２．Ｑ３が追従し
て変化し、その他の時には、出力端子ＱＯ，Ｑｌ、Ｑ２
．Ｑ３は凹状態を保持するような回路であってもよい。

このような制御回路で、ラッチ回路１２０１ａ　。

１２０１ｂノ出力端子ＱＯ−０３ニインバータ１ｏｏ７
ａ〜１００？ｈを介シテ接続さレティルＬＥＤＩ００５
ａ”　ｌ００５ｈをそれぞれ点灯、消灯させる動作例を
以下に述べる。

まず、マイクロコンピュータ１０００の出力ボートＰＢ
ｆｌをｌ　Ｑ　Ｎ、出力ポートＰＢ５を′ｌ゛′の状態
にシテ、−ｎ　ｃ７）　ＬＥＤ１００５ａ＝　１００５
ｄ　（１）　ソれぞれの点灯、消灯状態に対応させたデ
ータ（制御データ）を出力ポートＰＢＯ−ＰＢ３に出力
する。続いて、出力＃−ＩＰＢ１３　ｔ、”ｌ”　ＣＬ
え１．や。、ヵ、ｌ？−）”□（ＰＨ１を再び′０′°
に戻す、この結果、第１のラッチ回路１２０１ａのゲー
ト端子Ｇは°°０”、　ＩＩ　Ｉ　１１　。

ＩＩ　Ｏ”と変化するので、その変化時点での出方ポー
）　ＰＢＯ〜ＰＢ３のデータが、そのラッチ回路１２０
１ａの出力端子ＱＯ〜Ｑ３に出力され、これに従って、
ＬＥＤ１００５ａ　〜１００５ｄが点灯もしくは消灯す
る。

次に、出力ポートＰＢ５を°°Ｏ”にして、残りの一群
のＬＥＤ１００５ｅ　−１００５ｈのそれぞれの点灯、
消灯状態に対応させたデータを出力ポートＰＢＯ−ＰＨ
１に出力する。続いて、出カポ−）　ＰＨ１を°１°゛
にした後にその出力ポートＰＢ８を“０パに戻す。この
結果、第２のラッチ回路１２０１ｂのゲート端子Ｇは°
°０゛→°°１゛→″Ｏ”と変化するのでその変化時点
での出力ポートＰＢＯＮＰＢ３のデータが、そのラッチ
回路１２０１ｂの出力端子ＱＯ−０３に出力され、コレ
ニ従ッテＬＥＤ１００５ｅ−，１００５ｈが点灯もしく
は消灯する。だが１．ｍ１７）トき、ＬＥＤ１００５ａ
　〜１００５ｄの状態は変化しない、なぜなら、一方の
出カポ−）　ＰＨ１が゛０パであるので、例え、他方の
出カポ−）　ＰＨ８が°゛１°“になったとしても第１
のラッチ回路１２０１ａのゲート端子Ｇは°０°°のま
まとなるからである。

このように、マイクロコンピュータに外付けでラッチ回
路を複数個設置することにより、被制御部品に対する出
力ポートを増設することができるが、ラッチ回路のタイ
ンミングを決める出力ポート１本とラッチ回路を選択す
るためのｎ木のボートとが他に必要となる。

第１３図には上述のような１チツプマイクロコンピユー
タのアーキテクチャ構造の従来例を示す。

本図のマイクロコンピュータ１３０１のチップ内にはバ
ス（母線）　１３０２が設置され、このバス１３０２に
対してレジスタ１３０３、ＲＯＭ＋３０４．ＲＡＭ１３
０５．ラッチ回路１３０８ａ、１３０８ｂ　　、プログ
ラムステータスを表すフラグをまとめたプログラム・ス
テータスφワード（以下、　ｐｓｗと略す）　１３０７
、インストラクションレジスタ１３０８および各ボート
の出力保持のためのレジスタ（以゛下、ボートレジスタ
と称する）１３０９ａ〜１３０９ｅとがそれぞれ接続さ
れている。

インストラクションコードや入出力データ、演算対象デ
ータなどの情報は、このバス１３０２を介してレジスタ
１３０３　、ＲＯＭ１３０４以下の各回路間で転送が行
われる。

第１３図において１例えば、ポートレジスタ１３０９ａ
〜１３０９ｅが各々８ビットで構成されている場合で、
あるポートレジスタ１３ＨａのしＳＲ（最下位ビット）
をビットセットしたい場合には、そのボートレジスタ１
３０８ａの内容を一方のラッチ回路１３０８ａに転送し
、他方のラッチ回路１００８ｂに２１１！数の°’　０
００００００１°９を転送し、両ラッチ出力をＡＬＵ（
演理演算ユニー／　ｈ）　＋０１０によって論理和をと
り、この結果をポートレジスタ１３０８ａに格納するこ
とにより実現できる。このような演算処理動作を１命令
で行うようなマイクロコンピュータの命令体系を作成す
ることは容易であり、すでに多くの１チツプマイクロコ
ンピユータにおいて実現されている。また、このよう、
２１チツプマイクロコンピユータにおいては、ポートの
１本に対する１′　　　　　出力ができるような命令が
容易されているので、前述の第１Ｏ図のような制御回路
においては、ＬＥＤ１００５ａ”　１００５ｄのそれぞ
れを独立に点灯または消灯することができる。

しかし、第１２図のようにポートの拡張を行うと、ポー
トに接続された一群のＬＥＤ１００５ａ　〜１００５ｄ
または１００５ｅ〜１ｏ０５ｈは同時に点灯または消灯
しなければならなくなる。よって、例えば第１２図のＬ
Ｅ［１１００５ｂのみの状態を変化させたい場合でも、
ＬＥＤ１００５ａ、　１００５ｃ、　１００５ｄの現在
の点灯、消灯状態に対応したデータを出力ボートル日０
　、　ＰＢ２　、ＰＢ３にそれぞれ出力した上で、ＬＨ
Ｄ１００５ｂの状態変化に対応したデータを出力ポート
ＰＢ１に出力しなければならない、このように、従来回
路ではプログラム構成がかなり繁雑になってしまうとい
う欠点があうた。

また、他のポート拡張の例としては、マイクロコビュー
タを複数個使用する方法がある。しかしこの場合は、あ
るマイクロコンピュータで出力を決定するには、他のマ
イクロコンピュータにおける入出力ポートの状態が情報
として必要となるこ　　　　６゛；とがあるので、一般
的にはマイクロコンピュータ同志をシリアル通信等で結
合し、情報の交換を行わせている。こうした場合には１
本来の機器制御用のプログラム以外に、情報交換用のプ
ログラムおよび同期制御や排他制御用のプログラムなど
が必要になり、非効率的である上にプログラム作成ミス
による誤動作発生の確率が非常に高くなってしまうとい
う欠点があった。

［目　　　的］ 本発明は、上述の従来の欠点を除去し、大量の制御対象
のデジタル入出力制御を、従来の１チツプマイクロコン
ピユータと同等の感覚でプログラムできるようなマイク
ロコントローラを提供し、これにより多機能の電気機器
制御を廉価に、簡単に行えるようにすることを目的とす
る。

［実　施　例］ 以下１図面を参照して本発明の詳細な説明する。

第１図は本発明によるマイクロコンピュータの構成例を
示す０本実施例のマイクロコンピュータ２００１は、第
１３図の従来のマイクロコンピュータ１３０１から２つ
の８ビットのポート１３０９ｄおよび１３０９ｅを取り
、除き、並直列変換または直並列変換を行う複数個のＰ
Ｓ／ＳＰ変換器（パラレル１シリアルまたはシリアル・
パラレル変換器）　２００２ａ〜２００２ｈとこれらの
変換器を制御する拡張制御回路２００３とを付加したも
のである。　ＰＳ／ＳＰ変換器２００２ａ〜２００２ｈ
の各シリアル端子は、対応のパッケージビンＰＳ７〜Ｐ
ＳＯにそれぞれ接続されている。また、拡張制御回路２
００３からは、クロック信号の信号線とラッチ信号の信
号線とが出ており、両線は対応のパッケージビンＰＳＣ
ＫおよびＰＳＬにそれぞれ接続され、さらにその両線を
通じてこの２つの組の信号、すなわち、クロック信号と
ラッチ信号とが各ＰＳ／ＳＰ変換器２００２ａ　〜２０
０２ｈにも供給されている。また１本図には図示してい
ないが、ＰＳ／ＳＰ変換器２００２ａ　〜２００２ｈを
制御するが、パッケージビンとして外部には出力されな
い信号の信号線がＰＳ／ＳＰ変換器に結線されている。

本実施例は、以上のような構成であるので、第１３図の
従来回路に比べ、パッケージのピンの数は、８ビットの
パラレｊｌｚポート（１３０９ｄ、１３０９ｅ）　ｃ７
）２個を除去したことによる１６本の減少と、ＰＳ／Ｓ
Ｐ変換器２００２ａ〜２００２ｈの出力線の８本とクロ
ック信号およびラッチ信号の出力線の２木の付加分の合
計１０本の増加の差引である６木だけ少なくなっている
。

第２図は第１図のマイクロコンピュータ２００１を用い
て構成した制御回路（マイクロコントローラ）の−例を
示す、外部のＰＳ／ＳＰ変換器２１０１ａ〜２１０１ｈ
の各シリアル入出力端子とマイクロコンピュータ２００
＋１７）パッケージピンＰＳ７〜ＰＳＯとをそれぞれ接
続し、ざらにＰＳ／ＳＰ変換器２１０１ａ〜２１０１ｈ
のそれぞれのクロック端子とラッチ端子とをマイクロコ
ンピュータのパッケージピンＰＳＣＫおよびＰＳＬに接
続しである０本実施例では、簡単に図示するために、パ
ッケージピンＰＳ５〜ＰＳ１に接続されうるＰＳ／ＳＰ
変換器２１０１ｃ　〜２１０１ｇは省略してあり、また
ＰＳ／ＳＰ変換器２１０１ａ　〜２１０１ｈ　（１’）
各１　　　　　パラレルボートは出力モードとして使用
している。

以上の構成において、マイクロコンピュータ２００１内
のＰＳ／ＳＰ変換器２００２ａ　〜２００２ｈは並直列
変換とするＰＳ変換器として働かせ、マイクロコンピュ
ータ２００１のプログラムにおいて、これらのＰＳ変換
器を８ビットのパラレルボートとしてデータ出力すると
、このデータ出力はパッケージピンＰＳ７〜ＰＳＯを介
して外部のＰＳ／ＳＰ変換器２１０１ａ　〜２１０ｔｈ
にシリアルデータとして転送される。このとき、外部の
ＰＳ／ＳＰ変換器２１０１ａ−２１０１ｈは直並列変換
をするＳＰ変換器として働き、パッケージピンＰＳ７〜
ＰＳＯから転送されたデータをパラレルデータとして出
力し、その出力結果に応じて／＼ンマードライバ２１０
２を介して接続されたＬＥＤ２１０３が点灯または消灯
する。

以上は、マイクロコンピュータ２００１の外部に出力ポ
ートを拡張する一例を述べたものであるが、入力ボート
を拡張する場合も同様にしてできる。

すなわち、入力ボートを拡張するには、第２図で外部の
ＰＳ／ＳＰ変換器２１０１ａ　〜２１０１ｈを並直列変
換　　　　：：のＰＳ変換器として働かせ、マイクロコ
ンピュータ２００１内のＰＳ／ＳＰ変換器２００２ａ　
〜２００２ｈを直並列変換のＳＰ変換器として働かせれ
ばよい。

第２図のように構成した場合のマイクロコンピュータ２
００１のプログラムから見るとボート０（１３０９ａ）
　　　、　　ボー　ト　ｌ　　（１３０９ｂ）　　　、
　　ボー　ト　２　　（１３０９ｃ）の一般的な８ビッ
トパラレルボート３個と、ＰＳ／’ＳＰ変換器２００２
ａ　〜２００２ｈの擬似的な８ビットパラレルボートが
８個備わっているように見える。従って、第１３図に示
す従来のマイクロコンピュータ１３０１では、４０ビッ
トのｌ１０（入出力）ボートしか利用できなかったのに
対し、第１図の本発明マイクロコンピュータ２００１に
よればパッケージのピン数は６本も減少させながら、８
８ビットのＩ１０ボートが利用できるようになる。

このような第１図の構成において、プログラムによって
データを書き換えた場合、一般的なパラレルボー）　１
３０９ａ　−１３０９ｃではその瞬間に外部の制御対象
の状態を変化させることができるが、ＰＳ／ＳＰ変換器
２００２ａ　〜２００２ｈを介した場合では、シリアル
転送の転送時間により出力信号が遅延することが一般的
になる。しかし、この転送レートを大きくすることはさ
ほど難しくなく１例えば１Ｍ（メガ）ピッ）／Ｓ（秒）
でデータを転送させる場合には、拡張制御回路２００３
はクロック信号をＩ　ＭＨｚにするが、この場合にラッ
チ信号により８ｐｓｅｃ（マイクロ秒）毎にラッチタイ
ミングを発生するようになり、これにより出力信号の遅
延は１８　ｕＬｓｅｃを越えなくすることができる。電
磁クラッチ、プランジャー、ＬＥＤ点灯などの制御にお
いては、ｌｌ１ｓ（ミリ秒）の遅延は一般的に問題にな
らないので、本実施例のようなボート拡張を行っても一
般的には何らの問題が生じない。

第３図には本発明に用いる上述のＰＳ／ＳＰ変換器の回
路の構成例を示し、第４図にはそのタイミングチャート
を示す。以下、そのＰＳ／ＳＰ変換器の動作を説明する
。

第３図に示すように、本ＰＳ／ＳＰ変換器２００２は、
クロックの立ち上りで入力データをラッチする８個の１
ビットラッチ回路２２０１ａ〜２２０１ｈと、８個のデ
ータセレクタ２２０２ａ〜２２０２ｈ・とをぞれそれ直
列接続して８ビットのシフトレジスタを構成している。

データセレクタ２２０２ａ〜２２０２ｂの他の入力デー
タ端子は、他の８個の１ビ・ントラッチ回路２２０３ａ
〜２２０３ｈの出力端子と、それぞれ結線されている。

そして、この８個の１ビットラッチ回路２２０３ａ〜２
２０３ｈで構成される８ビットレジスタは、その出力端
子がトライステートバッファ２２０４ａ　〜２２０４ｈ
を介してバス１３０２に、またその入力端子がデータセ
レクタ２２０５　ａ〜２２０５ｈを介してバス１３０２
に接続されている。さらに、データセレクタ２２０５ａ
〜２２０５ｈの他の入力端子には、８ビットシフトレジ
スタを構成する１ビットラッチ回路２２０３ａ〜２２０
３ｈの出力端子がそれぞれ接続される。

上述の８ビットシフトレジスタの最終出力段の１ビット
ラッチ回路２２０１ｈの出力端子は、トライステートバ
ッファ２２０Ｂを介してシリアルデータ端子ＰＳＤＡＴ
Ａに接続され、またこのトライステート１、　　　　バ
ッファ２２０６の出力端子が８ビットシフトレジスタの
先頭段２２０１ａのデータセレクタ２２０２ａの入力端
子と接続している。データセレクタ２２０２ａ〜２２０
２ｈの各セレクタ端子には、出力信号線０υＴの信号と
ラッチ信号線ＰＳＬＩ７）信号のＮＡＮＯ（否定論理積
）演算結果が与えられ、これによりシフト勲作をすると
きは１゛が与えられ、ロード動作をするときには°゛Ｏ
″が与えられる。

すなわち、データセレクタ２２０２ａ〜２２０２ｈは、
シフト動作するときはｌ′“が与えられて、８ビットシ
フトレジスタのラッチ回路２２０１ａ〜２２０１ｈのそ
れぞれの段の直前の段の出力端子Ｑからのデータを次の
段の入力端子りに与えるように切り換え、ロード動作を
するときには°°０°°が与えられて８ビットレジスタ
（２２０３ａ〜２２０３ｈ）のそれぞれに対応する段の
出力端子Ｑからのデータを上述の８ビットシフトレジス
タの入力端子りに入力するように切り換える。８ビット
レジスタを構成する他方のデータセレクタ２２０５ａ〜
２２０５ｈは、そのそれぞれのセレクタ端子Ｓに信号線
ＯＵＴの信号が与えられ、この信号線ＯＵＴの信号レベ
ルが　　　　、１□：ｎ　ｌ　＋＋のときには、その８
ビットレジスタの入力端子りにバス１３０２のデータを
与え、信号線ＯＵＴの信号レベルがＮ　ＯＩＳのときに
は、この８ビットレジスタの入力端子りに上述の８ビ・
ントシフトレジスタの出力データを与えるように構成さ
れている。

なお、８ビー２トシフトレジスタのラッチ回路２２０１
ａ〜２２０１ｈの各クロック入力端子へは、信号線００
丁のレベルが”１”のときには拡張制御回路２００３か
らのクロック（ＰＳＣＫ）の反転信号が与えられ、信号
線０υ丁がＯ″のときには拡張制御回路２００３からの
クロック（ＰＳＣＫ）がそのまま与えられる。また、８
ビットレジスタのラッチ回路２２０３ａ〜２２０３ｈの
各クロック入力端子へは、信号線ＯＵＴのレベルが１°
゛のときには書込信号線ＷＴの信号とセレクト信号！１
ｉｓＬの信号の論理積の反転信号が与えられ、信号線Ｏ
ＵＴのレベルが°”０パのときには、拡張制御回路２０
０３からのラッチ信号（ＰＳＬ）の反転信号が与えられ
る・ 第３図における２２０２ａ等で示す上述のデータセレク
タは第５図のような論理回路で実現できる。

特に、一方のデータセレクタ２２０２ａ〜２２０２ｈの
組と他のデータセレクタ２２０５ａ〜２２０５ｈの組は
、それぞれセレクト線を共通にして接続しているので１
例えば第５図のインバータ２４０１をデータセレクタの
外部に出して、各データセレクタのそれぞれ８個づつの
ＡＮＤ−ＯＲ回路を共通のインバータ２４０１を介した
セレクト線でそれぞれ接続するようにして、これにより
８本のデータ選択を同時にできるようにしてもよい。

第１図の拡張制御回路２００３からは、一定の周期でク
ロック信号（ＰＳＣ：Ｋ）が出力され、またＰＳ／ＳＰ
変換器２０Ｑ２ａ〜２００２ｈのビット数毎に、すなわ
ち本例では８ビット毎に°°１”のレベルとなるラッチ
信号（ＰＳＬ）が出力される。勿論、負論理として通常
”　ｌ　”レベルで８ビット毎に”　ｏ　”レベルにし
たラッチ信号でも回路実現は可能である。

また、第°３図のシリアルデータ端子ＰＳＤＡＴＡは、
上述のクロック信号（ＰＳＣＫ）の立ち下がりに同期し
て逐次データチェンジ（交換）しながら第１図のパッケ
ージピンＰＳ７〜ＰＳＯのそれぞれからデータの交換を
する。これは、各ＰＳ／ＳＰ変換器２００２ａ〜２００
２ｈがその出力側がデータ交換した後、クロンり信号（
ＰＳＣＫ）の１／２周期後に入力側でこの確定されたデ
ータをラッチするという考えで統一構成されているから
可能であり、そのため、入力モードか出力モードかに応
じてクロック信号（ＰＳＣＫ）に対するシフトレジスタ
の転送タイミングをデータセレクタ２２０７で半クロツ
ク分だけ調整するようにしている。

このように調整した場合、各信号（ＰＳＣＫ）　。

（ＰＳＬ）　、　（ＰＳＤＡＴＡ）の位相関係は、統一
されているので第４図のようにそれぞれ対称性かたもた
れるか、　ら、第３図のＰＳ／ＳＰＳ／Ｓ上のままマイ
クロコンピュータ２００１に外付けし、そのパラレル出
力をバスではなく、外部の入出力機器と結線すれば良い
。更に、ＰＳ／ＳＰ変換器の入出力タイミングに上述の
ように半クロックのずれがあるので、そのデータ取込み
のタイミングは必ずデータが確定しｊ　　　　ている時
に行われ、これによりマイクロコンピュータ２００１内
の論理素子の遅延時間と外部に用いたＰＳ／ＳＰ変換器
の論理素子の遅延時間とに差があっても、その遅延時間
がクロック周期の１／２近くにならない限り、データ誤
認のおそれは非常に小さくなる。

マイクロコンピュータ２００１内のＰＳ／ＳＰ変換器２
００２ａ　〜２００２ｈにおいて、信号端子ＯＵＴから
の入力信号は、その変換器のポー）　ＰＳＤＡＴＡを出
力ポートとして利用するか、入力ボートとして利用する
かを定める信号として用いられ、信号端子ＳＬの信号は
そのボートの選択に用いられ、また信号端子ＷＴの信号
、信号端子ＲＤの信号はそれぞれ書込タイミング、読込
タイミングを表わす信号であり、いずれの信号もマイク
ロコンピュータ２００１の制御命令に従って、制御され
る信号である。なお、高速性を要求する場合は、上述の
ように入出力で位相をずらずことはそれだけデータ確定
の有効な時間を１／２にしてしまうので望ましくない、
その場合は、入出力のタイミングを同時にするために、
例えばデータセレクタ２２０７を削除し、データセレク
　　　　　５．、、、り２２０５ａ〜２２０５ｈのＢ入
力を１ビットラッチ回路２３０１ａ〜２３０ｔｈの入力
端子に接続するように変更した第６図の回路で実現でき
る。

第７図には第１図のマイクロコンピュータ２００１に外
付けする拡張用出力ポートの変形例を示す。

本発明実施例の第２図に示したように、ＰＳ／ＳＰ変換
器２１０１ａ〜２１０１ｈによって６４ビットの出力ポ
ートの拡張を行ったときには、そのＰＳ／ＳＰ変換器２
１０１ａ〜２１０１ｈの出力ピッ）１個に対してハンマ
ードライバ２１０２を１個をそれぞれ割当てている。こ
れは、　ＬＥＤ等の負荷を駆動するには１通常数１０ｍ
Ａの電流が必要となるので、直接出力ボートで負荷を駆
動することは１発熱等によりＰＳ／ＳＰ変換器の素子を
破壊してしまうからである。また、ＬＥＤなどは明るさ
のことを無視すれば小電流で駆動できるので、ハンマド
ライバを介さなくても可能ではあるが、一般の制御回路
では、電流クラッチ、ブレーキ、プランジャー、リレー
などの大電流を要する機構部品も負荷として取扱うので
、上述のようなハンマドライバを用いざるを得ないから
である。

一方、一般の制御回路では、ハンマドライバ２１０２が
４個〜８個はど１つのパッケージ内に納められている部
品が市販されているので、これらの市販部品を用いるこ
とが多い。これは、１４ピンから２０ピン程度のピンを
備えた一般的なプラスチックＩＣ（集積回路）パッケー
ジにおいて、そのハンマドライバの熱損失を放熱できる
容量はハンマドライバ４個から８個程度だからである。

このようなことから、第７図の実施例では８個の１ビッ
トラッチ回路３００１を直列接続した８ビットシフトレ
ジスタと、８債の１ビットラッチ回路３００２を並列に
した８ビットレジスタとを各段毎に接続し、これらの８
ビットレジスタの各出力端子にそれぞれ１側づつ対応さ
せたハンマドライバ３００３を８個接続し、これらの全
部品を１個のＩＣパッケージに納めてシリアルインパラ
レルアウトドライ／＜３０００を構成している。このシ
リアルインパラレルアウトドライバ３０００と第１図の
マイクロコンピュータ２００１とを用いて構成した制御
回路の一例を第８図に示した。

第８図の回路では、第１図のようにマイクロコンピュー
タ２００１内にＰＳ／ＳＰ変換器２００２ａ　〜２００
２ｈを複数偏設け、その各ＰＳ／ＳＰ変換器のクロー、
り信号およびラッチ信号とを共通にして、これらの信号
の信号線をマイクロコンピュータ２００１のＩＣＣハラ
ケージ外部に引き出し、これらの信号線ＰＳＬ。

ＰＳＣＫとＰＳ／ＳＰ変換器の出カポ−ｈ　ＰＳ７〜ｐ
ｓｏとを第７図のシリアルインパラレルアウトドライバ
３０００の対応する入力端子ＰＳＬ、ＰＳＣＫ、　ＰＳ
ＤＡＴＡにそれぞれ接続したものである。このように、
マイクロコンピュータ２００１とシリアルインパラレル
アウトドライバ３０００とを組合わせることにより、機
器制御回路を構成するプリント基板上のＩＣ等の構成部
品の数を半分近くまで減らすことが可能になり、しかも
配線箇所が非常に減少するので信頼性が非常に高くなる
。

また、第１図で示す前述の実施例においては、マイクロ
コンピュータ２００１内に設置したＰＳ／ＳＰ変換器２
００２ａ〜２００２ｈの各ボートが入力ポートまたは出
力ポートのいずれにもなるようにＲＯＭ１３０４内　−
の制御プログラムによって指定できるように構成したが
、それらのボートを入力ポートか出力ポートかのどちら
かに固定にすれば、データセレクタをその入出力モード
に従って省略できるので１回路構成はより簡潔になる。

また、第７図では出力ポートの拡張回路としてシリアル
インパラレルアウトドライバ３０００を示しだが、例え
ば第９図に示すように、シュミットトリガ−インバータ
３１０１を介して入力ポート０７〜ＤＯからの入力デー
タを１ビットラッチ回路３１０２とデータセレクタ３１
０３とを直列接続して構成した８ビットシフトレジスタ
でランチした後に、シリアル転送するように構成すれば
、入力ポートの拡張回路としてのパラレルインシリアル
アウトドライバ３　ＬＱＯが容易に得られる。

また、前述の各実施例では、複数個のＰＳ／ＳＰ変換器
に対して共通のデータ転送用のクロック信号線とラッチ
信号線とを１本づつ用意する回路構成を示したが、これ
らの複数個のＰＳ／ＳＰ変換器を１　　　　・組として
、２組以上をマイクロコンピュータ２００１のパッケー
ジ内に設け、それぞれの組におけるクロック信号の周波
数を拡張制御回路２００３で変木るようにすれば、さら
にマイクロコンピュータ２００１の機能を向上させるこ
とができる０例えば、一方の組のクロック信号はキー人
力のチャタリング除去のために低周波とし、他方の組の
クロック信号は遅延時間を少なくするために高周波にす
るというように、接続したそれぞれのセンサや被制御部
品の性能に合せた効率のよい制御システムを構築できる
。

キー操作入力等をマイクロコンピュータでスキャニング
する際にキースイッチ等のスイッチの０Ｎ−ＯＦＦに伴
うチャタリングによる誤入力をさけるため、第１０図や
第１２図で前述したように、抵抗とコンデンサのネット
ワークとシュミットトリガインバータ（１００１ａ〜１
００１ｄ）とにより入力信号を平滑して１述のチャタリ
ングを防止するという誤入力防止方式があるが、この方
式だけであると時定数をかなり大きくせざるを得なく、
そのため上述のコンデンサの容量を大きくする必要から
回路部品が大型化してしまうという問題がある。従って
、一般的にはある程度のチャタリングを上述の抵抗とコ
ンデンサのネットワークで除去するものの、そのあとは
入力データを数ｍｓごとにサンプリングして読み込み、
入力データの一致が連続したところで真のデータ更新と
して取り扱うというように入力データ処理プログラムを
作成して対処している。

このサンプリング方式による処理の場合には、高速で入
力データをサンプリングする必要なく、シリアルデータ
の転送りロックも数ＫＨｚから数１ＯＫ）Ｉｚで充分で
あるので、シフトレジスタでの入力データのラッチ毎に
旧入力データとの排他的論理和をとるように構成した回
路を付加してその論理演算の結果を保持できるようにし
、さらにこの保持期間内に内部割込をトリガするように
構成しておけば、上述のキー人力の処理プログラムは非
常に簡単に構成できる。その上、低速の動作を行うもの
はそれなりに廉価な素子により論理回路を構成できるの
で、制御システムの価格を全体として低下させることが
可能になる。

このように、クロックの周波数を低速にしだ場合には、
特にラッチのタイミングで割込みを発生する割込み発生
機構が非常に有効になる。それは、クロ７り周波数が低
速であってもキー操作入力に限らず、各種の入出力の遅
延時間をその割込み発生機構により、最小にできるとと
もに、データの入出力変化を逃さず検出するように制御
プログラムを作成できるからでる。一方、クロックの周
波数を高速にする場合には、制御システム（制御回路）
の基本クロックをそのまま転送りロックとして利用する
のが効率が良い。

［効　　果コ 以上説明したように、本発明によれば、マイクロコンピ
ュータのＩＣパッケージ内にＰＳ／ＳＰ変換器を複数個
設け、これらのＰＳ／ＳＰ変換器のデータ転送用のクロ
ック信号とラッチ信号とを共通にして、かつＰＳ／ＳＰ
変換器のそれぞれに対応する複数１　　　　個のシリア
ルボートを上述のＩＣパッケージのピンに引出し、ＩＣ
パッケージの外部においてシリアルボートからの直列デ
ータをＰＳ／ＳＰ変換器で再び並列データ化するように
しているので、ＩＣパッケージのビンを有効に使用する
ことができるようになる。

すなわち、本発明によれば、例えば１８ピン程度のＩＣ
パッケージにマイクロコンピュータを納めながら、６４
ビットの入出力ボートの拡張ができ、しかもマイクロコ
ンピュータの制御プログラムにおいて、あたかもこの６
４ピントの入出力ポートがマイクロコンピュータのパス
につながる８個の８ビットパラレルボートや６４個の１
ビットポートであるかのように取扱える命令体系を構成
できるので、制御プログラムが非常に簡単になる。

さらに、本発明によれば、マイクロコンピュータのＩＣ
パッケージに外付けしたＰＳ／ＳＰ変換器にハンマドラ
イバやシュミットトリガ−インバータ等を組み込むこと
により、機器制御回路のデバイス数を少なくし、プリン
ト基板の配線本数も減少させ・ひ０゛ては制御システム
（制御コｙトｏ−，、う）の小型化と信頼性の向上を同
時に行うことが可能になる。

さらに、本発明によれば、複数個のＰＳ／ＳＰ変換器と
、共通のクロック信号線とラッチ信号線との組を２組以
上マイクロコンピュータのパッケージ内に設け、それぞ
れの組におけるクロック信号の周波数を違えさせるごと
により、例えば一方の組のクロック信号はキー人力のチ
ャタリング除去のために低周波とし、他方の組のクロッ
ク信号は遅延時間を少なくするために高周波にするとい
ったような使い方ができて、接続したそれぞれのセンサ
や被制御部品の性能にあわせた効率の良い制御システム
の構築ができる。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピュータの構成例を
示すブロック図、 第２図は第１図のマイクロコンピュータを用いて構成し
た制御回路の一例を示すブロック図、第３図は本発明マ
イクロコントローラを構成するＰＳ／ＳＰ変換器の構成
例を示す回路図、第４図は第３図のＰＳ／ＳＰ変換器の
信号波形を示すタイミングチャート。 第５図は第３図のデータセレクタの構成例を示す回路図
、 第６図は本発明に係るＰＳ／ＳＰ変換器の他の構成例を
示す回路図、 第７図は本発明に係る拡張用出力ボートの構成例を示す
回路図、 第８図は第７図の回路と第１図のマイクロコンピュータ
とを用いて構成した本発明マイクロコントローラの構成
例を示すブロック図、 第９図は本発明に係る拡張用入力ポートの構成例を示す
回路図、 第１Ｏ図は従来のマイクロコンピュータを用いた制御回
路の構成例を示すブロック図、 第１１図は従来のマイクロコンピュータの外観を示す斜
視図、 第１２図は出力ポートを拡張した突条の制御回路の構成
例を示すブロック図、 第１３図は従来の１チツプマイクロコンピユータの構成
例を示すブロック図である。 ２００１・・・マイクロコンピュータ、２００２ａ　〜
２００２ｈ、２１０１ａ　〜２１０１ｈ・・・ＰＳ／Ｓ
Ｐ　ｆ換器（並直列変換回路または直並列変換回路）、 ２００３・・・拡張制御回路、 ２１０２．３００３・・・ハンマドライバ、２１０３・
・・ＬＥＤ（発光ダイオード）、２２０２ａ　〜２２０
２ｈ、２２０５ａ　〜２２０５ｈ、２２０？。 ２２０８．３１０３・・・データセレクタ、ンパラレル
アウトドライハ）。 ３１００・・・拡張用入力ボート（パラレルインシリア
ルアウトドライバ）、 １０１０・・・ＡＬＵ（論理演算ユニット）、１３０３
・・・レジスタ、 ＰＳＱ−ＰＳ７・・・Ｉ１０ボート （入出力ボート）、 ＰＳＣＫ・・・クロック信号端子、 ＰＳＬ・・・ラッチ信号端イ。 ：１ 第２図 ２００１　　：　　マイ７０コンピユータ１０１ａ 〜２１０１ｈ：　　ＰＳ／ＳＰ　　置換１【２１０２　
　：　　ハンマードライバ。 ２１０３　　：　　ＬＥＤ（発光マイオート）１゛１

Claims (1)

1. 【特許請求の範囲】 少なくとも演算回路またはレジスタを有したＩＣパッケ
   ージ内にデータ転送用のクロック信号を共通にした複数
   個の並直列変換回路および／または直並列変換回路を配
   設し、 かつ該並直列変換回路または直並列変換回路に対して被
   変換データを並列データもしくは各１ビットの独立した
   データとして取り扱う命令を行う命令手段を備え、 前記並直列変換回路または直列変換回路のシリアルデー
   タ転送端子と前記クロック信号の信号線と前記ラッチ信
   号の信号線とを前記ＩＣパッケージのピンにそれぞれ引
   き出して構成したことを特徴とするマイクロコントロー
   ラ。