JPS61107459A - マイクロコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野］ 本発明は、マイクロコントローラ、特に１チツプ型の入
出力ポート付の制御用マイクロコントローラに関するも
のである。

〔従来技術］ 従来、トランジスタやリレーなどのデスクリート（個別
的）な電気部品によって作成されていた制御回路は、マ
イクロコンピュータをベースにした制御回路によって置
き換えられてきている。

特に、論理演算ユニット（以下、ＡＬＵと略す）、レジ
スタ、読出専用メモリ（以下、ＲＯＭと略す）および書
き換え可能メモリ（以下、ＲＡＭと略す）に加えて、入
出力ボート、タイマー、イベントカウンタ、シリアル通
信制御回路（以下、ＵＳＡＲＴと略す）およびＡＤ（ア
ナログ−デジタル）変換器をも１チツプ上に集積したマ
イクロコンピュータの出現によって、複写機、プリンタ
ー等の事務機器や洗濯機、炊飯器等の家庭電化製品とい
ったものまでにも、マイクロコンピュータが使われるよ
うになっている。

第１Ｏ図にはこの種のマイクロコンピュータを用いた従
来の制御回路（マイクロコントローラ）の−例を示す。

ここで、マイクロコンピュータ１０００には、５本のデ
ジタル入力ボートＰＡＯ，ＰＡ１．ＰＡ２゜ＰＡ３．Ｐ
Ａ４と５本のデジタル出力ボートＰＢＱ、ＰＢ１゜ＰＨ
２、ＰＨ３、ＰＨ１とがある、その入力ポートＰＡＯ〜
ＰＡ３には、シュミットトリガインバータ１００１ａ〜
１００１ｄとチャタリング防止用の抵抗とコンデンサの
ネットワークとを介して、スイッチ１００２ａ〜１００
２ｄがそれぞれ結線されている。また、残りの入力ポー
トＰＡ４にはインバータ１００４を介してフォトインタ
ラプタ１００３が結線されている。

一方、ＬＥＤ（発光ダイオード）　１ｏ０５ａ　〜１０
０５ｄのアノードはそれぞれ電流制限用の抵抗１００８
ａ〜１ｏｏｅｄと直列に接続され、その方ソードはそれ
ぞれハンマードライバ１ｏ０７ａ−１００７ｄの出力端
に結　　　°゛：線されている。そして、そのハンマー
ドライバ＋００７ａ−１００７ｄの入力端は、上述の出
力ボートＰＢＯ〜ＰＢ３にそれぞれ結線されている。ま
た、残りの出力ボートＰＢ４には、ハンマドライバ１０
０８を介してリレー１００９が接続されている。なお、
本図では簡単に分り易く図示するために、マイクロコン
ピュータ！０００　、シュミットトリガ−インバータ１
００１ａ　−１００１ｄ　　、インバータ１００４　、
　ハｙ　マドライバ１００７ａ　−１００７ｄ　　、　
１００８等の電源端子、リセット端子およびクロック端
子等は省略している。

本図のスイッチ１００２ａ〜１００２ｄは、例えば機器
（制御対象の複写機等）の操作キーであり、ＬＥＤ１０
０５ａ　”　１００５ｄは、例えば機器の操作パネルの
表示器である。

上述のマイクロコンピュータ１０００に内蔵されている
ＲＯＭにあらかじめ制御プログラムを書き込み、そのプ
ログラムを電源オン（投入）とともに実行開始させるこ
とにより、フォトインタラプタ１００３のようなセンサ
ーからの入力情報や、スイッｆ　１００２ａ　＝　１０
０２ｄのような操作パネルによっテ指定される入力情報
に応じて、ＬＥＤ１００５ａ〜１ｏ０５ｄを点灯や消灯
したり、またリレー＋００９のような電気部品の０Ｎ１
０ＦＦ等の電気的制御を行わせ、これにより操作パネル
の表示変換や機器の動作を制御することができる。

このように電気機器の各種制御に上述のようなマイクロ
コンピュータが使われるようになって、ますます高度な
制御が要求されるようになってきた。特に、複写機等の
画像処理機の制御においては、複写倍率変更１両面複写
、自動濃度調整、複写位置移動および自動カセット選択
等のさまざまな機器が追加され、これに伴なって上述の
操作キー、表示灯、各種センサーの他に、電磁クラッチ
、プランジャ、リレー、電磁ブレーキ、モータなどの電
気制御部品が数多く必要となり、これらの各種部品に対
して入出力を行う入力ポートや出力ポートも数多く必要
となってきた。

しかしながら、マイクロコンピュータ自身は、第１１図
に示すような、パッケージ１１００内に納められており
、このパッケージ！１００内のマイクロコンピユーラダ
１０００と各種電気制御部品等とを電気的に接続させる
には、電極ピン１１０１を介して行うしかない０本図の
パッケージ＋１００は、一般的なもので電極ピンが２４
ビンのものであるが、この電極ピンを極めて数多く設け
たパッケージの場合でも現在は６４ピンから８０ピン程
度のものであり、この電極ピンの数をこれ以上増すこと
は製造技術上はなはだ難しい。それは、マイクロコンピ
ュータ−０００のチップは数ｍｍＸ数Ｈの大きさであり
、このチップ内における配線は数ＪＬｍから数分のＩＪ
ＬＩｌの幅で形成されている。一方、パッケージ自身は
、一般の電気部品とプリント配線基板上で結線ができる
ようにするために数１０ｍｍＸ数１０ａ＋ｍの大きさに
して、しかも電極ピンの間隔もあまり小さくはできない
、そして、この電極ピンとチップ内の電極とをワイヤー
ポンディング等の加工法で結合させるので、チップ内の
ボンディング用の電極の大きさもある程度以下にはでき
ない、従って、１つのマイクロコンピュータのチップか
ら１００本以上の電極をとり出すことは難しく、たとえ
それを可能にしても、製造コスト高になってしまうこと
は必定であり、事務機、器の制御用電気部品としてはと
ても使えなくなる。

たが、現実の問題として、マイクロコンピュータによる
入出力対象部９品の点数は年々増加の傾向にあり、例え
ば中速複写機でさえも１００本から１５０本の入出力ボ
ートが必要となってきた。このような要求を満足させる
ための従来の制御回路例を第１２図に示す、この制御回
路では、マイクロコンピュータ１０００の出力側の外部
にラッチ回路１２０１（１２０１ａ　、　１２０　ｌｂ
）を複数個追加し、出力ポートＰＢ５と出カポ−）　Ｐ
ＢＢとをＡＮＤゲート（論理積回路）　１２０２ａを介
して第１のラー、チ回路１２Ｑｌａのゲート、端子Ｇに
接続し、また出力ポートＰＢ５をインバータ１２０３を
介したものと出力ポートＰＢ６とをＡＮＤゲー）　１２
０２ｂを介して第２のラッチ回路１２０　ｌｂのゲート
端子Ｇに接続しである。各ラッチ回路１２０１ａ、１２
０１ｂはゲート端子Ｇが”１゛であるときには入力端子
Ｄｏ、０１．０２．Ｄ３のレベルを出力端子ＱＱ、ＱＬ
、Ｑ２．Ｑ３にそれぞれ出力し、ゲート端子Ｇ　　　　
１・） が０”のときには、入力端子Ω０．０１．Ｄ２，０３の
レベルがどのように変化しても出力端子ＱＯ，Ｑ１．Ｑ
２　。

Ｑ３はそれぞれのレベルを保持する。また、各ラッチ回
路１２０１ａ、　１２０１ｂはゲート端子Ｇのレベルが
０°゛から１”、もしくは°°１パから°Ｏ゛′に変化
した時点の入力端子Ｄ０．０１．０２．０３の状態に、
出力端子ＱＯ，Ｑ１．Ｑ２．Ｑ３が追従して変化し、そ
の他の時には、出力端子ＱＯ，Ｑｌ、Ｑ２．Ｑ３は旧状
態を保持するような回路であってもよい。

このような制御回路で、ラッチ回路１２０１ａ。

１２０１ｂの出力端子ＱＯ〜Ｑ３にインバータ１００７
ａ　〜１００？ｈを介して接続されているＬＥＤ１００
５ａ　−１００５ｈをそれぞれ点灯、消灯させる動作例
を以下に述べる。

まず、マイクロコンピュータ１０００の出力ポートＰＢ
Ｂを’ｏ”、出力ポートＰＢ５を°°ｌパの状態にして
、一群のＬＥＤＬＯＯ５ａ”　１（ｌＱ５ｄのそれぞれ
の点灯、消灯状態に対応させたデータ（制御データ）を
出力ポートＰＢＯ〜ＰＢ３に出力する。続いて、出カポ
−）　ＰＢＢを１゛にした後にその出力ポートＰＢＢを
再びＮＯ′°に戻す、この結果、第１のラッチ回路１２
０１ａのゲート端子Ｇは’Ｏ”−”１°゛呻ＩＩ　ＯＩ
Ｉと変化するので、その変化時点での出力ポートＰＢＯ
〜ＰＢ３のデータが、そのラッチ回路１２０１ａの出力
端子ＱＯ〜Ｑ３に出力され、これに従って、ＬＥＤ１０
０５ａ　〜１００５ｄが点灯もしくは消灯する。

次に、出カポ−）　ＰＨ１を°゛ＯＯパて、残りの一群
のＬＥＤ１００５ｅ〜１００５ｈのそれぞれの点灯、消
灯状態に対応させたデータを出カポ−）　ＰＢＱ〜ＰＢ
３に出力する。続いて、出力ポートＰＢ８を°ｌ°゛に
した後にその出カポ−）　ＰＢＢを゛０パに戻す、この
結果、第２のラッチ回路１２０１ｂのゲート端子ＧはＯ
ＩＩ→ＩＩ　Ｉ　ＩＩ→ＩＩ　Ｏ１１と変化するのでそ
の変化時点での出力ポートｐｓｏ〜ＰＢ３のデータが、
そのラッチ回路１２０１ｂの出力端子ＱＯ−０３に出力
され、これに従ってＬＥＤ１００５ｅ〜１００５ｈが点
灯もしくは消灯する。だが、コノとき、ＬＥＤ１００５
ａ　〜１００５ｄの状態は変化しない、なぜなら、一方
の出カポ−）　ＰＨ１が°Ｏ゛°であるので１例え、他
方の出力ポートＰＢ６が”１”°になったとしても第１
のラッチ回路１２０１ａのゲート端子Ｇは°°Ｏ′′の
ままとなるからである。

こノヨウに、マイクロコンピュータに外付けでラッチ回
路を複数個設置することにより、被制御部品に対する出
力ポートを増設することができるが、ラッチ回路のタイ
ンミングを決める出力ボート１木とラッチ回路を選択す
るためのｎ木のポートとが他に必要となる。

第１３図には上述のようなｌチップマイクロコンピュー
タのアーキテクチャ構造の従来例を示す。

本図のマイクロコンピュータ１３０１のチップ内にはバ
ス（母線）　１３０２が設置され、このバス１３０２に
対してレジスタ１３０３、ＲＯＭ１３０４．ＲＡＭ１３
０５　、ラッチ回路１３０８ａ、１３０８ｂ　　、プロ
グラムステータスを表すフラグをまとめたプログラム・
ステータス・ワード（以下、ｐｓｗと略す）　１３０７
、インストラクションレジスタ１３０８および各ポート
の出力保持のためのレジスタ（以下、ボートレジスタと
称する）、　　　　　　＋３０９ａ−１３０９ｅとがそ
れぞれ接続されている。

インストラクションコードや入出力データ、演算対象デ
ータなどの情報は、このバス１３０２を介してレジスタ
１３０３　、ＲＯ旧３０４以下の各回路間で転送が行わ
れる。

＠１３図において、例えば、ボートレジスタ１３Ｈａ〜
１３０９ｅが各々８ビットで構成されている場合で、あ
るボートレジスタ１３０９ａのＬＳＢ　　（最下位ビッ
ト）をビットセットしたい場合には、そのボートレジス
タ１３０９ａの内容を一方のラッチ回路１３０６ａに転
送し、他方のラッチ回路１００ｅｂに２′ａ数の”　ｏ
ｏｏｏｏｏｏｔ”を転送し、両ラッチ出力をＡＬＵ（演
理演算ユニット）１０１０によって論理和をとり、この
結果をボートレジスタ１３０９ａに格納することにより
実現できる。このような演算処理動作を１命令で行うよ
うなマイクロコンピュータの命令体系を作成することは
容易であり、すでに多くの１チツプマイクロコンピユー
タにおいて実現されている。また、このような１チツプ
マイクロコンピユータにおいては、ポートの１本に対す
る出力ができるような命令が容易されているので、前述
の第１０図のような制御回路においては、ＬＥＤ１００
５ａ　−１００５ｄのそれぞれを独立に点灯または消灯
することができる。

しかし、第１２図のようにポートの拡張を行うと、ポー
トに接続された一群のＬＥＤ１００５ａ〜１００５ｄま
たは１００５ｅ〜１００５ｈは同時に点灯または消灯し
なければならなくなる。よって、例えば第１２図のＬＥ
Ｄ１００５ｂのみの状態を変化。させたい場合でも。

ＬＥＤ１００５ａ、　１００５ｃ、　１００５ｄの現在
の点灯、消灯状態に対応したデータを出力ポートＰＢＯ
、ＰＨ１、ＰＨ３にそれぞれ出力した上で、ＬＥ０１０
０５ｂの状態変化に対応したデータを出カポ−１−ＰＢ
Ｉに出力しなければならない、このように、従来回路で
はプログラム構成がかなり繁雑になってしまうという欠
点があった。

また、他のポート拡張の例としては、マイクロコピュー
タを複数個使用する方法がある。しかしこの場合は、あ
るマイクロコンピュータで出力を決定するには、他のマ
イクロコンピュータにおける入出力ポートの状態が情報
として必要となることがあるので、一般的にはマイクロ
コンピュータ同志をシリアル通信等で結合し、情報の交
換を行わせている。こうした場合には、本来の機器制御
用のプログラム以外に、情報交換用のプログラムおよび
同期制御や排他制御用のプログラムなどが必要になり、
非効率的である上にプログラム作成ミスによる誤動作発
生の確率が非常に高くなってしまうという欠点があった
。

［目　　的］ 本発明は、上述の従来の欠点を除去し、大量の制御対象
のデジタル入出力制御を、従来の１チツプマイクロコン
ピユータと同等の感覚でプログラムできるようなマイク
ロコントローラを提供し、これにより多機能の電気機器
制御を廉価に、簡単に行えるようにすることを目的とす
る。

［実　施　例］ 以下、図面を参照して本発明の詳細な説明する。

第１図は本発明によるマイクロコンピュータの構成例を
示す。本実施例のマイクロコンピュータ２００１１１　
第１３図の従来のマイクロコンピュータ１３０１から２
つの８ビットのボー）　１３０９ｄおよび１３０９ｅを
取り除き、並直列変換または直並列変換を行う複数個の
ＰＳ／ＳＰ変換器（パラレル・シリアルまたはシリアル
・パラレル変換器）　２００２ａ〜２００２ｈとこれら
の変換器を制御する拡張制御回路２００３とを付加した
ものである。ＰＳ／ＳＰ変換器２００２ａ〜２００２ｈ
の各シリアル端子は、対応のパッケージピンＰＳ７〜Ｐ
ＳＯにそれぞれ接続されている。また、拡張制御回路２
００３からは、クロック信号の信号線とラッチ信号の信
号線とが出ており。

両線は対応のパッケージピンＰＳＣＫおよびＰＳＬにそ
れぞれ接続され、さらにその両線を通じてこの２つの組
の信号、すなわち、クロック信号とラッチ信号とが各Ｐ
Ｓ／ＳＰ変換器２００２ａ　〜２００２ｈ　ニも供給さ
れている。また、本図には図示していないが、ＰＳ／Ｓ
Ｐ変換器２００２ａ　〜２００２ｈを制御するが、パッ
ケージピンとして外部には出力されない信号の信号線が
ＰＳ／ＳＰ変換器に結線されている。

１　　　　　本実施例は、以上のような構成であるので
、第１３図の従来回路に比べ、パッケージのビンの数は
、８ビットのパラレルボート（１３０９ｄ、１３０！３
ｅ）の２債を除去したことによる１６本の減少と、ＰＳ
／ＳＰ変換器２００２ａ〜２００２ｈの出力線の８木と
クロック信号およびラッチ信号の出力線の２木の付加性
の合計１０本の増加の差引である６本だけ少なくなって
いる。

第２図は第１図のマイクロコンピュータ２００１を用い
て構成した制御回路（マイクロコントローラ）の−例を
示す、外部のＰＳ／ＳＰ変換器２１０１ａ〜２１０１ｈ
の各シリアル入出力端子とマイクロコンピュータ２０ｏ
１のパッケージピンＰＳ７〜ＰＳＯとをそれぞれ接続し
、ざらにＰＳ／ＳＰ変換器２１０１ａ〜２１０１ｈのそ
れぞれのクロック端子とラッチ端子とをマイクロコンピ
ュータのパッケージピンＰＳＣＫおよびＰＳＬに接続し
である０本実施例では、簡単に図示するために、パッケ
ージピンＰＳ５〜ＰＳｌに接続されうるＰＳ／ＳＰ変換
器２１０１ｃ　〜２１０１ｇは省略してあり、またＰＳ
／ＳＰ変換器２１０１ａ　〜２１０１ｈの各パラレルポ
ートは出力モードとして使用してい　　　　　１（る。

以上の構成において、マイクロコンピュータ２００１内
のＰＳ／ＳＰ変換器２００２ａ　〜２０Ｑ２ｈは並直列
変換とするＰＳ変換器として働かせ、マイクロコンピュ
ータ２００１のプログラムにおいて、これらのＰＳ変換
器を８ビットのパラレルボートとしてデータ出力すると
、このデータ出力はパッケージピンＰＳ７〜ＰＳＯを介
して外部のＰＳ／ＳＰ変換器２１０１ａ　〜２１０１ｈ
にシリアルデータとして転送される。このとき、外部の
ＰＳ／ＳＰ変換器２１０１ａ　〜２１０１ｈは直並列変
換をするＳＰ変換器として働き、パッケージピンＰＳ７
〜ＰＳＯから転送されたデータをパラレルデータとして
出力し、その出力結果に応じてハンマードライバ２１０
２を介して接続されたＬＥＩ１２１０３が点灯または消
灯する。

以上は、マイクロコンピュータ２００１の外部に出力ボ
ートを拡張する一例を述べたものであるが、入力ポート
を拡張する場合も同様にしてできる。

すなわち、入力ポートを拡張するには、第２図で外部（
７）　ＰＳ／ＳＰ変換器２１０１ａ　〜２１０１ｈを並
直列変換のＰＳ変換器として働かせ、マイクロコンピュ
ータ２００１内ｃ７）　ＰＳ／ＳＰ変換器２００２ａ　
〜２００２ｈを直並列変換のＳＰ変換器として働かせれ
ばよい。

第２図のように構成した場合のマイクロコンピュータ２
００１のプログラムから見るとボート０（１３０９ａ）
　　　、　　ボー　ト　１　　（１３０９ｂ）　　　、
　　ボー　ト　２　　（１３０！３ｃ）の一般的な８ビ
ットパラレルボート３個と。

ＰＳ／ＳＰ変換器２００２ａ　〜２００２ｈの擬似的な
８ビットパラレルポートが８個備わっているように見え
る。従って、第１３図に示す従来のマイクロコンピュー
タ１３０１では、４０ビットの■１０（入出力）ボート
しか利用できなかったのに対し、第１図の本発明マイク
ロコンピュータ２００１によればパッケージのビン数は
６木も減少させながら、８８ビットの１１０ボートが利
用できるようになる。

このような第１図の構成において、プログラムによって
データを書き換えた場合、一般的なパラレルボート１３
０９ａ〜１３０９ｃではその瞬間に外部の制御対象の状
態を変化させることができるが、ＰＳ／ＳＰ変換器２０
０２ａ　〜２００２ｈを介した場合では、シリアル転送
の転送時間により出力信号が遅延することが一般的にな
る。しかし、この転送レート類火きくすることはさほど
難しくなく、例えば１Ｍ（メガ）ビット／Ｓ（秒）でデ
ータを転送させる場合には、拡張制御回路２００３はク
ロック信号をｌ　ＭＨｚにするが、この場合にラッチ信
号により８ｇ５ｅｃ（マイクロ秒）毎にラッチタイミン
グを発生するようになり、これにより出力信号の遅延は
１６弘ｓｅｃを越えなくすることができる。電磁クラッ
チ、プランジャー、ＬＥＤ点灯などの制御においては、
ｌ　ｍｓ　（ミリ秒）の遅延は一般的に問題にならない
ので、本実施例のようなポート拡張を行っても一般的に
は何らの問題が生じない。

第３図には本発明に用いる上述のＰＳ／ＳＰ変換器の回
路の構成例を示し、第４図にはそのタイミングチャート
を示す、以下、そのＰＳ／ＳＰ変換器の動作を説明する
。

第３図に示すように、本ＰＳ／ＳＰ変換器２００２は、
クロックの立ち上りで入力データをラッチする８個の１
ビットラッチ回路２２０１ａ〜２２０１ｈと、８個のデ
ータセレクタ２２０２ａ〜２２０２ｈとをぞれそれ直列
接続して８ビットのシフトレジスタを構成している。デ
ータセレクタ２２０２ａ〜２２０２ｈの他の入力データ
端子は、他の８個の１ビットラッチ回路２２０３ａ〜２
２０３ｈの出力端子と、それぞれ結線されている。そし
て、この８個の１ビットラッチ回路２２０３ａ〜２２０
３ｈで構成される８ビットレジスタは、その出力端子が
トライステートバッファ２２０４ａ　〜２２０４ｈを介
してパス１３０２に、またその入力端子がデータセレク
タ２２０５　ａ〜２２０５ｈを介してパス１３０２に接
続されている。さらに、データセレクタ２２０５ａ〜２
２０５ｈの他の入力端子には、８ビットシフトレジスタ
を構成する１ビットラッチ回路２２０３ａ〜２２０３ｈ
の出力端子がそれぞれ接続される。

上述の８ビットシフトレジスタの最終出力段の１ビット
ラッチ回路２２０１ｈの出力端子は、トライステートバ
ッファ２２０６を介してシリアルデータ端子ＰＳＤＡＴ
Ａに接続され、またこのトライステートバッファ２２０
６の出力端子が８ビットシフトレジメ　　　Ｉ゛りの先
頭段２２０１ａのデータセレクタ２２０２ａの入力端子
と接続している。データセレクタ２２０２ａ〜２２０２
ｈの各セレクタ端子には、出力信号線ＯＵＴの信号とラ
ッチ信号線ＰＳＬの信号のＨＡＮＤ　（否定論理積）演
算結果が与えられ、これによりシフト動作をするときは
°°１″が与えられ、ロード動作をするときには′０”
が与えられる。

すなわち、データセレクタ２２０２ａ〜２２０２ｈは、
シフト動作するときは１゛が与えられて、８ビットシフ
トレジスタのラッチ回路２２０１ａ〜２２０１ｈのそれ
ぞれの段の直前の段の出力端子Ｑからのデータを次の段
の入力端子りに与えるように切り換え、ロード動作をす
るときには０”°が与えられて８ビットレジスタ（２２
Ｑ３ａ〜２２Ｑ３ｈ）のそれぞれに対応する段の出力端
子Ｑからのデータを上述の８ピントシフトレジスタの入
力端子りに入力するように切り換える。８ビットレジス
タを構成する他方のデータセレクタ２２０５ａ〜２２０
５ｈは、そのそれぞれのセレクタ端子Ｓに信号線０ｔｌ
Ｔの信号が与えられ、この信号線０ｔｌＴの信号レベル
が°１°゛のときには、その８ビットレジスタの入力端
子りにパス１３０２のデータを与え、信号線ＯＵＴの信
号レベルが°°０′°のときには、この８ビットレジス
タの入力端子りに上述の８ビットシフトレジスタの出力
データを与えるように構成されている。

なお、８ビットシフトレジスタのラッチ回路２２０１ａ
〜２２０１ｈの各クロック入力端子へは、信号線０υ丁
のレベルが１”のときには拡張制御回路２００３からの
クロック（ＰＳＣ：Ｋ）の反転信号が与えられ、信号Ｉ
ＪｉＯυＴが°ｌ　Ｏｎのときには拡張制御回路２００
３からのクロック（ＰＳＧＫ）がそのまま与えられる。

また、８ビットレジスタのラッチ回路２２０３ａ〜２２
０３ｈの各クロック入力端子へは、信号線ＯＵＴのレベ
ルが°１°゛のときには書込信号線ＷＴの信号とセレク
ト信号線ＳＬの信号の論理積の反転信号が与えられ、信
号！！０υＴのレベルが０“のときには、拡張制御回路
２００３からのラッチ信号（ＰＳＬ）の反転信号が与え
られる。

第３図における２２０２ａ等で示す上述のデータセレク
タは第５図のような論理回路で実現できる。

特に、一方のデータセレクタ２２０２ａ〜２２０２ｈの
組と他のデータセレクタ２２０５ａ〜２２０５ｈの組は
、それぞれセレクト線を共通にして接続しているので、
例えば第５図のインバータ２４０１をデータセレクタの
外部に出して、各データセレクタのそれぞれ８個づつの
ＡＮＤ−ＯＲ回路を共通のインバータ２４０１を介した
セレクト線でそれぞれ接続するようにして、これにより
８木のデータ選択を同時にできるようにしてもよい。

第１図の拡張制御回路２００３からは、一定の周期でク
ロック信号（ＰＳＣＫ）が出力され、またＰＳ／’ＳＰ
変換器２００２ａ〜２００２ｈのビット数毎に、すなわ
ち本例では８ビット毎に１′°のレベルとなるラッチ信
号（ＰＳＬ）が出力される。勿論、負論理として通常′
”１パレベルで８ビット毎に°゛０′°０′°レベルッ
チ信号でも回路実現は可能である。

また、第３図のシリアルデータ端子ＰＳＤＡＴＡは、上
述のクロック信号（ＰＳＣＫ）の立ち下がりに同期して
逐次データチェンジ（交換）しながら第１図のパッケー
ジピンＰＳ７〜ＰＳＯのそれぞれからデータの交換をす
る。これは、各ＰＳ／ＳＰ変換器２００２ａ〜２００２
ｈがその出力側がデータ交換した後、クロック信号（Ｐ
ＳＣ：Ｋ）の１７２周期後に入力側でこの確定されたデ
ータをラッチするという考えで統一構成されているから
可能であり、そのため、入力モードか出力モードかに応
じてクロック信号（ＰＳＣＫ）に対するシフトレジスタ
の転送タイミングをデータセレクタ２２０７で半クロツ
ク分だけ調整するようにしている。

このように調整した場合、各信号（ＰＳＣＫ）　。

（ＰＳＬ）　、　（ＰＳＤＡＴＡ）の位相関係は、統一
されているので第４図のようにそれぞれ対称性かたもた
れるから、第３図のｐｓｉｓｐ回路をそのままマイクロ
コンピュータ２００１に外付けし、そのパラレル出力を
バスではなく、外部の入出力機器と結線すれば良い、更
に、ＰＳ／ＳＰ変換器の入出力タイミングに上述のよう
に半クロックのずれがあるので、そのデータ取込みのタ
イミングは必ずデータが確定している時に行われ、これ
によりマイクロコン　　　　＋’、、）ピユータ２００
１内の論理素子の遅延時間と外部に用いたＰＳ／ＳＰ変
換器の論理素子の遅延時間とに差があっても、その遅延
時間がクロー２り周期の１／２近くにならない限り、デ
ータ誤認のおそれは非常に小さくなる。

マイクロコンピュータ２００１内のＰＳ／ＳＰ変換器２
００２ａ　〜２００２ｈにおいて、信号端子ＯＵＴから
の入力信号は、その変換器のポー）　ＰＳＤＡＴＡを出
力ポートとして利用するか、入力ボートとして利用する
かを定める信号として用いられ、信号端子ＳＬの信号は
そのボートの選択に用いられ、また信号端子ＷＴの信号
、信号端子ＲＤの信号はそれぞれ書込タイミング、読込
タイミングを表わす信号であり、いずれの信号もマイク
ロコンピュータ２００１の制御命令に従って、制御され
る信号である。なお、高速性を要求する場合は、上述の
ように入出力で位相をずらすことはそれだけデータ確定
の有効な時間を１／２にしてしまうので望ましくない、
その場合は、入出力のタイミングを同時にするために、
例えばデータセレクタ２２０７を削除し、データセレク
タ２２０５ａ〜２２０５ｈのＢ入力を１ビットラッチ回
路２３０＋ａ〜２３０１ｈの入力端子に接続するように
変更した第６図の回路で実現できる。

第７図には第１図のマイクロコンピュータ２００１に外
付けする拡張用出力ポートの変形例を示す。

本発明実施例の第２図に示したように、ＰＳ／ＳＰ変換
器２１０１ａ〜２１０１ｈによって６４ビットの出力ポ
ートの拡張を行ったときには、そのＰＳ／ＳＰ変換器２
１０１ａ〜２１０ｔｈの出力ビット１個に対してハンマ
ードライバ２１０２を１個をそれぞれ割当てている。こ
れは、ＬＥＤ等の負荷を駆動するには、通常数１ｈＡの
電流が必要となるので、直接出力ポートで負荷を駆動す
ることは、発熱等によりＰＳ／ＳＰ変換器の素子を破壊
してしまうからである。また、ＬＥＤなとは明るさのこ
とを無視すれば小電流で駆動できるので、ハンマドライ
バを介さなくても可能ではあるが、一般の制御回路では
、電流クラッチ、ブレーキ、プランジャー９リレーなど
の大電流を要する機構部品も負荷として取扱うので、上
述のようなハンマドライバを用いざるを得ないからであ
る。

一方、一般の制御回路では、ハンマドライバ２１０２が
４個〜８個はど１つのパッケージ内に納められている部
品が市販されているので、これらの市販部品を用いるこ
とが多い、これは、１４ビンカ）ら２０ビン程度のピン
を備えた一般的なプラスチックＩＣ（集積回路）パッケ
ージにおいて、その／＼ンマドライへの熱損失を放熱で
きる容量は／＼ンマド″ライパ４個から８個程度だから
である。

このようなことから、第７図の実施例では８個の１ビッ
トラッチ回路３００１を直列接続した８ビットシフトレ
ジスタと、８個の１ビットラッチ回路３００２を並列に
した８ビットレジスタとを各段毎に接続し、これらの８
ビットレジスタの各出力端子にそれぞれ１個づつ対応さ
せた／＼ンマドライ／く３００３を８個接続し、これら
の全部品を１個のＩＣパッケージに納めてシリアルイン
パラレルアウトドライバ３０００を構成している。この
シリアルインパラレルアウトドライバ３０００と第１図
のマイクロコンピュータ２００１とを用いて構成した制
御回路の一例を第８図に示した。

第８図の回路では、第１図のようにマイクロコンピュー
タ２００１内にＰＳ／ＳＰ変換器２００２ａ　〜２００
２ｈを複数偏設け、その各ＰＳ／ＳＰ　９換器のクロッ
ク信号およびラッチ信号とを共通にして、これらの信号
の信号線をマイクロコンピュータ２００１のＩＣノく・
ンケージの外部に引き出し、これらの信号線ＰＳＬ　。

ＰＳＣＫとＰＳ／ＳＰ変換器の出カポ−）　ＰＳ７〜ｐ
ｓｏとを第７図のシリアルインパラレルアウトドライノ
く３０００の対応する入力端子ＰＳＬ、ＰＳＧＫ、　Ｐ
ＳＤＡＴＡにそれぞれ接続したものである。このように
、マイクロコンピュータ２００１とシリアルインパラレ
ルアウトドライバ３０００とを組合わせることにより、
機器制御回路を構成するプリント基板上のＩＣ等の構成
部品の数を半分近くまで減らすことが可能になり、しか
も配線箇所が非常に減少するので信頼性が非常に高くな
る。

また、第１図で示す前述の実施例においては、マイクロ
コンピュータ２００１内に設置したＰＳ／ＳＰ　変換器
２００２ａ〜２００２ｈの各ボートが入力ポートまたは
出力ポートのいずれにもなるようにＲＯＭ１３０４内の
制御プログラムによって指定できるように構成したが、
それらのボートを入力ポートか出力ポートかのどちらか
に固定にすれば、データセレクタをその入出力モードに
従って省略できるので、回路構成はより簡潔になる。

また、第７図では出力ポートの拡張回路としてシリアル
インパラレルアウトドライバ３０００を示したが、例え
ば第９図に示すように、シュミットトリガ−インバータ
３１０１を介して入力ポートＤ７〜ＤＯからの入力デー
タを１ビットラッチ回路３１０２とデータセレクタ３１
０３とを直列接続して構成した８ビットシフトレジスタ
でラッチした後に、シリアル転送するように構成すれば
、入力ポートの拡張回路としてのパラレルインシリアル
アウトドライ／曳３１００が容易に得られる。

また、前述の各実施例では、複数個のＰＳ／ＳＰ変換器
に対して共通のデータ転送用のクロック信号線とラッチ
信号線とを１本づつ用意する回路構成を示したが、これ
らの複数個のＰＳ／ＳＰ変換器を１組として、２組以上
をマイクロコンピュータ２００１のパッケージ内に設け
、それぞれの組におけるクロック信号の周波数を拡張制
御回路２００３で変えるようにすれば、さらにマイクロ
コンピュータ２００１の機能を向上させることができる
０例えば、一方の組のクロック信号はキー人力のチャタ
リング除去のために低周波とし、他方の組のクロック信
号は遅延時間を少なくするために高周波にするというよ
うに、接続したそれぞれのセンサや被制御部品の性能に
合せた効率のよい制御システムを構築できる。

キー操作入力等をマイクロコンピュータでスキャニング
する際にキースイッチ等のスイッチの０Ｎ−ＯＦＦに伴
うチャタリングによる誤入力をさけるため、第１０図や
第１２図で前述したように、抵抗とコンデンサのネット
ワークとシュミットトリガインへ−タ（１００１ａ〜１
００１ｄ）とにより入力信号を平滑して上述のチャタリ
ングを防止するという誤入力防止方式があるが、この方
式だけであると時定数をかなり大きくせざるを得なく、
そのため上述のコンデンサの容量を大きくする必要から
回路部品が大型化してしまうという問題がある。従って
、一般的にはある程度のチャタリングを上述の抵抗とコ
ンデンサのネットワークで除去するものの、そのあとは
入力データを数ｒｎｓごとにサンプリングして読み込み
、入力データの一致が連続したところで真のデータ更新
として取り扱うというように入力データ処理プログラム
を作成して対処している。

このサンプリング方式による処理の場合には、高速で入
力データをサンプリングする必要なく、シリアルデータ
の転送りロックも数ＫＨｚから数１０ＫＨｚで充分であ
るので、シフトレジスタでの入力データのラッチ毎に重
入力データとの排他的論理和をとるように構成した回路
を付加してその論理演算の結果を保持できるようにし、
さらにこの保持期間内に内部割込をトリガするように構
成しておけば、上述のキー人力の処理プログラムは非常
に簡単に構成できる。その上、低速の動作を行うものは
それなりに廉価な素子により論理回路を構成できるので
、制御システムの価格を全体として低下させることが可
能になる。

このように、クロックの周波数を低速にしだ場合には、
特にラッチのタイミングで割込みを発生する割込み発生
機構が非常に有効になる。それは、クロック周波数が低
速であってもキー操作入力に限らず、各種の入出力の遅
延時間をその割込み発生機構により、最小にできるとと
もに、データの入出力変化を逃さず検出するように制御
プログラムを作成できるからでる。一方、クロックの周
波数を高速にする場合には、制御システム（制御回路）
の基本クロックをそのまま転送りロックとして利用する
のが効率が良い。

［効　　果］ 以上説明したように１本発明によれば、マイクロコンピ
ュータのＩＣパッケージ内にＰＳ／ＳＰＳ／Ｓ上複数個
設け、これらのＰＳ／ＳＰＳ／Ｓ上データ転送用のクロ
ック信号とラッチ信号とを共通にして、かつＰＳ／ＳＰ
Ｓ／Ｓ上それぞれに対応する複数個のシリアルポートを
上述のＩＣパッケージのビン　　　　　１、ニ引出し、
ＩＣパッケージの外部においてシリアルポートからの直
列データをＰＳ／ＳＰＳ／Ｓ上再び並列データ化するよ
うにしているので、ＩＣパッケージのピンを有効に使用
することができるようになる。

すなわち、本発明によれば、例えば１８ピン程度のＩＣ
パッケージにマイクロコンピュータを納めながら、６４
ビットの入出力ポートの拡張ができ、しかもマイクロコ
ンピュータの制御プログラムにおいて、あたかもこの６
４ビットの入出力ポートがマイクロコンピュータのバス
につながる８個の８ビットパラレルボートや６４個の１
ビットポートであるかのように取扱える命令体系を構成
できるので、制御プログラムが非常に簡単になる。

さらに、本発明によれば、マイクロコンピュータのＩＣ
パッケージに外付けしたＰＳ／ＳＰＳ／Ｓ上ハンマドラ
イバやシュミットトリガ−インバータ等を組み込むこと
により、機器制御回路のデバイス数を少なくシ、プリン
ト基板の配線本数も減少させ、ひいては制御システム（
制御コントロー′う）の小型化と信頼性の向上を同時に
行うことが可能になる。

さらに１本発明によれば、複数個のＰＳ／ＳＰＳ／Ｓ上
、共通のクロック信号線とラッチ信号線との組を２組以
上マイクロコンピュータのパッケージ内に設け、それぞ
れの組におけるクロック信号の周波数を違えさせること
により、例えば一方の組のクロック信号はキー人力のチ
ャタリング除去のために低周波とし、他方の組のクロッ
ク信号は遅延時間を少なくするために高周波にするとい
ったような使い方ができて、接続したそれぞれのセンサ
や被制御部品の性能にあわせた効率の良い制御システム
の構築ができる。

【図面の簡単な説明】

第１図は本発明に係るマイクロコンピュータの構成例を
示すブロック図、 第２図は第１図のマイクロコンピュータを用いて構成し
た制御回路の一例を示すブロー、り図、第３図は本発明
マイクロコントローラを構成するＰＳ／ＳＰＳ／Ｓ上構
成例を示す回路図、第４図は第３図のＰＳ／ＳＰＳ／Ｓ
上信号波形を示すタイミングチャート、 第５図は第３図のデータセレクタの構成例を示す回路図
、 第６図は本発明に係るＰＳ／ＳＰ変換器の他の構成例を
示す回路図、 第７図は本発明に係る拡張用出力ボートの構成例′を示
す回路図、 第８図は第７図の回路と第１図のマイクロコンピュータ
とを用いて構成した本発明マイクロコントローラの構成
例を示すブロック図、 第９図は本発明に係る拡張用入力ボートの構成例を示す
回路図、 第１０図は従来のマイクロコンピュータを用いた制御回
路の構成例を示すブロック図、 第１１図は従来のマイクロコンピュータの外観を示す斜
視図、 第１２図は出力ボートを拡張した従来の制御回路の構成
例を示すブロック図、 １　　　　　第１３図は従来の１チツプマイクロコンピ
ユータの構成例を示すブロック図である。 ２００１・・・マイクロコンピュータ。 ２００２ａ　〜２００２ｈ、２１０１ａ　〜２１０１ｈ
・・・ＰＳ／ＳＰ変換器（並直列変換回路または直並列
変換回路）、 ２００３・・・拡張制御回路、 ２１０２．３００３・・・ハンマドライバ、２１０３・
・・しＥＤ（発光ダイオード）、２２０２ａ　〜２２０
２ｈ、２２０５ａ　〜２２０５ｈ、２２０７゜２２０８
．３１０３・・・デ″−タセレクタ、２２０１　ａ　〜
２２０１ｈ、２２０３　ａ　〜２２０３ｈ、３００１゜
３００２．３１０２・・・１ビットラッチ回路、３Ｇ０
０・・・拡張用出力ボート（シリアルインパラレルアウ
トドライバ）、 ３１００・・・拡張用入力ボート（パラレルインシリア
ルアウトドライバ）、 ３１０１・・・シュミットトリガ−インバータ（シュミ
ットトリガ回路）、 １０１０・・・ＡＬＵ（論理演算ユニット）、１３０３
・・・レジスタ。 ：・ ＰＳＣＫ・・・クロック信号端子、 ＰＳＬ・・・ラッチ信号端子。 テ°−タ°セしりｊ ２２０２σ〜２２０２ｈ ２２）３ａ　−２２０３ｈ ２ｏ７ ２ｏ８

Claims (1)

1. 【特許請求の範囲】 １）少なくとも演算回路またはレジスタを有したＩＣパ
   ッケージ内にデータ転送用のクロック信号を共通にした
   複数個の並直列変換回路およ び／または直並列変換回路を配設し、 かつ該並直列変換回路または直並列変換回路に対して被
   変換データを並列データもしくは各１ビットの独立した
   データとして取り扱う命令を行う命令手段を備え、 前記並直列変換回路または直並列変換回路のシリアルデ
   ータ転送端子と前記クロック信号の信号線と前記ラッチ
   信号の信号線とを前記ＩＣパッケージのピンに引き出し
   、 さらに該ピンに引き出された前記シリアルデータ転送端
   子と前記クロック信号の信号線と前記ラッチ信号の信号
   線とを前記ＩＣパッケージの外部で前記ピンを介して接
   続した並直列変換回路もしくは直並列変換回路を具備し
   たことを特徴とするマイクロコントローラ。 ２）前記ＩＣパッケージの外部に接続する前記並直列変
   換回路において、該回路の並列入力端子にシュミットト
   リガ回路を接続し、前記両回路を１個の他のＩＣパッケ
   ージ内に封入したことを特徴とする特許請求の範囲第１
   項記載のマイクロコントローラ。 ３）前記ＩＣパッケージの外部に接続する前記直並列変
   換回路において、該回路の並列出力端子に大電流用もし
   くは高電圧用のバッファ回路を接続し、前記両回路を１
   個の他のＩＣパッケージ内に封入したことを特徴とする
   特許請求の範囲第１項記載のマイクロコントローラ。