JPS61104651A - ピン・グリツド・アレ−用パツケ−ジのリ−ド端子の半田付け方法 - Google Patents
ピン・グリツド・アレ−用パツケ−ジのリ−ド端子の半田付け方法Info
- Publication number
- JPS61104651A JPS61104651A JP22737484A JP22737484A JPS61104651A JP S61104651 A JPS61104651 A JP S61104651A JP 22737484 A JP22737484 A JP 22737484A JP 22737484 A JP22737484 A JP 22737484A JP S61104651 A JPS61104651 A JP S61104651A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pins
- substrate
- magnetic
- soldering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005476 soldering Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 title claims abstract description 12
- 238000003780 insertion Methods 0.000 claims abstract description 26
- 230000037431 insertion Effects 0.000 claims abstract description 26
- 238000009434 installation Methods 0.000 claims abstract 7
- 239000000696 magnetic material Substances 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 10
- 239000000126 substance Substances 0.000 abstract 3
- 230000010355 oscillation Effects 0.000 abstract 2
- 101000606745 Homo sapiens Pepsin A-4 Proteins 0.000 abstract 1
- 102100039655 Pepsin A-4 Human genes 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000257465 Echinoidea Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ピン・グリ、・ド・アレー用パッケージ（以
下ＰＧＡという）の片面に非常に多くのピン（リード端
子）を半田付けをする方法に関するものである。
下ＰＧＡという）の片面に非常に多くのピン（リード端
子）を半田付けをする方法に関するものである。
（従来の技術）
ＰＧＡの基板にはセラミックやガラスエポキシ等の材料
を用い、そしてピンにはコパーを用いており、このピン
２は、第４図に示すようにリード端子部８、フランジ部
９、取り付は部１０とにより構成されている。
を用い、そしてピンにはコパーを用いており、このピン
２は、第４図に示すようにリード端子部８、フランジ部
９、取り付は部１０とにより構成されている。
一般的に、ＰＧＡの製造工程において、基板に７０〜２
００本程度のピンの半田付けを行う必要があるため、従
来はまず第３．５図のようにピン２のリード端子部８の
径より多少大きい穴径のピン挿入ロアを設けたピン整列
基板３を振動発生装置１にセットし、このピン整列基板
上にピン２をパラ置きして振動を加えることにより、ピ
ン挿入ロアにピン２のリード端子部８が入るようにピン
２を挿入し、ピン２のフランジ部９、取り付は部１０が
出ているピン整列基板３の面にＰＧＡ ４のピンを立て
」：うとする面を対向させ、第６図（イ）の」：うに基
板３のピン挿入ロアと、ＰＧＡ ４のピン取付穴５との
イ☆置決めを行った後、第６図（ｒ］）のようにプレス
等を用いてピン２の取り伺は部１ｏをピン取付穴５に圧
入し、半田付は装置１１を用いて半田付けを行うこ吉に
よりピン２をＰＧＡ ４に機械的に固定するとともに、
外部引き出し端子部と電気的に接続を行っていプξ。
００本程度のピンの半田付けを行う必要があるため、従
来はまず第３．５図のようにピン２のリード端子部８の
径より多少大きい穴径のピン挿入ロアを設けたピン整列
基板３を振動発生装置１にセットし、このピン整列基板
上にピン２をパラ置きして振動を加えることにより、ピ
ン挿入ロアにピン２のリード端子部８が入るようにピン
２を挿入し、ピン２のフランジ部９、取り付は部１０が
出ているピン整列基板３の面にＰＧＡ ４のピンを立て
」：うとする面を対向させ、第６図（イ）の」：うに基
板３のピン挿入ロアと、ＰＧＡ ４のピン取付穴５との
イ☆置決めを行った後、第６図（ｒ］）のようにプレス
等を用いてピン２の取り伺は部１ｏをピン取付穴５に圧
入し、半田付は装置１１を用いて半田付けを行うこ吉に
よりピン２をＰＧＡ ４に機械的に固定するとともに、
外部引き出し端子部と電気的に接続を行っていプξ。
′ （発明が解決しようとする問題点）ＰＧＡは実際
に使用される時は、プリント板に半ＩＴ−１（−１け等
に」：り実装されるため、リード端子先端の位置精度が
要求されており、ＰＧＡのピン取付穴の位置精度も必然
的に精度の高いものとなっている。ピン挿入口に挿入さ
れた多数本のピンを同時にピン数句穴に圧入することか
らピンの整列の位置精度が要求されるので、ピン挿入口
と、リード端丁部外径のクリアランスを小さくシ、かつ
ピン挿入し１のピ・チ間精度の高いものが必要と々る。
に使用される時は、プリント板に半ＩＴ−１（−１け等
に」：り実装されるため、リード端子先端の位置精度が
要求されており、ＰＧＡのピン取付穴の位置精度も必然
的に精度の高いものとなっている。ピン挿入口に挿入さ
れた多数本のピンを同時にピン数句穴に圧入することか
らピンの整列の位置精度が要求されるので、ピン挿入口
と、リード端丁部外径のクリアランスを小さくシ、かつ
ピン挿入し１のピ・チ間精度の高いものが必要と々る。
との為、振動発生装置を用いてもピン挿入口にピンが入
りにくいので、長時間振動させなければならない。また
ピン整列基板も高価なものとなる。
りにくいので、長時間振動させなければならない。また
ピン整列基板も高価なものとなる。
ピン数句穴にピンを圧入する際必要な挿入圧はピン１本
当り約１ｋｇ必要であり、１２ン数が多くなればなるほ
ど、圧入の力が大きくなり、かつ、ピン整列基板の精度
、及びピン取付穴とピン挿入「］との位置決めが悪けれ
ばますます挿入圧力は大きく々す、プレス能力の大きな
装置が大きくなってくる。また−ン取付穴はスルーホー
ルメッキの為、穴径のバラツキが大きり、ピンを圧入し
た際の圧入状態にバラツキが生じやすく、工程中ピンが
外れてしまう場合も生じていた。
当り約１ｋｇ必要であり、１２ン数が多くなればなるほ
ど、圧入の力が大きくなり、かつ、ピン整列基板の精度
、及びピン取付穴とピン挿入「］との位置決めが悪けれ
ばますます挿入圧力は大きく々す、プレス能力の大きな
装置が大きくなってくる。また−ン取付穴はスルーホー
ルメッキの為、穴径のバラツキが大きり、ピンを圧入し
た際の圧入状態にバラツキが生じやすく、工程中ピンが
外れてしまう場合も生じていた。
本発明は従来技術の問題点を解消し、安価な治工具で容
易な作業により安定した２ン挿入、及び半田付けが行な
える方法を提供するものである。
易な作業により安定した２ン挿入、及び半田付けが行な
える方法を提供するものである。
（問題点を解決するための手段）
本発明はピン・グリッド・アレー用パッケージの外部リ
ード端子となる磁性材ピンを・母ッケージの外部リード
引き出し端子部に半田付けをする方法において、ピン整
列基板のピン挿入口に前記ピンを挿入し、ピンに磁気吸
引力を作用させてピンＩＩｊｋ、列基板のピン挿入口か
らピンを抜き取り、これヲピン挿入口と同軸線」二のパ
ック−・ゾのピン取付穴に移し替えて挿入し、次にピン
整列基板を取シ除き、１Ｊ′ンを・ぐ、ケージのピン爪
側穴内に磁気吸引力にて保持ｌ〜たま寸外部す−ド引き
出し端子部に該ピンの半１１付けを行うことを特徴とす
るピン・グリ、ド・アレー用パッケージのリード端子の
半田付は方法である。
ード端子となる磁性材ピンを・母ッケージの外部リード
引き出し端子部に半田付けをする方法において、ピン整
列基板のピン挿入口に前記ピンを挿入し、ピンに磁気吸
引力を作用させてピンＩＩｊｋ、列基板のピン挿入口か
らピンを抜き取り、これヲピン挿入口と同軸線」二のパ
ック−・ゾのピン取付穴に移し替えて挿入し、次にピン
整列基板を取シ除き、１Ｊ′ンを・ぐ、ケージのピン爪
側穴内に磁気吸引力にて保持ｌ〜たま寸外部す−ド引き
出し端子部に該ピンの半１１付けを行うことを特徴とす
るピン・グリ、ド・アレー用パッケージのリード端子の
半田付は方法である。
（実施例）
以下に、本発明の一実施例を図によって説明する。
本発明は第３．５図のようにピン２のリード端子部８の
径」：り多少大きい穴径のピン挿入ロアを設けたピン整
列基板３を振動発生装置１にセットし、このピン整列基
板３上にピン２をパラ置きし、振動を加えることにより
ピン２のリード端子部８をピン挿入ロアに通してピン２
を基板３に立てかける。次に第１図のようにピン２のフ
ランジ部９及び取り付は部１０が出ている側のピン整列
基板３の面にＰＧＡ ４のリード端子を立てようとする
面を対向させ、ピン挿入ロアとピン取付穴５との位置決
めを行った後、ＰＧＡ４を中心にピン整列基板と対向す
る面に磁性体６を配置し、磁性体６とピン整列基板３と
によりＰＧＡ ４を」二下から挾み込むよう各々を一定
距離に近づけるととにより、磁性体６の磁力によりピン
２の取付部１０の径より多少大きい径のピン取付穴５へ
吸引させ、基板３からピン２を抜き取ってこれをＰＧＡ
４に保持させる。
径」：り多少大きい穴径のピン挿入ロアを設けたピン整
列基板３を振動発生装置１にセットし、このピン整列基
板３上にピン２をパラ置きし、振動を加えることにより
ピン２のリード端子部８をピン挿入ロアに通してピン２
を基板３に立てかける。次に第１図のようにピン２のフ
ランジ部９及び取り付は部１０が出ている側のピン整列
基板３の面にＰＧＡ ４のリード端子を立てようとする
面を対向させ、ピン挿入ロアとピン取付穴５との位置決
めを行った後、ＰＧＡ４を中心にピン整列基板と対向す
る面に磁性体６を配置し、磁性体６とピン整列基板３と
によりＰＧＡ ４を」二下から挾み込むよう各々を一定
距離に近づけるととにより、磁性体６の磁力によりピン
２の取付部１０の径より多少大きい径のピン取付穴５へ
吸引させ、基板３からピン２を抜き取ってこれをＰＧＡ
４に保持させる。
その後、第２図のようにピン整列基板３を取り除き、Ｐ
ＧＡ ４と磁性体６とを対向させたままの状態で半田付
装置１１にて半田付けを行うことにより、機械的な固定
及び外部引出し端子部との電気的接続を行う。
ＧＡ ４と磁性体６とを対向させたままの状態で半田付
装置１１にて半田付けを行うことにより、機械的な固定
及び外部引出し端子部との電気的接続を行う。
（発明の効果）
以上説明したように、本発明によれば、ピン取付穴とリ
ード端子部のクリアランスをスキマパメとしていること
により、ピン取付穴の径及びピッチ精度が多少悪くても
磁力を用いて、ぎン取付穴への吸引を確実に行うことが
できる。まだ、磁性体、ＰＧＡ及びピン整列基板の王者
を対向させるととに」：す、ピンをピン取付穴に吸引、
保持することができるだめ、プレス等による圧入工程を
無くすことができる。また磁性体により常にピンを吸引
しているだめＰＧＡからのピンの脱落を無くすことがで
き、寸た【Ｊ′ン挿入口の穴径を大きくできるため、ピ
ンがピン挿入口に入りやすくなり、しだがって挿入時間
を短くすることができる。
ード端子部のクリアランスをスキマパメとしていること
により、ピン取付穴の径及びピッチ精度が多少悪くても
磁力を用いて、ぎン取付穴への吸引を確実に行うことが
できる。まだ、磁性体、ＰＧＡ及びピン整列基板の王者
を対向させるととに」：す、ピンをピン取付穴に吸引、
保持することができるだめ、プレス等による圧入工程を
無くすことができる。また磁性体により常にピンを吸引
しているだめＰＧＡからのピンの脱落を無くすことがで
き、寸た【Ｊ′ン挿入口の穴径を大きくできるため、ピ
ンがピン挿入口に入りやすくなり、しだがって挿入時間
を短くすることができる。
以上述べたように、本発明による半田付は法はピン整列
ノ、１；板へのピンの挿入時間を短縮し、かつ確実性を
高めるととができるとともに、ピンをＰＧＡに圧入する
工程を々くずことかでき、作業効率の向上を割ることが
できる効果を有するものである。
ノ、１；板へのピンの挿入時間を短縮し、かつ確実性を
高めるととができるとともに、ピンをＰＧＡに圧入する
工程を々くずことかでき、作業効率の向上を割ることが
できる効果を有するものである。
第１図は本発明によるＰＧＡのピン数句穴にピンを挿入
する状態を示す断面図、第２図は本発明に」こる半１η
伺はを示す構成図、第３図は振動発生装置の概略図、第
４図はピンの概略図、第５図はピン整列基板にピンが挿
入された状態を示す断面図、第６図（イ）、（ロ）は従
来方式によるＰＧＡへのピン圧入状態を示す断面図、第
７図ｄ二従来方式による半［Ｕ伺の概略図である。溝＝
４漱ｆブ℃潰肩二悴−＝ロー１ ・振動発生装置、２−
ピン、３ ・ピン整列基板、４ ・ＰＧＡ、５・・・
ピン数句穴、６・・・磁１１１゛体、７・・・ピン挿入
口、８ ・リード端子部、９ ・フランツ部、１０・・
・取付部。
する状態を示す断面図、第２図は本発明に」こる半１η
伺はを示す構成図、第３図は振動発生装置の概略図、第
４図はピンの概略図、第５図はピン整列基板にピンが挿
入された状態を示す断面図、第６図（イ）、（ロ）は従
来方式によるＰＧＡへのピン圧入状態を示す断面図、第
７図ｄ二従来方式による半［Ｕ伺の概略図である。溝＝
４漱ｆブ℃潰肩二悴−＝ロー１ ・振動発生装置、２−
ピン、３ ・ピン整列基板、４ ・ＰＧＡ、５・・・
ピン数句穴、６・・・磁１１１゛体、７・・・ピン挿入
口、８ ・リード端子部、９ ・フランツ部、１０・・
・取付部。
Claims (1)
- （１）ピン・グリッド・アレー用パッケージの外部リー
ド端子となる磁性材ピンをパッケージの外部リード引き
出し端子部に半田付けを行う方法において、ピン整列基
板のピン挿入口に前記ピンを挿入し、該ピンに磁気吸引
力を作用させてピン整列基板のピン挿入口から抜き取り
、これをピン挿入口と同軸線上のパッケージのピン取付
穴に移し替えて挿入し、次にピン整列基板を取り除き、
ピンをパッケージのピン取付穴内に磁気吸引力にて保持
したまま、外部リード引き出し端子部に該ピンの半田付
けを行うことを特徴とするピン・グリッド・アレー用パ
ッケージのリード端子の半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22737484A JPS61104651A (ja) | 1984-10-29 | 1984-10-29 | ピン・グリツド・アレ−用パツケ−ジのリ−ド端子の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22737484A JPS61104651A (ja) | 1984-10-29 | 1984-10-29 | ピン・グリツド・アレ−用パツケ−ジのリ−ド端子の半田付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61104651A true JPS61104651A (ja) | 1986-05-22 |
Family
ID=16859802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22737484A Pending JPS61104651A (ja) | 1984-10-29 | 1984-10-29 | ピン・グリツド・アレ−用パツケ−ジのリ−ド端子の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61104651A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310065U (ja) * | 1986-07-08 | 1988-01-22 | ||
| WO2009145190A1 (ja) | 2008-05-27 | 2009-12-03 | 日本電気株式会社 | 高周波モジュール及び無線装置 |
-
1984
- 1984-10-29 JP JP22737484A patent/JPS61104651A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6310065U (ja) * | 1986-07-08 | 1988-01-22 | ||
| WO2009145190A1 (ja) | 2008-05-27 | 2009-12-03 | 日本電気株式会社 | 高周波モジュール及び無線装置 |
| US8157571B2 (en) | 2008-05-27 | 2012-04-17 | Nec Corporation | High-frequency module having a coaxial connector with its center conductor contacting a print wiring at only one point |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04147579A (ja) | スルーホール接続形電子デバイスとその実装方法 | |
| US7810772B2 (en) | Column suction-holding head and column mounting method | |
| JP2850901B2 (ja) | ボール配列治具及びその製造方法 | |
| US6881906B2 (en) | Printed circuit board comprising a contact sleeve that is mounted thereon | |
| US4631819A (en) | Low stress, tolerance free method for mounting power devices | |
| JPS61104651A (ja) | ピン・グリツド・アレ−用パツケ−ジのリ−ド端子の半田付け方法 | |
| JPH0415593B2 (ja) | ||
| JP2646331B2 (ja) | リードピンキャリア | |
| JP2752038B2 (ja) | Ｂｇａ−ｐｇａ変換装置 | |
| JP2842406B2 (ja) | プレスフィット・ピン・グリッド・アレイ | |
| JPS60210858A (ja) | フラツトパツケ−ジｌｓｉ | |
| JPH01138791A (ja) | 混成集積回路装置 | |
| JPH04262376A (ja) | 混成集積回路装置 | |
| JPH023266Y2 (ja) | ||
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| KR20160132578A (ko) | 센서 어셈블리 및 연결 패키징을 이용한 조립방법 | |
| JPH0730486U (ja) | プリント基板用ターミナル及びｉｃソケット | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
| JP2000311757A (ja) | コンタクトの製造方法及びコネクタ | |
| JPH07202355A (ja) | 配線基板とその実装方法 | |
| JPS59218793A (ja) | Ｄｉｐ形ｉｃの実装方法 | |
| JPH10326961A (ja) | 配線基板のバンプ形成方法 | |
| JPH02148710A (ja) | リード端子付回路部品の挿入組付け方法 | |
| JPH03138876A (ja) | 金属ベース基板への表面実装コネクタの取付け方法 | |
| JPH04294080A (ja) | 回路基板とピングリットアレイとの接続方法，及びその方法に使用される接続器 |