JPS61102773A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPS61102773A JPS61102773A JP59225400A JP22540084A JPS61102773A JP S61102773 A JPS61102773 A JP S61102773A JP 59225400 A JP59225400 A JP 59225400A JP 22540084 A JP22540084 A JP 22540084A JP S61102773 A JPS61102773 A JP S61102773A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- signal
- circuit device
- optical signal
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/25—Arrangements specific to fibre transmission
- H04B10/2507—Arrangements specific to fibre transmission for the reduction or elimination of distortion or dispersion
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、パッケージ内に集積回路チップが収容されて
なる集積回路装置に関する。
なる集積回路装置に関する。
［発明の技術的背景とその問題点］
近年、集積回路装置に対する高密度化、高速化および多
機能化の要求が厳しくなっているが、高密度化は、Ｃ−
ＭＯＳ、Ｎ−ＭＯＳ等（７）ＭＯＳタイプの集積回路装
置の開発により、高速化は、微細化プロセスの開発およ
びバイポーラタイプの集積回路の開発により、徐々に実
現されつつある。
機能化の要求が厳しくなっているが、高密度化は、Ｃ−
ＭＯＳ、Ｎ−ＭＯＳ等（７）ＭＯＳタイプの集積回路装
置の開発により、高速化は、微細化プロセスの開発およ
びバイポーラタイプの集積回路の開発により、徐々に実
現されつつある。
多機能化も、いわゆるゲートＩＣの開発により実現され
ている。
ている。
ところで、このような！積回路装置を配線基板上に複数
個実装して用いる場合には、導体パターン、端子ビン等
を始めとする信号の伝送経路の状態に起因した波形のシ
ュート、クロストーク、あるいはノイズ等による誤動作
や、伝播の遅延に対する対策が不可欠になる。
個実装して用いる場合には、導体パターン、端子ビン等
を始めとする信号の伝送経路の状態に起因した波形のシ
ュート、クロストーク、あるいはノイズ等による誤動作
や、伝播の遅延に対する対策が不可欠になる。
このため、例えば複数個の集積回路装置を一度に動作さ
せたい場合には、相当のマージンを設ける必要があった
。
せたい場合には、相当のマージンを設ける必要があった
。
また高密度化、多機能化した集積回路装置は信号の入出
り用の端子ビンが非常に多いため、パッケージの外形が
大きいという問題があった。
り用の端子ビンが非常に多いため、パッケージの外形が
大きいという問題があった。
［発明の目的］
本発明は上述したような事情によりなされたもので、信
号の伝送経路の状態に起因した誤動作等が激減し、しか
もパッケージも小形である集積回路装置の提供を目的と
している。
号の伝送経路の状態に起因した誤動作等が激減し、しか
もパッケージも小形である集積回路装置の提供を目的と
している。
［発明の概要１
すなわら本発明の集積回路装置は、多重情報を含んだ光
信号を受光して電気信号に変換する受光素子と、この電
気信号を入力して複数の個別信号に分離変換するデマル
チプレクサ回路と、これら■別信号を入力して所定の動
作を行なう論理回路と、この論理回路が出力する複数の
個別信号を多重情報を含んだ電気信号に合成変換するマ
ルチプレクサ回路と、この電気信号を光信号に変換する
発光素子とが、光信号透過部を有するパッケージ内に形
成されてなることを特徴としている。
信号を受光して電気信号に変換する受光素子と、この電
気信号を入力して複数の個別信号に分離変換するデマル
チプレクサ回路と、これら■別信号を入力して所定の動
作を行なう論理回路と、この論理回路が出力する複数の
個別信号を多重情報を含んだ電気信号に合成変換するマ
ルチプレクサ回路と、この電気信号を光信号に変換する
発光素子とが、光信号透過部を有するパッケージ内に形
成されてなることを特徴としている。
［発明の実施例］
以下本発明の実施例の詳細を図面に基づいて説明する。
第１図は本発明の集積回路装置の内部回路の構成を示す
ブロック図である。
ブロック図である。
同図において１は多重情報を含んだ光信号りを受光して
電気信号に変換するフォトトランジスタ等の受光素子、
２は受光素子１から多ｍ情報を含んだ電気信号を入力し
て複数の個別の電気信号に分離変換するデマルチプレク
サ回路、３はこれら個別信号を入力して所定の動作を行
なう例えばマイクロプロセッサ等（カウンタやエンコー
ダ等であってもよい）の論理演算回路、４は論理演算回
路３の出力する個別信号（例えば演算結果）を多重信号
に合成変換するマルチプレクサ回路、５はマルチプレク
サ回路４の出力する多重信号を光信号に変換する発光ダ
イオード等の発光素子をそれぞれ示している。
電気信号に変換するフォトトランジスタ等の受光素子、
２は受光素子１から多ｍ情報を含んだ電気信号を入力し
て複数の個別の電気信号に分離変換するデマルチプレク
サ回路、３はこれら個別信号を入力して所定の動作を行
なう例えばマイクロプロセッサ等（カウンタやエンコー
ダ等であってもよい）の論理演算回路、４は論理演算回
路３の出力する個別信号（例えば演算結果）を多重信号
に合成変換するマルチプレクサ回路、５はマルチプレク
サ回路４の出力する多重信号を光信号に変換する発光ダ
イオード等の発光素子をそれぞれ示している。
そして本実施例の集積回路ｔｕｆｆは、上述した回路が
第２図に示したようなパッケージ内に収容されている。
第２図に示したようなパッケージ内に収容されている。
このパッケージ７は、ＵＶ−ＥＰＲＯＭ（７）ｚ＜ッケ
ージと類似しており、上部の光透過窓６から光信号の入
出力を行なうことができる。
ージと類似しており、上部の光透過窓６から光信号の入
出力を行なうことができる。
ＺＬだ、このパッケージ７の銅面からは端子ビン８が延
出されているが、この端子ビン８は電源およびＧＮＤ程
度（クロック入力等であってもよい）の端子ビンである
。すなわち、本実施例の集積回路具δのパッケージ７に
はデータ入出力用の端子ビンが設けられておらず、デー
タの入出力はすべて光透過窓６を通じて光信号により行
なわれる。
出されているが、この端子ビン８は電源およびＧＮＤ程
度（クロック入力等であってもよい）の端子ビンである
。すなわち、本実施例の集積回路具δのパッケージ７に
はデータ入出力用の端子ビンが設けられておらず、デー
タの入出力はすべて光透過窓６を通じて光信号により行
なわれる。
本実施例の集積回路装置を複数個実装する場合には、そ
れぞれの集積回路装置の光透過窓６を略対向させて、相
互に光信号の伝送が行なわれるようにする。以下、この
点について詳述する。
れぞれの集積回路装置の光透過窓６を略対向させて、相
互に光信号の伝送が行なわれるようにする。以下、この
点について詳述する。
第１の！Ｉ梢回路装ηの光透過窓６から出力された多重
情報をΩむ光信号りは、第１の集積回路装置と略対向す
る第２の集積回路装置の光透過窓６から入力されて、ま
ず受光素子１に到達する。
情報をΩむ光信号りは、第１の集積回路装置と略対向す
る第２の集積回路装置の光透過窓６から入力されて、ま
ず受光素子１に到達する。
すると、この受光素子１により光信号りが電気信号に変
換され、この電気信号がデマルチプレクサ回路２により
複数の個別信号ｄ１〜ｄ、に分離変換され、さらに論理
演算回路３に入力されて所定の演算が行われる。
換され、この電気信号がデマルチプレクサ回路２により
複数の個別信号ｄ１〜ｄ、に分離変換され、さらに論理
演算回路３に入力されて所定の演算が行われる。
そして例えば演算結果である複数の個別出力信号ｄ、Ｔ
〜ｄｏｌ がマルチプレクサ回路４に入力されて多重情
報を含んだ電気信号に変換され、発光素子５により再び
光信号Ｄ′に変換されて光透過窓６から出力される。こ
の光信号Ｄ′は第３の集積回路装置の光透過窓６から入
力されて、同様のプロセスで処理される。
〜ｄｏｌ がマルチプレクサ回路４に入力されて多重情
報を含んだ電気信号に変換され、発光素子５により再び
光信号Ｄ′に変換されて光透過窓６から出力される。こ
の光信号Ｄ′は第３の集積回路装置の光透過窓６から入
力されて、同様のプロセスで処理される。
また第１の集積回路装置の光透過窓６と、第２、第３、
・・・の集積回路装置のそれとを１対多対応的に対向さ
せて実装すれば、複数の集積回路装置を同時に動作させ
ることができる。
・・・の集積回路装置のそれとを１対多対応的に対向さ
せて実装すれば、複数の集積回路装置を同時に動作させ
ることができる。
なお、光信号に含まれる多重情報は２餡化情報なので、
空間を介して光信号の入出力を行なっても、減衰による
影響は無視できる程度である。
空間を介して光信号の入出力を行なっても、減衰による
影響は無視できる程度である。
以上説明したように本実施例の集積回路装置では、従来
プリント基板上の導体パターンを通じて電気信号により
行われていた信号伝送を光信号により行なうので、伝送
経路における信号の歪みが生じない。
プリント基板上の導体パターンを通じて電気信号により
行われていた信号伝送を光信号により行なうので、伝送
経路における信号の歪みが生じない。
従って波形の歪みによる誤動作や、インピーダンスのマ
ツチング不良、さらにクロストークや負伺容ωによる伝
播の遅延等は解消される。
ツチング不良、さらにクロストークや負伺容ωによる伝
播の遅延等は解消される。
ところで本実施例の集積回路装置は、各機能毎の複数の
チップを１６１−のパッケージ内で、例えばワイＶボン
ディングにより接続して製造することができるが、各機
能を１つのチップ上′Ｃ構成づることも可能である。
チップを１６１−のパッケージ内で、例えばワイＶボン
ディングにより接続して製造することができるが、各機
能を１つのチップ上′Ｃ構成づることも可能である。
１ノなわＩ５．１枚のシリコンチップの上に気相成長法
、溜相成艮法、気相拡散法あるいは蒸着法等の技術に上
り受）ヒ素子１、デマルチプレクサ回路２、論工Ｔ演算
回路３、マルチプレクサ回路４および発光索子５を集積
化して形成する。
、溜相成艮法、気相拡散法あるいは蒸着法等の技術に上
り受）ヒ素子１、デマルチプレクサ回路２、論工Ｔ演算
回路３、マルチプレクサ回路４および発光索子５を集積
化して形成する。
例えば受光素子１としてはＳｉ、ＣｄＳ等の半導体を、
発光素子５としてはＧａ Ａｓ 、Ｇａ Ｐ。
発光素子５としてはＧａ Ａｓ 、Ｇａ Ｐ。
Ｑａ Ａｓ Ｐ等の化合物半導体を用いる。
デマルチプレクサ回路２およびマルチプレクサ回路４は
、周知の通りシフトレジスタを直列あるいは並列させて
構成することができる。
、周知の通りシフトレジスタを直列あるいは並列させて
構成することができる。
なお発光素子５は情報を伝送Ｖるのに充分な強度の光信
号を発生することが条件になるので、発光素子５のみを
独立したチップにしてもよい。
号を発生することが条件になるので、発光素子５のみを
独立したチップにしてもよい。
上述した実施例では、パッケージ７の上面に光透過窓６
を形成して法部から光信号の入出力を行なうようにして
いるが、本発明はこれに限定されることなく、光透過窓
６の部分に光透過ソケット（図示せず）を形成し、光ケ
ーブルを接続して光信号の入出力を行なうようにするこ
とも可能である。
を形成して法部から光信号の入出力を行なうようにして
いるが、本発明はこれに限定されることなく、光透過窓
６の部分に光透過ソケット（図示せず）を形成し、光ケ
ーブルを接続して光信号の入出力を行なうようにするこ
とも可能である。
また第３図に示したようにパッケージの側面に光透過窓
６′を設け、法部より光信号の入出力を行なうようにし
てもよい。これによると平面実装の状態で光信号の伝送
を行なうことができるので回路レイアラ１〜が容易にな
る。この場合には受光素子１および発光素子５を光透過
窓６′に対応させて形成する必要がある。
６′を設け、法部より光信号の入出力を行なうようにし
てもよい。これによると平面実装の状態で光信号の伝送
を行なうことができるので回路レイアラ１〜が容易にな
る。この場合には受光素子１および発光素子５を光透過
窓６′に対応させて形成する必要がある。
［発明の効果］
以上説明したように本発明の集積回路装置は、多重情報
を含んだ光信号を受光して電気信号に変換する受光素Ｆ
と、この電気信号を入力して複数の個別信号に分離変換
するデマルチプレクサ回路と、これら個別信号を入力し
て所定の動作を行なう論理回路と、この論理回路が出力
する複数の個別信号を多重情報をＳんだ電気信号に合成
変換するマルチプレクサ回路と、この電気信号を光信号
に変換する発光素子とが、光信号透過部を有するパッケ
ージ内に形成されてなるので、信号の伝送を光ｆ３ ｊ
ｌにより容易に行なうことができ、波形の歪みによる誤
動作、インピーダンスのマツチング不良、クロストーク
や負荷容Φによる伝播の遅延等は生じない。
を含んだ光信号を受光して電気信号に変換する受光素Ｆ
と、この電気信号を入力して複数の個別信号に分離変換
するデマルチプレクサ回路と、これら個別信号を入力し
て所定の動作を行なう論理回路と、この論理回路が出力
する複数の個別信号を多重情報をＳんだ電気信号に合成
変換するマルチプレクサ回路と、この電気信号を光信号
に変換する発光素子とが、光信号透過部を有するパッケ
ージ内に形成されてなるので、信号の伝送を光ｆ３ ｊ
ｌにより容易に行なうことができ、波形の歪みによる誤
動作、インピーダンスのマツチング不良、クロストーク
や負荷容Φによる伝播の遅延等は生じない。
結果として、複数の集積回路装置を一度に動作させる場
合においても１つの集積回路装置を動作させたｌｉ合と
同程度の動作速度を１ｑることができるので、超高速の
システムを実現することも可能になる。
合においても１つの集積回路装置を動作させたｌｉ合と
同程度の動作速度を１ｑることができるので、超高速の
システムを実現することも可能になる。
また、従来、多数必要であった端子ビンが電源およびＧ
ＮＤ程度の端子ビンのみに減少されるので、大幅に実装
面積を減少させることができる。
ＮＤ程度の端子ビンのみに減少されるので、大幅に実装
面積を減少させることができる。
これに伴ない配線基板上に信号伝送用の導体パターンを
形成する必要も無くなるので、製造コストも大幅に低減
される。
形成する必要も無くなるので、製造コストも大幅に低減
される。
第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の外観を示す斜視図、第３図は
本発明の他の実施例の外観を示す側面図である。 、 １・・・・・・・・・・・・受光素子２・・・・
・・・・・・・・デマルチプレクサ回路３・・・・・・
・・・・・・論理演鐸回路４・・・・・・・・・・・・
マルチプレクサ回路５・・・・・・・・・・・・発光素
子 ６．６′・・・光透過窓
２図は本発明の一実施例の外観を示す斜視図、第３図は
本発明の他の実施例の外観を示す側面図である。 、 １・・・・・・・・・・・・受光素子２・・・・
・・・・・・・・デマルチプレクサ回路３・・・・・・
・・・・・・論理演鐸回路４・・・・・・・・・・・・
マルチプレクサ回路５・・・・・・・・・・・・発光素
子 ６．６′・・・光透過窓
Claims (2)
- （１）多重情報を含んだ光信号を受光して電気信号に変
換する受光素子と、この電気信号を入力して複数の個別
信号に分離変換するデマルチプレクサ回路と、これら個
別信号を入力して所定の動作を行なう論理回路と、この
論理回路が出力する複数の個別信号を多重情報を含んだ
電気信号に合成変換するマルチプレクサ回路と、この電
気信号を光信号に変換する発光素子とが、光信号透過部
を有するパッケージ内に形成されてなることを特徴とす
る集積回路装置。 - （２）受光素子、デマルチプレクサ回路、論理回路、マ
ルチプレクサ回路、および発光素子が１つのチップ上に
集積化されて形成されている特許請求の範囲第１項記載
の集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225400A JPS61102773A (ja) | 1984-10-26 | 1984-10-26 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59225400A JPS61102773A (ja) | 1984-10-26 | 1984-10-26 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61102773A true JPS61102773A (ja) | 1986-05-21 |
Family
ID=16828766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59225400A Pending JPS61102773A (ja) | 1984-10-26 | 1984-10-26 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61102773A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187268A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electric Ind Co Ltd | 光電変換集積回路 |
| JPH06255714A (ja) * | 1993-03-01 | 1994-09-13 | Oki Electric Ind Co Ltd | 自走式ロボットシステム |
-
1984
- 1984-10-26 JP JP59225400A patent/JPS61102773A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187268A (ja) * | 1985-02-14 | 1986-08-20 | Matsushita Electric Ind Co Ltd | 光電変換集積回路 |
| JPH06255714A (ja) * | 1993-03-01 | 1994-09-13 | Oki Electric Ind Co Ltd | 自走式ロボットシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0871222B1 (en) | Circuit for providing interconnections among individual integrated circuit chips in a multi-chip module | |
| EP0130207B1 (en) | Semiconductor chip package | |
| EP0295001B1 (en) | Cmos integrated circuit fan-in logic tree layout arrangement | |
| EP0772234A3 (en) | Integrated circuit package | |
| US4912521A (en) | Electro-optical transducer assembly | |
| JPH06224408A (ja) | 光送受信機モジュールおよびその製造方法 | |
| WO2005078795A1 (ja) | 電子回路 | |
| EP0150929A3 (en) | Substrate with optical communications systems between chips mounted thereon | |
| JPH10189823A (ja) | 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法 | |
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| JP3237968B2 (ja) | 半導体素子モジュール | |
| US7342310B2 (en) | Multi-chip package with high-speed serial communications between semiconductor die | |
| US5519353A (en) | Balanced driver circuit for eliminating inductive noise | |
| JPS61102773A (ja) | 集積回路装置 | |
| US5966293A (en) | Minimal length computer backplane | |
| GB2273207A (en) | Electronic circuit assembly with optical bus | |
| KR100221415B1 (ko) | 신호처리장치 | |
| JP2668155B2 (ja) | 半導体集積回路装置 | |
| JP2764127B2 (ja) | 光接続集積回路 | |
| JPS6432647A (en) | Semiconductor integrated circuit device | |
| JPS61212059A (ja) | 半導体装置 | |
| JP2695476B2 (ja) | 入出力ラッチ構成方式 | |
| JPH03261152A (ja) | 半導体集積回路装置 | |
| KR20200085624A (ko) | 고속직렬통신을 이용한 디스플레이 멀티칩 구동 장치 | |
| JPH01161877A (ja) | 光空間配線用集積回路ソケット |