JPS6094772A - 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 - Google Patents
主電流部とエミユレ−シヨン電流部を有する電力用半導体素子Info
- Publication number
- JPS6094772A JPS6094772A JP18472784A JP18472784A JPS6094772A JP S6094772 A JPS6094772 A JP S6094772A JP 18472784 A JP18472784 A JP 18472784A JP 18472784 A JP18472784 A JP 18472784A JP S6094772 A JPS6094772 A JP S6094772A
- Authority
- JP
- Japan
- Prior art keywords
- current section
- semiconductor device
- power semiconductor
- emulation
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 40
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000272814 Anser sp. Species 0.000 description 1
- 210000001744 T-lymphocyte Anatomy 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景および概要
本発明は、主電流部およびこの主電流部の電流をエミュ
レート（ｅｍｕｌａｔｅ ）すなわち主電流部の電流に
追従するエミュレーション電流部を有する電力用半導体
素子に関する。
レート（ｅｍｕｌａｔｅ ）すなわち主電流部の電流に
追従するエミュレーション電流部を有する電力用半導体
素子に関する。
電力用半導体素子は、交流モータを駆動する電流のよう
な電力レベルの電流を流すように設計された素子である
。下記の二つの基本的な理由により電力用素子の電流を
制限することがしばしば有益である。第１は、ミノＪ用
素子が内部電流限界を有しているためであり、この限Ｗ
４！−越える電流においては電力用素子ｔ；１．好：１
：シクない動イ′１状態に切換わり、この素子が破壊さ
れることｂＪｈる１、第２は、電ノコ用素子を利用して
いる電気装置Ｎが電力用素子の特定の最大電流レベルの
みを許容りるＪ：うになっている場合があり、この最大
電流レベルを越える電流においては装置に有害な回路リ
ノ作が生じるためである。
な電力レベルの電流を流すように設計された素子である
。下記の二つの基本的な理由により電力用素子の電流を
制限することがしばしば有益である。第１は、ミノＪ用
素子が内部電流限界を有しているためであり、この限Ｗ
４！−越える電流においては電力用素子ｔ；１．好：１
：シクない動イ′１状態に切換わり、この素子が破壊さ
れることｂＪｈる１、第２は、電ノコ用素子を利用して
いる電気装置Ｎが電力用素子の特定の最大電流レベルの
みを許容りるＪ：うになっている場合があり、この最大
電流レベルを越える電流においては装置に有害な回路リ
ノ作が生じるためである。
電力用半導体素子の電流を制限１−る様にするためには
、素子の電流レベルをまず感知しなりればならない。電
力用素子の電流レベルを感知Ｊる従来の技術の一つは、
電力用素子に直列に接続された抵抗の両端間に生じる電
圧降下を感知Ｊることである。都合の悪いことにこの感
知用抵抗どしてはかなり大きな電力定格のものを有しく
′ｒ番ノればならず、これにより電流感知のために価格
の高いものが必要となる。
、素子の電流レベルをまず感知しなりればならない。電
力用素子の電流レベルを感知Ｊる従来の技術の一つは、
電力用素子に直列に接続された抵抗の両端間に生じる電
圧降下を感知Ｊることである。都合の悪いことにこの感
知用抵抗どしてはかなり大きな電力定格のものを有しく
′ｒ番ノればならず、これにより電流感知のために価格
の高いものが必要となる。
従って、本発明の目的は、素子電流レベルを低電力回路
で感知することができる電力用半導体素子を提供するこ
とにある。
で感知することができる電力用半導体素子を提供するこ
とにある。
本発明の他の目的は、素子電流を経済的にかつ高精度で
感知することができる電力用半導体素子を提供すること
にある。
感知することができる電力用半導体素子を提供すること
にある。
本発明の別の目的は、素子の製造工程の数を増大するこ
となく素子の電流レベルを低電流でエミュレーションす
る電力用半導体素子を提供することにある。
となく素子の電流レベルを低電流でエミュレーションす
る電力用半導体素子を提供することにある。
本発明の好適な態様によれば、複数の能動くすなわち通
電）領域セルと素子終端領域を有する電力用半導体素子
が提供される。大多数の能動領域セルが主電流部を構成
し、少数の能動領域セルがエミュレーション電流部を構
成する。
電）領域セルと素子終端領域を有する電力用半導体素子
が提供される。大多数の能動領域セルが主電流部を構成
し、少数の能動領域セルがエミュレーション電流部を構
成する。
素子終端領域は、好適な態様においては主電流部および
エミュレーション電流部の両者に共通でかつ両者を囲む
。第１のカソードが主電流部に接触し、別個の第２のカ
ソードが］−ミュレーション電流部に接触する。共通の
アノードが主電流部および好ましくはエミュレーション
電流部に結合される。
エミュレーション電流部の両者に共通でかつ両者を囲む
。第１のカソードが主電流部に接触し、別個の第２のカ
ソードが］−ミュレーション電流部に接触する。共通の
アノードが主電流部および好ましくはエミュレーション
電流部に結合される。
エミュレーション電流部の電流レベルは主電流部の電流
レベルを正確にエミユレーシヨンリ−る。
レベルを正確にエミユレーシヨンリ−る。
これは、これらの両型流部の間が熱的おにび電気的に緊
密に結合され、更に両者は同じ製造］１程で形成されて
いるからである。■ミコレージ＝＋ン電流部の電流レベ
ルは主電流部の電流レベルの一部分のみを構成している
ものであるので、電力ｆｆ＋素子の電流を感知するのに
エミュレーション電流部の電流を感知する低電力回路を
使用Ｊることができる。更に、この電力用素子はエミュ
レーション電流部のない素子に比べてほんのわずか複相
になるだけであり、従って、本発明により経済的な電流
感知を行うことができる。
密に結合され、更に両者は同じ製造］１程で形成されて
いるからである。■ミコレージ＝＋ン電流部の電流レベ
ルは主電流部の電流レベルの一部分のみを構成している
ものであるので、電力ｆｆ＋素子の電流を感知するのに
エミュレーション電流部の電流を感知する低電力回路を
使用Ｊることができる。更に、この電力用素子はエミュ
レーション電流部のない素子に比べてほんのわずか複相
になるだけであり、従って、本発明により経済的な電流
感知を行うことができる。
本発明の新規な特徴は特許請求の範囲に記載されている
。しかながら、本発明自身号−なり１５本発明の構成お
よび動作の方法は、本発明の別の目的および利点ととも
に、図面を参照した以下の説明により最もよく理解され
よう。
。しかながら、本発明自身号−なり１５本発明の構成お
よび動作の方法は、本発明の別の目的および利点ととも
に、図面を参照した以下の説明により最もよく理解され
よう。
第１図には本発明による好適な電ツノ用半導体素子１０
が示されている。素子１０は、能動領域すなわち通電領
域１４と、この能動領域１４を囲み口つ素子の縁部へ外
向きに伸びる終端領域１６を含む、シリコンで構成され
るような半導体ウェハー１２を有している。
が示されている。素子１０は、能動領域すなわち通電領
域１４と、この能動領域１４を囲み口つ素子の縁部へ外
向きに伸びる終端領域１６を含む、シリコンで構成され
るような半導体ウェハー１２を有している。
能動領域１４は、好ましくは複数のセル１８で構成され
、これらのセルは互いに同一であってよく、図には破線
の四角で示されている。終端領域１６は本質的構成要素
としてガード・リング１９およびフィールド・リング２
０（両者とも破線で示され−Ｃいる）または本技術分野
に専門知識を有する者にとって明らかなような電力用素
子用の伯の適切な終端構造部を有している。更に終端領
域１６およびセル１８の詳細な構造は第２図の断面図に
例示されており、この第２図は第１図の線２−２に沿っ
て取られたものである。第２図においては、終端領域１
６のガード・リング１９およびフィールド・リング２０
はそれぞれＮ導電型領域２１の上側部分に隣接するＰ導
電型領域で構成されている。酸化物等の絶縁層２２がガ
ード・リング１９、フィールド・リング２０およびＮ型
層ダ１域２１を覆っている。能動領域１／Ｉの１？ル１
８１よ各々絶縁ゲート型トランジスタ（ＩＧＴ）の１ご
ルを構成するものと示されている。Ｉ Ｇ−１−は、［
３゜Ｊ、 Ｂａｌｉｇａ 、 Ｍ、 Ｓ、 Ａｄｌｅｒ
、 Ｐ、 Ｖ、 ＧｒａＶおよびＲ，Ｐ、Ｌｏｖｅにに
る文献［Ｔ−ｈｅ Ｉ ｎ５ｕｌａｔｅｄＱ ａｔｅｄ
ＲｅｃｔＮｉｅｒ （Ｔ （３Ｒ） ：△ ＮＯＷＰ
ｏｗｅｒ ５ｗ１ｔｃｈｉｎｏ Ｄｅｖｉｃｅ ｊ 、
Ｉ Ｅ ＤＭ８２（１９８２年１２月＞、２６４−２６
７ページに記載されている素子である。第２図の一番左
側のＩＧＴセル１８は、高１ｌｌＩ度にドープされたＰ
ｔ？電型領域２２、好ましくは本体基板と、この上に
配置された低濃度にドープされたＮ導Ｘｔｊ ！１９．
領ｌｌｌ１ｉ２１を含む。領Ｉｊｉｔ２１は好ましくは
１））９市ハリ領域２２の上にエピタキシャル成長され
たものである。また、Ｎ導電型領域２１の上には１）導
電型領域２４が配設され、この領域２４は典型的に【よ
２つの相異なる抵抗率の部分を右している。［））９電
型領域２４の上にはまた高開度にドープされ１ごＮ導電
を７− 領域２６が配設されている。Ｐ型領域２４は、上から見
た場合、例えば矩形または円形の境界を持つように形成
され、またＮ型領域２６は、上から見た場合、例えばＰ
壁領域２４内に矩形または円形のループとして形成され
る。ゲート２８は、図には簡略に示されているが、好ま
しくは各セル１８に対して共通のゲートを構成し、導電
性ポリシリコンまたは他の導電性耐火材で形成すること
が出来る。ゲート２８は二酸化シリコン層等の絶縁層３
０によってウェハー１２の上面から隔てられている。絶
縁層３０はまたゲート２８の上部および側部をも覆って
いる。伯のセル１８は上述した一番左側のセル１８と同
一であるのが好ましい。
、これらのセルは互いに同一であってよく、図には破線
の四角で示されている。終端領域１６は本質的構成要素
としてガード・リング１９およびフィールド・リング２
０（両者とも破線で示され−Ｃいる）または本技術分野
に専門知識を有する者にとって明らかなような電力用素
子用の伯の適切な終端構造部を有している。更に終端領
域１６およびセル１８の詳細な構造は第２図の断面図に
例示されており、この第２図は第１図の線２−２に沿っ
て取られたものである。第２図においては、終端領域１
６のガード・リング１９およびフィールド・リング２０
はそれぞれＮ導電型領域２１の上側部分に隣接するＰ導
電型領域で構成されている。酸化物等の絶縁層２２がガ
ード・リング１９、フィールド・リング２０およびＮ型
層ダ１域２１を覆っている。能動領域１／Ｉの１？ル１
８１よ各々絶縁ゲート型トランジスタ（ＩＧＴ）の１ご
ルを構成するものと示されている。Ｉ Ｇ−１−は、［
３゜Ｊ、 Ｂａｌｉｇａ 、 Ｍ、 Ｓ、 Ａｄｌｅｒ
、 Ｐ、 Ｖ、 ＧｒａＶおよびＲ，Ｐ、Ｌｏｖｅにに
る文献［Ｔ−ｈｅ Ｉ ｎ５ｕｌａｔｅｄＱ ａｔｅｄ
ＲｅｃｔＮｉｅｒ （Ｔ （３Ｒ） ：△ ＮＯＷＰ
ｏｗｅｒ ５ｗ１ｔｃｈｉｎｏ Ｄｅｖｉｃｅ ｊ 、
Ｉ Ｅ ＤＭ８２（１９８２年１２月＞、２６４−２６
７ページに記載されている素子である。第２図の一番左
側のＩＧＴセル１８は、高１ｌｌＩ度にドープされたＰ
ｔ？電型領域２２、好ましくは本体基板と、この上に
配置された低濃度にドープされたＮ導Ｘｔｊ ！１９．
領ｌｌｌ１ｉ２１を含む。領Ｉｊｉｔ２１は好ましくは
１））９市ハリ領域２２の上にエピタキシャル成長され
たものである。また、Ｎ導電型領域２１の上には１）導
電型領域２４が配設され、この領域２４は典型的に【よ
２つの相異なる抵抗率の部分を右している。［））９電
型領域２４の上にはまた高開度にドープされ１ごＮ導電
を７− 領域２６が配設されている。Ｐ型領域２４は、上から見
た場合、例えば矩形または円形の境界を持つように形成
され、またＮ型領域２６は、上から見た場合、例えばＰ
壁領域２４内に矩形または円形のループとして形成され
る。ゲート２８は、図には簡略に示されているが、好ま
しくは各セル１８に対して共通のゲートを構成し、導電
性ポリシリコンまたは他の導電性耐火材で形成すること
が出来る。ゲート２８は二酸化シリコン層等の絶縁層３
０によってウェハー１２の上面から隔てられている。絶
縁層３０はまたゲート２８の上部および側部をも覆って
いる。伯のセル１８は上述した一番左側のセル１８と同
一であるのが好ましい。
第１図を再び参照すると、絶縁層３０で覆われたゲート
２８の一部（図示せず）は適切には金属の外部接続用端
子３２に接触し、この端子３２は酸化物等の絶縁層２２
によってガード・リング１９の拡大部１９′から分離さ
れている。ウェハー１２の下側にアノード３４があり、
このアノード３４は適切にはアルミニウムのような被着
された＝８− 金属で形成され、各セル１８に対してＪ（通のアノード
を構成する。本発明にＪこれば、２つの分離したカソー
ド３６および３８を段重」る。
２８の一部（図示せず）は適切には金属の外部接続用端
子３２に接触し、この端子３２は酸化物等の絶縁層２２
によってガード・リング１９の拡大部１９′から分離さ
れている。ウェハー１２の下側にアノード３４があり、
このアノード３４は適切にはアルミニウムのような被着
された＝８− 金属で形成され、各セル１８に対してＪ（通のアノード
を構成する。本発明にＪこれば、２つの分離したカソー
ド３６および３８を段重」る。
カソード３６は能動領域１４の大多数のＩＺル１８と接
触し、カソード３８は能動領域１４の少数のセル（図示
の素子１０ではｌｌ１１−のセル）と接触している。
触し、カソード３８は能動領域１４の少数のセル（図示
の素子１０ではｌｌ１１−のセル）と接触している。
カソード３６は外部接続用端子／ＩＱに１妾続されてい
る。この端子４０は絶縁層２２にＪ：つ−Ｃガード・リ
ング拡大部１９′から分１ｌ１１１されている。しかし
、端子４０は好適実施例においては直接ガード・リング
拡大部１９′と接触してｂＪ、く、この場合このガード
・リング拡大部１９′はカッ−１３６と同じ電圧になる
。
る。この端子４０は絶縁層２２にＪ：つ−Ｃガード・リ
ング拡大部１９′から分１ｌ１１１されている。しかし
、端子４０は好適実施例においては直接ガード・リング
拡大部１９′と接触してｂＪ、く、この場合このガード
・リング拡大部１９′はカッ−１３６と同じ電圧になる
。
カソード３６に接触しているセル１ ［３は本明細書で
「主電流部」と呼ぶものを構成し、カソード３８に接触
しているセル１８は本明細書で「エミュレーション電流
部」と呼ぶものを構成Ｊ−る。ＩＧＴセル１８を有する
電力用半導体素子１０を製造する際、単一のカソードお
にび該カソード川の単−の端子を有するＬ Ｇ Ｔを製
造するための従来の製法技術を用いることができるが、
２つのカソード３６および３８およびそれらの対応覆る
外部接続用端子４０および４２を設けるという木質的変
更を行う必要がある。これは、本技術分野に専門知識を
有する者に周知である方法でウェハー１２上にカソード
用の金属被覆を設ける時にカソード形成用マーク（図示
せず）を変更することによって容易に達成することがで
き、これによって２つのカソードおよび２つの外部接続
用端子を形成することができる。このため、製造工程の
数は増加せず、また電力用半導体素子１０は単一のカソ
ードおよび該カソードに接続される単一の外部接続用端
子を有する電力用半導体素子よりも僅かに複雑になるだ
けである。従って、電力用半導体素子１０は従来の素子
よりもコストが僅かに増加するだけである。
「主電流部」と呼ぶものを構成し、カソード３８に接触
しているセル１８は本明細書で「エミュレーション電流
部」と呼ぶものを構成Ｊ−る。ＩＧＴセル１８を有する
電力用半導体素子１０を製造する際、単一のカソードお
にび該カソード川の単−の端子を有するＬ Ｇ Ｔを製
造するための従来の製法技術を用いることができるが、
２つのカソード３６および３８およびそれらの対応覆る
外部接続用端子４０および４２を設けるという木質的変
更を行う必要がある。これは、本技術分野に専門知識を
有する者に周知である方法でウェハー１２上にカソード
用の金属被覆を設ける時にカソード形成用マーク（図示
せず）を変更することによって容易に達成することがで
き、これによって２つのカソードおよび２つの外部接続
用端子を形成することができる。このため、製造工程の
数は増加せず、また電力用半導体素子１０は単一のカソ
ードおよび該カソードに接続される単一の外部接続用端
子を有する電力用半導体素子よりも僅かに複雑になるだ
けである。従って、電力用半導体素子１０は従来の素子
よりもコストが僅かに増加するだけである。
電力用半導体素子１０の動作においては、素子のエミュ
レーション電流部の電流レベルは素子の主電流部の電流
レベルにほず正確に比例している。
レーション電流部の電流レベルは素子の主電流部の電流
レベルにほず正確に比例している。
これは、これらの電流部が熱的および電気的に緊密に結
合され、かつこれらの電流部が同じ製１ｊ７ 工程で形
成されているからである。熱的結合に関しては、主電流
部の温度が例えば電流の導通により上昇して変動した時
には、■ミコレーショ１ン電冶。
合され、かつこれらの電流部が同じ製１ｊ７ 工程で形
成されているからである。熱的結合に関しては、主電流
部の温度が例えば電流の導通により上昇して変動した時
には、■ミコレーショ１ン電冶。
部の温度は両型流部が近接しているために主電流部の温
度に正確に追従する。また、これらの電流部の緊密な電
気的結合に関しては、グー１〜２８（第２図）は、両型
流部に共通に相方接続されでいるとき両型流部のそれぞ
れのゲート部分の間に短い電気的通路を形成しており、
同様にアノード３４も両型流部の間に短い電気的通路を
形成している。これは、主電流部およびエミュレーショ
ン電流部のゲート部分およびアノード部分のそれぞれの
間を相互接続する電気的通路にａ３１：Ｊる固有の寄生
容量またはインダクタンスを最小にしている。
度に正確に追従する。また、これらの電流部の緊密な電
気的結合に関しては、グー１〜２８（第２図）は、両型
流部に共通に相方接続されでいるとき両型流部のそれぞ
れのゲート部分の間に短い電気的通路を形成しており、
同様にアノード３４も両型流部の間に短い電気的通路を
形成している。これは、主電流部およびエミュレーショ
ン電流部のゲート部分およびアノード部分のそれぞれの
間を相互接続する電気的通路にａ３１：Ｊる固有の寄生
容量またはインダクタンスを最小にしている。
本技術分野に専門知識を右する老にとって明らかなよう
に、この緊密な熱的おにび電気的結合ににす、エミュレ
ーション電流部の電流レベルは特に素子１０が急速にタ
ーンオンまたはターンオフす１１− る時のような素子の動的動作状態の際に主電流部の電流
レベルに緊密に比例する。電力用素子１０の別の利点は
、主電流部の電流レベルを電力定格の低い外部回路（図
示せず）によって感知することができることである。こ
れは、主電流部の電流レベルを測定するために素子１０
の電流の一部のみ、すなわちエミュレーション電流部の
電流のみを感知することが必要なだけだからである。
に、この緊密な熱的おにび電気的結合ににす、エミュレ
ーション電流部の電流レベルは特に素子１０が急速にタ
ーンオンまたはターンオフす１１− る時のような素子の動的動作状態の際に主電流部の電流
レベルに緊密に比例する。電力用素子１０の別の利点は
、主電流部の電流レベルを電力定格の低い外部回路（図
示せず）によって感知することができることである。こ
れは、主電流部の電流レベルを測定するために素子１０
の電流の一部のみ、すなわちエミュレーション電流部の
電流のみを感知することが必要なだけだからである。
本発明では、電力用半導体素子１０は種々の方法で変更
することができ、更に機能も変更することができる。例
えば、エミュレーション電流部は能動領域から離れた位
置にウェハー１２中に形成することもできる。しかしな
がら、この場合、電力用素子１０が主電流部およびエミ
ュレーション電流部の両方に共通な終端領域１６を有す
るのに比べて、主電流部およびエミュレーション電流部
のそれぞれに対して別々の終端領域を設置プる必要があ
るので、ウェハー１２上により多くのスペースが必要と
なる。更に、ゲート２８（第２図）は、主電流部用のゲ
ートとエミュレーション電流部用１２− のゲートの２つのグーＩ〜領域に分Ｎ１りることもでき
る。この場合、それぞれのゲートにＪ：って主電流部お
よびエミュレーション電流部の制御を独立に行なうこと
が可能になる。その上、上ミコレーション電流部のセル
は主電流部のセルＪ、りも大きさおよび構造が異なるよ
うにＪ−ることができる。
することができ、更に機能も変更することができる。例
えば、エミュレーション電流部は能動領域から離れた位
置にウェハー１２中に形成することもできる。しかしな
がら、この場合、電力用素子１０が主電流部およびエミ
ュレーション電流部の両方に共通な終端領域１６を有す
るのに比べて、主電流部およびエミュレーション電流部
のそれぞれに対して別々の終端領域を設置プる必要があ
るので、ウェハー１２上により多くのスペースが必要と
なる。更に、ゲート２８（第２図）は、主電流部用のゲ
ートとエミュレーション電流部用１２− のゲートの２つのグーＩ〜領域に分Ｎ１りることもでき
る。この場合、それぞれのゲートにＪ：って主電流部お
よびエミュレーション電流部の制御を独立に行なうこと
が可能になる。その上、上ミコレーション電流部のセル
は主電流部のセルＪ、りも大きさおよび構造が異なるよ
うにＪ−ることができる。
セルの大きざが異なることにより、エミュレーション電
流部によるエミコレーション電流の損失が生じることに
はならないが、■ミュレーシ」ン電流部に流れる素子電
流の部分が変わることになる。
流部によるエミコレーション電流の損失が生じることに
はならないが、■ミュレーシ」ン電流部に流れる素子電
流の部分が変わることになる。
セルの構造に関しては、■ミコレージ１ン電流部のセル
はゲート２８（第２図）おＪ：びＮ導電型領域２６（第
２図）のいずれか一方または両方がなくてもよい。更に
、電力用素子１０のセル１Ｂは特にＩＧＴセルとして記
載されているが、けル１８は金属酸化物半導体電界効果
トランジスタ（ＭＯＳＦＥＴ）セルまたはＭＯＳゲーグ
ー型“リーイリスタ・セルのような他の電力用素子セル
で構成することもできる。代りとして、電力用素子１０
は電力用バイポーラトランジスタまたは電力用ＰＩＮダ
イオードで構成することもでき、これらのいずれの場合
においても主電流部および■ミュレーション電流部の各
々は互いに大ぎざの異なる単一のセルを有することが好
ましい。更に、電力用素子１０は、例えば外部電流感知
回路（図示せず）を簡単にするために、所望ににす２つ
以上のエミュレータ」ン電流部を有することもできる。
はゲート２８（第２図）おＪ：びＮ導電型領域２６（第
２図）のいずれか一方または両方がなくてもよい。更に
、電力用素子１０のセル１Ｂは特にＩＧＴセルとして記
載されているが、けル１８は金属酸化物半導体電界効果
トランジスタ（ＭＯＳＦＥＴ）セルまたはＭＯＳゲーグ
ー型“リーイリスタ・セルのような他の電力用素子セル
で構成することもできる。代りとして、電力用素子１０
は電力用バイポーラトランジスタまたは電力用ＰＩＮダ
イオードで構成することもでき、これらのいずれの場合
においても主電流部および■ミュレーション電流部の各
々は互いに大ぎざの異なる単一のセルを有することが好
ましい。更に、電力用素子１０は、例えば外部電流感知
回路（図示せず）を簡単にするために、所望ににす２つ
以上のエミュレータ」ン電流部を有することもできる。
ＭＯＳＦＥＴおよびバイポーラトランジスタにおいては
、本明細書で用いる「アノード」はＭＯＳＦＥＴのドレ
イン接触部およびバイポーラトランジスタのコレクタ接
触部を意味し、「カソード」はＭＯＳＦＥＴのソース接
触部およびバイポーラトランジスタのエミッタ接触部を
意味し、また「グー１〜」はバイポーラトランジスタの
ベース接触部およびＭＯＳＦＥＴの制御接触部を意味す
るものである。
、本明細書で用いる「アノード」はＭＯＳＦＥＴのドレ
イン接触部およびバイポーラトランジスタのコレクタ接
触部を意味し、「カソード」はＭＯＳＦＥＴのソース接
触部およびバイポーラトランジスタのエミッタ接触部を
意味し、また「グー１〜」はバイポーラトランジスタの
ベース接触部およびＭＯＳＦＥＴの制御接触部を意味す
るものである。
本発明の他の実施例による電力用半導体素子３００が第
３図の平面図に簡単に示されている。素子３００は能動
領域３０２とこの能動領域３０２を囲み、素子の縁まで
伸びる終端領域３０４を有している。終端領域３０４は
第１図の素子１０←おいて上述したような終端領域を構
成している。
３図の平面図に簡単に示されている。素子３００は能動
領域３０２とこの能動領域３０２を囲み、素子の縁まで
伸びる終端領域３０４を有している。終端領域３０４は
第１図の素子１０←おいて上述したような終端領域を構
成している。
能動領域３０２は、個々の矩形で図示されている多数の
セル３０６おにび３０６′を右している。
セル３０６おにび３０６′を右している。
セル３０６および３０６′は各々例えばＩ Ｇ Ｔ セ
ルまたはＭＯ８ＦＥＴセルで構成される。
ルまたはＭＯ８ＦＥＴセルで構成される。
電力用半導体素子３００は能動領域３０２の上部に位置
する外部接続用端子領域３１０に接続された主カソード
３０８を有する。素子３．００は更に終端領域３０４の
上方に位置する外部接続用端子３１４に接続された別の
エミコレーシ三１ン・カソード３１２を有する。主カソ
ード′３０８は主電流部を構成するセル３０６に接触し
、■ミコレーション・カソード３１２はエミル−シ］ン
電流部を構成するセル３０６′に接触している。素子３
００はまたゲート（図示「ず）を右し、このゲートは好
ましくは導電性ポリシリコンであって、これはセル３０
６およσ３０６′に結合され、かつ金属質ゲート・リン
グ３１６に接続され、そこからゲート端子３１８に台紐
されている。金属質ゲート・リング３１６およびゲート
端子３１８の両者は終端領域３０４の上方に設けられて
いる。
する外部接続用端子領域３１０に接続された主カソード
３０８を有する。素子３．００は更に終端領域３０４の
上方に位置する外部接続用端子３１４に接続された別の
エミコレーシ三１ン・カソード３１２を有する。主カソ
ード′３０８は主電流部を構成するセル３０６に接触し
、■ミコレーション・カソード３１２はエミル−シ］ン
電流部を構成するセル３０６′に接触している。素子３
００はまたゲート（図示「ず）を右し、このゲートは好
ましくは導電性ポリシリコンであって、これはセル３０
６およσ３０６′に結合され、かつ金属質ゲート・リン
グ３１６に接続され、そこからゲート端子３１８に台紐
されている。金属質ゲート・リング３１６およびゲート
端子３１８の両者は終端領域３０４の上方に設けられて
いる。
電力用半導体素子３００をターンオンする際、制御電圧
が外部回路（図示せず）によってゲート端子３１８に印
加され、したがって金属質ゲート・リング３１６に印加
される。このような制御電圧は、金属質ゲート・リング
３１６から能動領域３０２の中心３１９に向って、先ず
導電性構造の相互接続用の金属質ゲート・リング３１６
を通り、次いでゲート（図示せず）へと伝達される。ポ
リシリコンよりなるゲート導電体を介して電圧を伝達す
ることは、セル３０６および３０６′各々に結合されて
いるゲートの容量と相互作用するポリシリコンの比較的
大きな電気的抵抗のために、金属質ゲート・リング３１
６のような金属を介する場合よりも電圧の伝達が遅くな
る。従って、中心３１９から半径方向に遠い距離にある
セル、例えば能動領域３０２の周囲にあるセルは、中心
部３１９の近くに位置する数の少ないセルよりも早くタ
ーンオンする。本発明によれば、エミュレータ」ン・カ
ソード３１２は、■ミコレージら１ン電流部のセル３０
６′と接触しているもので（ｂるが、これは中心部３１
９から半径方向にみ−Ｃ中心部に近い所にあるものより
も中心部３１９がら半径方向に遠い所にある多くのセル
３ｏ６′ど接触１”るように形成されている。この結果
、エミニル−ション電流部は主電流部とほぼ同じ速石で
ターンオンする。■ミュレーション・カソード３１２の
最適な構成は本技術分野に専門知識を右りる省ににり容
易に決定することができる。
が外部回路（図示せず）によってゲート端子３１８に印
加され、したがって金属質ゲート・リング３１６に印加
される。このような制御電圧は、金属質ゲート・リング
３１６から能動領域３０２の中心３１９に向って、先ず
導電性構造の相互接続用の金属質ゲート・リング３１６
を通り、次いでゲート（図示せず）へと伝達される。ポ
リシリコンよりなるゲート導電体を介して電圧を伝達す
ることは、セル３０６および３０６′各々に結合されて
いるゲートの容量と相互作用するポリシリコンの比較的
大きな電気的抵抗のために、金属質ゲート・リング３１
６のような金属を介する場合よりも電圧の伝達が遅くな
る。従って、中心３１９から半径方向に遠い距離にある
セル、例えば能動領域３０２の周囲にあるセルは、中心
部３１９の近くに位置する数の少ないセルよりも早くタ
ーンオンする。本発明によれば、エミュレータ」ン・カ
ソード３１２は、■ミコレージら１ン電流部のセル３０
６′と接触しているもので（ｂるが、これは中心部３１
９から半径方向にみ−Ｃ中心部に近い所にあるものより
も中心部３１９がら半径方向に遠い所にある多くのセル
３ｏ６′ど接触１”るように形成されている。この結果
、エミニル−ション電流部は主電流部とほぼ同じ速石で
ターンオンする。■ミュレーション・カソード３１２の
最適な構成は本技術分野に専門知識を右りる省ににり容
易に決定することができる。
以上、主電流部およびこの主電流部の電流の一部のみを
有益に伝導するエミコレーション電流部を有する電力用
半導体素子の種々の実施例について説明した。更に、■
ミコレージ」ン電流部は有益に低電力回路により素子の
電流レベルを感知することを可能にし、かつ素子内に［
１的に段重することができる。
有益に伝導するエミコレーション電流部を有する電力用
半導体素子の種々の実施例について説明した。更に、■
ミコレージ」ン電流部は有益に低電力回路により素子の
電流レベルを感知することを可能にし、かつ素子内に［
１的に段重することができる。
本発明のある好適な特徴のみが実例として示されている
が、本技術分野に専門知識を右する者にとっては多くの
変更や変形を行なうことができることであろう。従って
、特許請求の範囲は本発明の真の精神および範囲内に含
まれるこのようなすべての変更および変形を含むもので
あることを理解されたい。
が、本技術分野に専門知識を右する者にとっては多くの
変更や変形を行なうことができることであろう。従って
、特許請求の範囲は本発明の真の精神および範囲内に含
まれるこのようなすべての変更および変形を含むもので
あることを理解されたい。
第１図は、本発明による好適な電力用半導体素子の斜視
図であり、 第２図は、第１図の線２−２に沿って取られた第１図の
素子の断面図であり、 第３図は、本発明による他の電力用半導体素子の簡略平
面図である。 １０・・・電力用半導体素子１２・・・ウェハー１４・
・・能動領域 １６・・・終端領域１８・・・セル １
９・・・ガード・リング２０・・・フィールド・リング ２８・・・ゲート ３２・・・外部接続用端子３６．３
８・・・カソード １９− Ｆ巧Ｔ月７
図であり、 第２図は、第１図の線２−２に沿って取られた第１図の
素子の断面図であり、 第３図は、本発明による他の電力用半導体素子の簡略平
面図である。 １０・・・電力用半導体素子１２・・・ウェハー１４・
・・能動領域 １６・・・終端領域１８・・・セル １
９・・・ガード・リング２０・・・フィールド・リング ２８・・・ゲート ３２・・・外部接続用端子３６．３
８・・・カソード １９− Ｆ巧Ｔ月７
Claims (1)
- 【特許請求の範囲】 １、主電流部とエミュレーション電流部とを有する電力
用半導体素子であって、 複数の能動領Ｉｌ！ｓｌｌ？ルであって、前記セルの少
なくとも一つは主電流部を構成し、前記ヒルの少なくと
も別の一つはエミュレーション電流部を構成する前記複
数の能動領域セルと、 前記主電流部ｄ３ にび前記エミュレーション電流部に
接触する共通のアノードと、 前記主電流部に接触する第１の−ｈカソード、前記エミ
ュレーション電流部に接触する第２の分離しているカソ
ードと、 を有する電力用半導体素子。 ２、特許請求の範囲第１項記載の電力用半導体素子にお
いて、前記主電流部Ｌ１３ にび前記工ミコレーション
電流部の両者が共通の終端領域ににり囲まれている電力
用半導体素子。 ３、特許請求の範囲第２項記載の電力用半導体素子にお
いて、前記主電流部には第１のゲートが結合されている
電力用半導体素子。 ４、特許請求の範囲第３項記載の電力用半導体素子にお
いて、前記工ミコレーション電流部には第２のゲートが
結合されている電力用半導体素子。 ５、特許請求の範囲第４項記載の電力用半）り体素子に
おいて、前記第１および第２のグー１−が共通に相互接
続されたグー１−からなる電力用半導体素子。 ６、特許請求の範囲第２項記載の電力用半導体素子にお
いて、前記能動領域の前記複数のセルが、互いに大きさ
および構造がほぼ同一であるセルからなる電力用半導体
素子。 ７、特許請求の範囲第２項Ｒ１１載の電力用半導体素子
において、前記第２のカソードは前記能動領域の中心か
らの半径が小さい所にｉｌｊりるＪ：す゛ｂ前記能動領
域の中心からの半径が大さ／、′に所に（１３いてより
多数のエミユレーション７ｈ流部のセルと接触しており
、前記エミュレーション電流部の電流レベルが素子のタ
ーンオンおよびターンオフの際の前記主電流部の電流レ
ベルに緊密に比例している電ノコ用半導体素子。 ８、特許請求の範囲第２項記載の電力用半導体素子にお
いて、前記能動領域のセルが各々絶縁グー１〜型トラン
ジスタ・セルからなる電力用半導体素子。 ９、特許請求の範囲第２項記載の電力用半導体素子にお
いて、前記能動領域がシリコン半導体月利からなる電力
用半導体素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US52924083A | 1983-09-06 | 1983-09-06 | |
| US529240 | 1983-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094772A true JPS6094772A (ja) | 1985-05-27 |
| JPH06105783B2 JPH06105783B2 (ja) | 1994-12-21 |
Family
ID=24109099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59184727A Expired - Lifetime JPH06105783B2 (ja) | 1983-09-06 | 1984-09-05 | 主電流部とエミュレ−ション電流部を有する電力用半導体素子 |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP0139998B1 (ja) |
| JP (1) | JPH06105783B2 (ja) |
| CA (1) | CA1219382A (ja) |
| DE (1) | DE3462971D1 (ja) |
| IE (1) | IE55753B1 (ja) |
| MX (1) | MX156196A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143450A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 複合半導体装置 |
| US5128823A (en) * | 1989-06-14 | 1992-07-07 | Nippondenso Co., Ltd. | Power semiconductor apparatus |
| US5448092A (en) * | 1991-10-01 | 1995-09-05 | Nippondenso Co., Ltd. | Insulated gate bipolar transistor with current detection function |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8503394A (nl) * | 1985-12-10 | 1987-07-01 | Philips Nv | Stroomaftastschakeling voor een vermogenshalfgeleiderinrichting, in het bijzonder geintegreerde intelligente vermogenshalfgeleiderschakelaar voor met name automobieltoepassingen. |
| US4777579A (en) * | 1988-01-04 | 1988-10-11 | General Electric Company | Integrated current sensor configurations for AC motor drives |
| US4980740A (en) * | 1989-03-27 | 1990-12-25 | General Electric Company | MOS-pilot structure for an insulated gate transistor |
| DE4127033A1 (de) * | 1991-08-16 | 1993-02-18 | Asea Brown Boveri | Mos-gesteuerter thyristor mct |
| GB9420572D0 (en) * | 1994-10-12 | 1994-11-30 | Philips Electronics Uk Ltd | A protected switch |
| JPH09135023A (ja) * | 1995-11-08 | 1997-05-20 | Toshiba Corp | 圧接型半導体装置 |
| JP4156717B2 (ja) * | 1998-01-13 | 2008-09-24 | 三菱電機株式会社 | 半導体装置 |
| CN1183603C (zh) * | 1998-02-27 | 2005-01-05 | Abb瑞士控股有限公司 | 隔离栅双极型晶体管 |
| GB9908285D0 (en) | 1999-04-13 | 1999-06-02 | Koninkl Philips Electronics Nv | A power switching circuit |
| GB0019535D0 (en) | 2000-08-10 | 2000-09-27 | Koninkl Philips Electronics Nv | Two-terminal switch circuit and voltage threshold responsive circuit component |
| US8779794B2 (en) | 2009-08-18 | 2014-07-15 | Freescale Semiconductor, Inc. | Transistor power switch device and method of measuring its characteristics |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59164253U (ja) * | 1983-04-19 | 1984-11-02 | 東洋電機製造株式会社 | 半導体装置の電極 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4593302B1 (en) * | 1980-08-18 | 1998-02-03 | Int Rectifier Corp | Process for manufacture of high power mosfet laterally distributed high carrier density beneath the gate oxide |
-
1984
- 1984-08-15 IE IE211284A patent/IE55753B1/en not_active IP Right Cessation
- 1984-08-23 CA CA000461634A patent/CA1219382A/en not_active Expired
- 1984-08-25 DE DE8484110162T patent/DE3462971D1/de not_active Expired
- 1984-08-25 EP EP19840110162 patent/EP0139998B1/en not_active Expired
- 1984-09-05 MX MX20262384A patent/MX156196A/es unknown
- 1984-09-05 JP JP59184727A patent/JPH06105783B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59164253U (ja) * | 1983-04-19 | 1984-11-02 | 東洋電機製造株式会社 | 半導体装置の電極 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62143450A (ja) * | 1985-12-18 | 1987-06-26 | Hitachi Ltd | 複合半導体装置 |
| JPH073854B2 (ja) * | 1985-12-18 | 1995-01-18 | 株式会社日立製作所 | 複合半導体装置 |
| US5128823A (en) * | 1989-06-14 | 1992-07-07 | Nippondenso Co., Ltd. | Power semiconductor apparatus |
| US5448092A (en) * | 1991-10-01 | 1995-09-05 | Nippondenso Co., Ltd. | Insulated gate bipolar transistor with current detection function |
Also Published As
| Publication number | Publication date |
|---|---|
| MX156196A (es) | 1988-07-22 |
| IE842112L (en) | 1985-03-06 |
| IE55753B1 (en) | 1991-01-02 |
| CA1219382A (en) | 1987-03-17 |
| DE3462971D1 (en) | 1987-05-07 |
| EP0139998B1 (en) | 1987-04-01 |
| JPH06105783B2 (ja) | 1994-12-21 |
| EP0139998A1 (en) | 1985-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783690A (en) | Power semiconductor device with main current section and emulation current section | |
| US6169300B1 (en) | Insulated gate bipolar transistor with high dynamic ruggedness | |
| US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
| US4819044A (en) | Vertical type MOS transistor and its chip | |
| US4686551A (en) | MOS transistor | |
| JPS6094772A (ja) | 主電流部とエミユレ−シヨン電流部を有する電力用半導体素子 | |
| JPH0697428A (ja) | スィッチオフ能力を有するｍｏｓ制御パワー半導体装置およびその製造方法 | |
| JPH0396282A (ja) | 絶縁ゲート型半導体装置 | |
| JPS62145777A (ja) | 絶縁ゲートトランジスタアレイ | |
| WO2018016282A1 (ja) | 半導体装置 | |
| EP0338312B1 (en) | Insulated gate bipolar transistor | |
| EP0091079B1 (en) | Power mosfet | |
| US5757034A (en) | Emitter switched thyristor | |
| JPS5921070A (ja) | 半導体装置 | |
| EP1040525B1 (en) | Silicon-on-insulator (soi) hybrid transistor device structure | |
| US6448587B1 (en) | Circuit incorporated IGBT and power conversion device using the same | |
| JPH0758781B2 (ja) | 電界効果型半導体装置 | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| US7683454B2 (en) | MOS power component with a reduced surface area | |
| JP3114317B2 (ja) | 半導体装置 | |
| JPH0855960A (ja) | 絶縁ゲート型半導体装置 | |
| JPH03129764A (ja) | 半導体装置 | |
| JPH07142731A (ja) | パワーデバイスおよびそれを形成するための方法 | |
| JP2700026B2 (ja) | 絶縁ゲートバイポーラ導通形トランジスタ | |
| JP2001203358A (ja) | 誘電体分離型半導体装置 |