JPS609251A - 通信制御方式 - Google Patents
通信制御方式Info
- Publication number
- JPS609251A JPS609251A JP58117849A JP11784983A JPS609251A JP S609251 A JPS609251 A JP S609251A JP 58117849 A JP58117849 A JP 58117849A JP 11784983 A JP11784983 A JP 11784983A JP S609251 A JPS609251 A JP S609251A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- receiving
- pattern
- circuit
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は、通信回線の通信制御方式に関する。
特に、通信回線の通信速度の決定方式に関する。
従来、この種の通信制御においては、通信を行う相互間
であらかじめ通信速度全敗り決め、お互いに取り決めた
通信速度の通信装置を準備した。
であらかじめ通信速度全敗り決め、お互いに取り決めた
通信速度の通信装置を準備した。
第１図に示す二点間直通方式では特に問題はない。
しかし、第２図に示すような分岐方式では通信回線に取
り決められた通信速度の装置しか接続できない欠点があ
った。また、第３図に示す交換方式では、通常異なる通
信速度の端末機器が接続されセンタ側では、端末側に存
在する通信速度に対応した通信装置がその使用率に関係
なく必要となり著しく不経済となる欠点があった。また
、従来の通信装置は特定の通信速度にしか対応できない
ためその汎用性の面でも大きな欠点があった。
り決められた通信速度の装置しか接続できない欠点があ
った。また、第３図に示す交換方式では、通常異なる通
信速度の端末機器が接続されセンタ側では、端末側に存
在する通信速度に対応した通信装置がその使用率に関係
なく必要となり著しく不経済となる欠点があった。また
、従来の通信装置は特定の通信速度にしか対応できない
ためその汎用性の面でも大きな欠点があった。
本発明は、前記の欠点を改善し、通信速度フリーな通信
制御方式を提供することを目的とする。
制御方式を提供することを目的とする。
すなわち、通信システム内に異なる通信速度の通信装置
が存在してもどの装置とも通信でき経済的で汎用性の高
い通信制御方式を提供することを目的とする。
が存在してもどの装置とも通信でき経済的で汎用性の高
い通信制御方式を提供することを目的とする。
〔発明の特徴〕
本発明による通信制御方式は、回線に接続され回線との
データ送受信を制御する装置において、送信側と受信側
であらかじめ特定の信号ノくターンを定め、送信側線、
一連の通信開始にあたり、前記特定の信号パターンを一
定の周期で複数回送信するよう制御し、受信側は、回線
からのデータを受信する受信手段と、前記特定の信号ノ
くターンと前記受信手段で受信される信号パターンとの
比較手段と、複数のタイミング信号を発生させる手段と
、前記複数のタイミング信号を前記一定の周期で選択し
前記受信手段に供給する手段とを有し、送信側から一連
の通信開始にあたり複数回送信される前記特定の信号パ
ターン受信時に、前記比較手段により一致が検出された
ときの前記タイミング信号により後続するデータを受信
することを特徴とする。
データ送受信を制御する装置において、送信側と受信側
であらかじめ特定の信号ノくターンを定め、送信側線、
一連の通信開始にあたり、前記特定の信号パターンを一
定の周期で複数回送信するよう制御し、受信側は、回線
からのデータを受信する受信手段と、前記特定の信号ノ
くターンと前記受信手段で受信される信号パターンとの
比較手段と、複数のタイミング信号を発生させる手段と
、前記複数のタイミング信号を前記一定の周期で選択し
前記受信手段に供給する手段とを有し、送信側から一連
の通信開始にあたり複数回送信される前記特定の信号パ
ターン受信時に、前記比較手段により一致が検出された
ときの前記タイミング信号により後続するデータを受信
することを特徴とする。
本発明は、あらかじめ送信側と受信側との間で特定の信
号パターンを定め、送信側に、一連の通信を開始する前
に前記特定の信号ノくターンを伝送するデータ信号を一
定の周期で複数回送信する手段を備え、受信側に、前記
特定の信号ノ（ターンを記憶する記憶手段と、送信側か
らのデータ信号を受信する受信手段と、前記一定の周期
に同期して送信側の通信装置の異なる通信速度に対応す
る複数個のタイミング信号を順次切替えて前記受信手段
に送出しかつ前記受信手段が受信する通信速度を選択す
るタイミング発生手段と、前記記憶手段に記憶された特
定の毎号パターンと前記受信手段により受信された信号
パターンとを比較する比較手段とを備え、受信側はこの
比較手段により前記受信手段の信号パターンと前記特定
の信号パターンとの一致が検出されたときの前記受イシ
手段の通信速度で送信側から伝送されてくる後続のデー
タ信号を受信するように構成されたことを特徴とする。
号パターンを定め、送信側に、一連の通信を開始する前
に前記特定の信号ノくターンを伝送するデータ信号を一
定の周期で複数回送信する手段を備え、受信側に、前記
特定の信号ノ（ターンを記憶する記憶手段と、送信側か
らのデータ信号を受信する受信手段と、前記一定の周期
に同期して送信側の通信装置の異なる通信速度に対応す
る複数個のタイミング信号を順次切替えて前記受信手段
に送出しかつ前記受信手段が受信する通信速度を選択す
るタイミング発生手段と、前記記憶手段に記憶された特
定の毎号パターンと前記受信手段により受信された信号
パターンとを比較する比較手段とを備え、受信側はこの
比較手段により前記受信手段の信号パターンと前記特定
の信号パターンとの一致が検出されたときの前記受イシ
手段の通信速度で送信側から伝送されてくる後続のデー
タ信号を受信するように構成されたことを特徴とする。
次に、本発明について、図面を参照して詳細に説明する
。第４図は本発明一実施例通信制御装置のブロック構成
図である。第４図において、送信データ信号がデータ送
信回路１に入力され、データ送信回路１の出力には、送
信データ信号線ＴＸＤが接続される。データ受信回路２
には、受信データ信号線ＲＸＤが接続され、受信データ
信号７５；入力され、データ受信回路２からは受信デー
タ信号が送出される。パルス発生回路３の出力には、信
号線４を介してタイミング発生回路５め；接続される。
。第４図は本発明一実施例通信制御装置のブロック構成
図である。第４図において、送信データ信号がデータ送
信回路１に入力され、データ送信回路１の出力には、送
信データ信号線ＴＸＤが接続される。データ受信回路２
には、受信データ信号線ＲＸＤが接続され、受信データ
信号７５；入力され、データ受信回路２からは受信デー
タ信号が送出される。パルス発生回路３の出力には、信
号線４を介してタイミング発生回路５め；接続される。
タイミング発生回路５の出力は、信号線６を介してデー
タ送信回路ｌのクロック入力とデータ受信回路２のクロ
ック入力とに接続される。データ受信回路２の出力とレ
ジスター７の出力とには、それぞれ信号線８．９を介し
て比較回路１０力；接続される。比較回路１０の出力に
は、信号線１１を介してタイミング発生回路５が接続さ
れる。
タ送信回路ｌのクロック入力とデータ受信回路２のクロ
ック入力とに接続される。データ受信回路２の出力とレ
ジスター７の出力とには、それぞれ信号線８．９を介し
て比較回路１０力；接続される。比較回路１０の出力に
は、信号線１１を介してタイミング発生回路５が接続さ
れる。
このように構成された通信制御装置の動作について第４
図および第５図を用いて説明する。第５図は主要信号の
タイムチャートであり、各符櫓は第４図のｘ印の個所に
示す電気信号波形である。
図および第５図を用いて説明する。第５図は主要信号の
タイムチャートであり、各符櫓は第４図のｘ印の個所に
示す電気信号波形である。
第４図において、この装置は、５０ｂｉｔ／日〜１２０
０ｂｉｔ／ｓの通信速度に適用できるよう構成され、タ
イミング発生回路５は、５０ｂｉｔ／ｓ〜１２００ｂｉ
ｔ／ｓ （一般的には離散的な値をとり、この装置では
、５０ｂｉｔ／８．１００ｂｉｔ／ａ 、２００ｂｉｔ
／８．３００ｂｉｔ／ｅ ’、 ６００ｂｉｔ／８．１
２００ｂｉｔ／ｓの６種）のデータ送受信のためのタイ
ミング信号を発生でき、タイミング信号の選択は信号線
４により行われ、選択されたタイミング信号が信号線６
によりデータ送信回路１およびデータ受信回路２へ送ら
れそれぞれデータ信号の送信または受信が制御される。
０ｂｉｔ／ｓの通信速度に適用できるよう構成され、タ
イミング発生回路５は、５０ｂｉｔ／ｓ〜１２００ｂｉ
ｔ／ｓ （一般的には離散的な値をとり、この装置では
、５０ｂｉｔ／８．１００ｂｉｔ／ａ 、２００ｂｉｔ
／８．３００ｂｉｔ／ｅ ’、 ６００ｂｉｔ／８．１
２００ｂｉｔ／ｓの６種）のデータ送受信のためのタイ
ミング信号を発生でき、タイミング信号の選択は信号線
４により行われ、選択されたタイミング信号が信号線６
によりデータ送信回路１およびデータ受信回路２へ送ら
れそれぞれデータ信号の送信または受信が制御される。
次に、本発明による通信速度を決定する動作について説
明する。いま送信側の通信速度が２００１）ｉｔｈ、送
信側と取り決めた信号パターンがＡで、また信号パター
ンＡの送信周期はＴであるとするとレジスタ７にはあら
かじめ信号パターンＡが格納され、パルス発生回路３は
信号線４を通して周期Ｔのパルス信号をタイミング発生
回路５に送る。
明する。いま送信側の通信速度が２００１）ｉｔｈ、送
信側と取り決めた信号パターンがＡで、また信号パター
ンＡの送信周期はＴであるとするとレジスタ７にはあら
かじめ信号パターンＡが格納され、パルス発生回路３は
信号線４を通して周期Ｔのパルス信号をタイミング発生
回路５に送る。
タイミンク発生回路５は、５０ｂｉｔ／ｓ 、１００ｂ
ｉｔ／ｓ 。
ｉｔ／ｓ 。
２００ｂｉｔ／ｓ、３００ｂｉｔ／８．６００ｂｉｔ／
ｓ 、 １２００ｂｉｔ／Ｅｉ Ｏデータ送受信のため
のタイミング信号を信号線４のパルス信号の周期Ｔで順
次切替えて信号線６に出力する。第５図は送信側から信
号パターンＡが周期Ｔで複数回送信される信号波形とタ
イミング発生回路５でのタイミング信号切替の対応を示
している。第５図を参照すると、まず１回目の信号パタ
ーンＡ受信時は、タイミング発生回路５の出力タイミン
グ信号は５ｏｂｔｔ／ｓのデータを送受信するためのタ
イミング信号で信号＃６を通してデータ受信回路２に与
えられる。一方、信号パターンＡの通信速度は２００ｂ
ｉｔ／ｓであるため、データ受信回路２では信号パター
ンＡが正常に受信できず、したがってデータ受信回路２
とレジスタ７の内容は不一致となって比較回路１０は信
号線１１を通してタイミング発生回路５に不一致信号を
出力する。タイミング発生回路５は比較回路ｌＯから不
一致信号を受取ると、パルス発生回路３からのパルス信
号Ｐ２により信号線６に出力する信号を１００ｂｉｔ／
８のデータ送受信のためのタイミング信号に切替える。
ｓ 、 １２００ｂｉｔ／Ｅｉ Ｏデータ送受信のため
のタイミング信号を信号線４のパルス信号の周期Ｔで順
次切替えて信号線６に出力する。第５図は送信側から信
号パターンＡが周期Ｔで複数回送信される信号波形とタ
イミング発生回路５でのタイミング信号切替の対応を示
している。第５図を参照すると、まず１回目の信号パタ
ーンＡ受信時は、タイミング発生回路５の出力タイミン
グ信号は５ｏｂｔｔ／ｓのデータを送受信するためのタ
イミング信号で信号＃６を通してデータ受信回路２に与
えられる。一方、信号パターンＡの通信速度は２００ｂ
ｉｔ／ｓであるため、データ受信回路２では信号パター
ンＡが正常に受信できず、したがってデータ受信回路２
とレジスタ７の内容は不一致となって比較回路１０は信
号線１１を通してタイミング発生回路５に不一致信号を
出力する。タイミング発生回路５は比較回路ｌＯから不
一致信号を受取ると、パルス発生回路３からのパルス信
号Ｐ２により信号線６に出力する信号を１００ｂｉｔ／
８のデータ送受信のためのタイミング信号に切替える。
２回目の信号パターンＡの受信時は、信号線６の信号は
１００ｔ＋ｉｔ／８用のタイミング信号であるため、１
回目と同様に比較回路ｌＯは不一致を検出する。
１００ｔ＋ｉｔ／８用のタイミング信号であるため、１
回目と同様に比較回路ｌＯは不一致を検出する。
引き続いてタイミング発生回路５はパルス信号Ｐ５によ
り信号線６に出力する信号を２００ｂｉｔ／ｓのデータ
送受信のためのタイミング信号に切替える。
り信号線６に出力する信号を２００ｂｉｔ／ｓのデータ
送受信のためのタイミング信号に切替える。
３回目の信号パターンＡの受信時は、信号線６の信号は
２００ｂｉｔ／ｓ用のタイミング信号となり信号パター
ンＡの通信速度と一致し、データ受信回路２は信号パタ
ーンＡを正常に受信する。したがって、データ受信回路
２とレジスタ７の内容が一致するため、比較回路１ｏは
一致信号を信号線１１を通してタイミング発生回路５に
出力する。タイミング発生回路５は比較回路１ｏがら一
致信号を受取ると、以降のパルス信号を無祝し信号線６
に出方する信号を２００ｂｉｔ／ｓのデータを送受信す
るためのタイミング信号に固定し後続のデータ送受信の
通信速度を２ｏｏｂｉｔ／ｓと決定する。送信側の他の
通信速度の場合も同様にして後続のデータ送受信の通信
速度が決定される。
２００ｂｉｔ／ｓ用のタイミング信号となり信号パター
ンＡの通信速度と一致し、データ受信回路２は信号パタ
ーンＡを正常に受信する。したがって、データ受信回路
２とレジスタ７の内容が一致するため、比較回路１ｏは
一致信号を信号線１１を通してタイミング発生回路５に
出力する。タイミング発生回路５は比較回路１ｏがら一
致信号を受取ると、以降のパルス信号を無祝し信号線６
に出方する信号を２００ｂｉｔ／ｓのデータを送受信す
るためのタイミング信号に固定し後続のデータ送受信の
通信速度を２ｏｏｂｉｔ／ｓと決定する。送信側の他の
通信速度の場合も同様にして後続のデータ送受信の通信
速度が決定される。
本発明は、以上説明したように、送信側通信装置の異な
る通信速度にそれぞれ対応するタイミング信号を相互に
取決められた所定の周期で受信手段に供給し、その受信
手段で受信される一連の通信を開始する前に前記所定の
周期で送信されるあらかじめ相互に取決められた特定の
信号パターンと、あらかじめ記憶された前記特定の信号
パターンとを比較して送信されるデータ信号を受信する
タイミング信号を決定することにより、複数の通信速度
に対応する通信制御装置を実現することができる優れた
効果がある。これにより通信システムを経済的に実現で
きかつ汎用性を大幅に高めた通信装置が実現できる。
る通信速度にそれぞれ対応するタイミング信号を相互に
取決められた所定の周期で受信手段に供給し、その受信
手段で受信される一連の通信を開始する前に前記所定の
周期で送信されるあらかじめ相互に取決められた特定の
信号パターンと、あらかじめ記憶された前記特定の信号
パターンとを比較して送信されるデータ信号を受信する
タイミング信号を決定することにより、複数の通信速度
に対応する通信制御装置を実現することができる優れた
効果がある。これにより通信システムを経済的に実現で
きかつ汎用性を大幅に高めた通信装置が実現できる。
第１図は二点間直通方式の通信回線のブロック構成図。
第２図は分岐方式の通信回線のブロック構成図。
第５図は交換方式の通信回線のブロック構成図。
第４図は本発明一実施例通信制御装置のブロック構成図
。 第５図は主要信号のタイムチャート。 ｌ・・・データ送信回路、２・・・データ受信回路、３
・・・パルス発生回路、５・・・タイミング発生回路、
７・・・レジスタ、１０・・・比較回路、４．６．８．
９．１１・・・信号線。 特許出願人 日本電気株式会社 代理人 弁理士井出直孝 第１図 第２図 第３図 ［ 第４図 第５図
。 第５図は主要信号のタイムチャート。 ｌ・・・データ送信回路、２・・・データ受信回路、３
・・・パルス発生回路、５・・・タイミング発生回路、
７・・・レジスタ、１０・・・比較回路、４．６．８．
９．１１・・・信号線。 特許出願人 日本電気株式会社 代理人 弁理士井出直孝 第１図 第２図 第３図 ［ 第４図 第５図
Claims (1)
- （１）送信側に設けられた複数個の異なる通信速度の通
信装置に接続された通信回線の前記通信速度を制御する
通信制御方式において、 あらかじめ送信側と受信側との間で特定の信号パターン
を定め、 送信側に、 一連の通信を開始する前に前記特定の信号パターンを伝
送するデータ信号を一定の周期で複数回送信する手段を
備え、 受信側に、 前記特定の（Ｋ号パターンを記憶する記憶手段と、送信
側からのデータ信号を受信する受信手段と、前記一定の
周期に同期して送信側の前記通信装置の異なる通信速度
に対応する複数個のタイミング信号を順次切替えて前記
受信手段に送出し、かり前記受信手段が受信する通信速
度を選択するタイミング発生手段と、 前記記憶手段に記憶された特定の信号パターンと前記受
信手段により受信された信号パターンとを比較する比較
手段と を備え、 受信側はこの比較手段により前記受信手段の信号パター
ンと前記特定の信号パターンとの一致が検出されたとき
の前記受信手段の通信速度で送信側から伝送されてくる
後続のデータ信号を受信するように構成された ことを特徴とする通信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117849A JPS609251A (ja) | 1983-06-28 | 1983-06-28 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58117849A JPS609251A (ja) | 1983-06-28 | 1983-06-28 | 通信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS609251A true JPS609251A (ja) | 1985-01-18 |
Family
ID=14721795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58117849A Pending JPS609251A (ja) | 1983-06-28 | 1983-06-28 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609251A (ja) |
-
1983
- 1983-06-28 JP JP58117849A patent/JPS609251A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939752A (en) | Distributed timing recovery for a distributed communication system | |
| JPH0467824B2 (ja) | ||
| CA1200932A (en) | Remote monitoring system transmitter | |
| US5123100A (en) | Timing control method in a common bus system having delay and phase correcting circuits for transferring data in synchronization and time division slot among a plurality of transferring units | |
| US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
| JPS609251A (ja) | 通信制御方式 | |
| EP0185093B1 (en) | Data transfer equipment | |
| JPS609250A (ja) | 通信制御方式 | |
| JP3354617B2 (ja) | デジタル構内交換機 | |
| JPH0342757B2 (ja) | ||
| JPH065831B2 (ja) | 信号フレ−ムの伝送方式 | |
| JP2893897B2 (ja) | シリアル入出力装置 | |
| JPH0653955A (ja) | パラレルビット同期方式 | |
| JPH01260956A (ja) | 速度可変データ通信方式 | |
| JPH052027B2 (ja) | ||
| JPS62171349A (ja) | 通信制御装置 | |
| KR960009912B1 (ko) | 시리얼 통신장치의 통신회선 확장장치 | |
| JP2839832B2 (ja) | ディジタルデータ通信システム | |
| CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
| JPH07118729B2 (ja) | データ伝送装置 | |
| JP2570936B2 (ja) | デジタルデータ転送装置 | |
| SU1238259A1 (ru) | Устройство дл приема дискретной информации | |
| JPS61280145A (ja) | デ−タ交換接続方式 | |
| JPH0630506B2 (ja) | シリアル通信装置 | |
| JPH06112960A (ja) | 電源制御装置 |