JPS6091644A - 微細加工法 - Google Patents
微細加工法Info
- Publication number
- JPS6091644A JPS6091644A JP19910783A JP19910783A JPS6091644A JP S6091644 A JPS6091644 A JP S6091644A JP 19910783 A JP19910783 A JP 19910783A JP 19910783 A JP19910783 A JP 19910783A JP S6091644 A JPS6091644 A JP S6091644A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- processed
- etching
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 17
- 238000001312 dry etching Methods 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- 238000000354 decomposition reaction Methods 0.000 claims description 5
- 229920001296 polysiloxane Polymers 0.000 abstract description 7
- -1 polysiloxane Polymers 0.000 abstract description 6
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 239000011347 resin Substances 0.000 abstract description 3
- 229920005989 resin Polymers 0.000 abstract description 3
- 239000005416 organic matter Substances 0.000 abstract 2
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 230000002159 abnormal effect Effects 0.000 abstract 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000007261 regionalization Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002318 adhesion promoter Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は微細加工法に係シ特に多層レジスト法を用い被
加工物を精度良く微細パターンに形成する方法に関する
。
加工物を精度良く微細パターンに形成する方法に関する
。
近時半導体製造技術分野では、各種のリングラフイー技
術の開発によシ最小寸法が１μｍあるいはサブミクロン
の微細加工技術の確立がはかられている。しかし、被加
工物の表面に段差や凹凸等がある場合、上記した程度の
微細加工を行なうことは困難である。これは、被加工物
表面の段差や凹凸等によシレジスト膜厚に不均一性が生
じ、この膜厚不均一に起因して解像度の低下が生じるた
めである。すなわち、凹陥部や段差の下部等では適当な
露光および現像が困難となシ、これにより加工精度が低
下するためである。また、被加工物表面からの乱反射に
よシ前記解像度が低下するという問題もあった。
術の開発によシ最小寸法が１μｍあるいはサブミクロン
の微細加工技術の確立がはかられている。しかし、被加
工物の表面に段差や凹凸等がある場合、上記した程度の
微細加工を行なうことは困難である。これは、被加工物
表面の段差や凹凸等によシレジスト膜厚に不均一性が生
じ、この膜厚不均一に起因して解像度の低下が生じるた
めである。すなわち、凹陥部や段差の下部等では適当な
露光および現像が困難となシ、これにより加工精度が低
下するためである。また、被加工物表面からの乱反射に
よシ前記解像度が低下するという問題もあった。
そこで最近、前記レジスト膜厚の不均一性および乱反射
の問題を解決するものとして、多層構造方式の微細パタ
ーン形成方法が提案されている。
の問題を解決するものとして、多層構造方式の微細パタ
ーン形成方法が提案されている。
例えば、１３０ ｔｈ ＥＣ８（１９７６Ｆａｌｌ ）
ＭｅｅｔｉｎｇＦｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ
Ｖｏｌ ７６−２．７４３〜７４４或いはＪ、Ｖａｃ
、 Ｓｃｉ 、 Ｔｅｃｈｎｏｌｏｇｙ １６ （６）
Ｎｏｖ／Ｄｅｃ１９７９、Ｐ １６２０ に詳しく述
られている。これらの提案は、被加工物上に有機物質膜
をスピンコードすると共にこの有機物質膜上に無機物質
膜およびレジストを設け、レジストを所望パターンに露
光現像したのち該レジストをマスクとして無機物質膜を
選択エツチングし、次いで無機物質膜をマスクとして有
機物質膜を選択エツチングし、下地被加工物を加工する
為のエツチングマスクを形成する提案である。しかしな
がら上述した方法を用いて形成された異方性に優れたマ
スクパターンを用いてｈｔ金合金リンドープ多結晶シリ
コンのドライエツチング加工を試みるとアンダーカット
が生じたシする不都合さがみいだされ高精度の加工処理
を行ない得なかった。
ＭｅｅｔｉｎｇＦｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ
Ｖｏｌ ７６−２．７４３〜７４４或いはＪ、Ｖａｃ
、 Ｓｃｉ 、 Ｔｅｃｈｎｏｌｏｇｙ １６ （６）
Ｎｏｖ／Ｄｅｃ１９７９、Ｐ １６２０ に詳しく述
られている。これらの提案は、被加工物上に有機物質膜
をスピンコードすると共にこの有機物質膜上に無機物質
膜およびレジストを設け、レジストを所望パターンに露
光現像したのち該レジストをマスクとして無機物質膜を
選択エツチングし、次いで無機物質膜をマスクとして有
機物質膜を選択エツチングし、下地被加工物を加工する
為のエツチングマスクを形成する提案である。しかしな
がら上述した方法を用いて形成された異方性に優れたマ
スクパターンを用いてｈｔ金合金リンドープ多結晶シリ
コンのドライエツチング加工を試みるとアンダーカット
が生じたシする不都合さがみいだされ高精度の加工処理
を行ない得なかった。
本発明は上記問題点に鑑みなされたものでその目的とす
るところは、多層レジスト法を用いて行なう加工形状に
優れた被加工物の微細加工法を提供することにある。
るところは、多層レジスト法を用いて行なう加工形状に
優れた被加工物の微細加工法を提供することにある。
本発明においては、被加工物基板上に有機物膜を設は次
いで上記有機物膜上に第１のマスクパターンを形成し、
次いで第１のマスクパターンをマスクとしてドライエツ
チング処理により上記有機物膜をテーパーを有するパタ
ーンに加工し、次いで上記有機物膜パターンのエツチン
グ分解を伴う方向性ドライエツチング処理により被加工
物の高精度な微細加工を行なう方法である。
いで上記有機物膜上に第１のマスクパターンを形成し、
次いで第１のマスクパターンをマスクとしてドライエツ
チング処理により上記有機物膜をテーパーを有するパタ
ーンに加工し、次いで上記有機物膜パターンのエツチン
グ分解を伴う方向性ドライエツチング処理により被加工
物の高精度な微細加工を行なう方法である。
本発明によれば、被加工物上に設けられた有機物パター
ンが、被加工物のエツチング時にエツチング分解を生じ
、特にテーパーを有する側壁部においてはスパッタ効率
の入射角依存性の為、著しくエツチングが生じ、発生し
た分解生成物がエツチングされた被加工物の側壁部に被
着することによりアンダーカットの発生に対して保護膜
を形成し、高精度な異方性ドライエツチングが達成され
る。さらに有機物パターンの平坦面におけるエツチング
速度が著しく小さい条件１でもテーパーを有する側壁部
は、エツチング速度が大きく近接する被加工物の保護す
べき側壁に分解主成物を供給し、アンダーカットが防が
れる。テーパーはマスクパターンの上縁部のみであって
も有効である。
ンが、被加工物のエツチング時にエツチング分解を生じ
、特にテーパーを有する側壁部においてはスパッタ効率
の入射角依存性の為、著しくエツチングが生じ、発生し
た分解生成物がエツチングされた被加工物の側壁部に被
着することによりアンダーカットの発生に対して保護膜
を形成し、高精度な異方性ドライエツチングが達成され
る。さらに有機物パターンの平坦面におけるエツチング
速度が著しく小さい条件１でもテーパーを有する側壁部
は、エツチング速度が大きく近接する被加工物の保護す
べき側壁に分解主成物を供給し、アンダーカットが防が
れる。テーパーはマスクパターンの上縁部のみであって
も有効である。
その結果、多層レジスト法により形成された微細パター
ンを用い高精度な被加工物の加工が成される。
ンを用い高精度な被加工物の加工が成される。
第１図（ａ）〜ｔｇ）は本発明をＡ４−８ｉ合金加工に
適用した実施例を説明する為の製造工程を示す図であシ
、第２図は第１図（ｇ）の一部を拡大した図、第３図は
比較の為の実験例を示す図である。まず従来技術を用い
て所望の素子形成を行ない第１図（ａ）の如く配線パタ
ーン形成の為のＡｔ−８ｉ合金膜６（被加工物）を全面
に堆積する。図中１はシリコンウェハ、２はフィールド
酸化膜、３はゲート酸化膜、４は多結晶シリコンゲート
、５は絶縁膜（酸化物）、７はソースドレイン領域であ
る。次に第１図（ｂ）に示すごと（Ａｔ−８ｉ合金膜上
に有機物質膜８（フォトレジスト；コダックマイクロポ
ジティブホトレジスト８０９ コダソク社製）を約２５
μｍの厚さにスピンコードし、十分に焼きしめた。次に
第１図（ｃ）の如く、ポリシロキサン樹脂９（イングロ
ビルアルコール８ωｔ％ｉｉ ） ヲ０．０７４μｍの
厚さにスピンコードし１６０℃で６０分焼きしめたのち
密着促進剤処理を行ないホトレジスト１０（マイクロポ
ジッ）１４７０：シラプレー社製）を約０．７６μｍの
厚さにスピンコードした。
適用した実施例を説明する為の製造工程を示す図であシ
、第２図は第１図（ｇ）の一部を拡大した図、第３図は
比較の為の実験例を示す図である。まず従来技術を用い
て所望の素子形成を行ない第１図（ａ）の如く配線パタ
ーン形成の為のＡｔ−８ｉ合金膜６（被加工物）を全面
に堆積する。図中１はシリコンウェハ、２はフィールド
酸化膜、３はゲート酸化膜、４は多結晶シリコンゲート
、５は絶縁膜（酸化物）、７はソースドレイン領域であ
る。次に第１図（ｂ）に示すごと（Ａｔ−８ｉ合金膜上
に有機物質膜８（フォトレジスト；コダックマイクロポ
ジティブホトレジスト８０９ コダソク社製）を約２５
μｍの厚さにスピンコードし、十分に焼きしめた。次に
第１図（ｃ）の如く、ポリシロキサン樹脂９（イングロ
ビルアルコール８ωｔ％ｉｉ ） ヲ０．０７４μｍの
厚さにスピンコードし１６０℃で６０分焼きしめたのち
密着促進剤処理を行ないホトレジスト１０（マイクロポ
ジッ）１４７０：シラプレー社製）を約０．７６μｍの
厚さにスピンコードした。
次に通常のホトレジストプロセスに従い第１図（ｄ）の
如きレジストパターンを形成した。次いで、フレオンガ
スを用いるドライエツチング法によシ第１図（ｅ）の如
くポリシロキサン樹脂膜をパターン状に加工した。
如きレジストパターンを形成した。次いで、フレオンガ
スを用いるドライエツチング法によシ第１図（ｅ）の如
くポリシロキサン樹脂膜をパターン状に加工した。
次に凡と０２の比が９５：５の混合ガスを用いるリアク
ティブイオンエツチングを行なった。このトキポリシロ
キサンパターンはスパッタエッｆ７グの入射角依存性す
なわち入射角が４５°近傍で最大値を示す性質によシテ
ーパーを形成し後退を生じる。その結果第１図＜０に示
すごとくテーパーを有するパターンが得られた。次いで
ポリシロキサンパターンをＣＦ４と０２の混合ガスを用
いるドライエツチング処理によシ除去したのちＣＣｌ２
と０２の混合ガスを用いるリアクティブイオンエッチン
グ法によりＡｔ−８ｉ合金膜の加工を行なった。エツチ
ングは平行平板型電極構造を有するＥＴＥ社製エツチン
グ装置を用いて行なった。その結果第１図（ｇｌに示す
如き加工形状が得られた。ｋｌ−８ｉパターンにはアン
ダーカット等の異常エツチングは生じていなかった。さ
らにマスクに用いたパターンを除去して所望Ａｔ−８ｉ
パターンを得た。
ティブイオンエツチングを行なった。このトキポリシロ
キサンパターンはスパッタエッｆ７グの入射角依存性す
なわち入射角が４５°近傍で最大値を示す性質によシテ
ーパーを形成し後退を生じる。その結果第１図＜０に示
すごとくテーパーを有するパターンが得られた。次いで
ポリシロキサンパターンをＣＦ４と０２の混合ガスを用
いるドライエツチング処理によシ除去したのちＣＣｌ２
と０２の混合ガスを用いるリアクティブイオンエッチン
グ法によりＡｔ−８ｉ合金膜の加工を行なった。エツチ
ングは平行平板型電極構造を有するＥＴＥ社製エツチン
グ装置を用いて行なった。その結果第１図（ｇｌに示す
如き加工形状が得られた。ｋｌ−８ｉパターンにはアン
ダーカット等の異常エツチングは生じていなかった。さ
らにマスクに用いたパターンを除去して所望Ａｔ−８ｉ
パターンを得た。
以上実施例を用いて本発明の詳細な説明を試みたが、Ｎ
２１０２混合ガスは、０２ガスによる有機物膜のエツチ
ング速度をＮ２にょシ希釈することにより低減する為に
選択した。このときポリシロキサンパターンのスパッタ
エツチングによる後退は、６ガス単独の場合とほとんど
大差なかった。すなわちＮ、１０２の混合比を調整する
ことにより垂直方向の有機物膜のエツチング速度とマス
クパターンの後退量を選定することができた。またマス
クパターンの後退量は、オーバーエツチング量にも依存
しオーバーエツチング時間を増大させることＫより十分
なテーパー形成が得られた。また第１図（１］）は比較
の為に行なった垂直形状を有するマスクパターンを用い
て同等のＡｔ−８ｉ合金膜加工を試みた結果を示したも
のであるが、マスクパターン側壁からの分解生成物供給
が行なわれず、エツチングされて露出したＡＬ−８ｉパ
タ一ン側壁部が保護されない結果者しいアンダーカット
が生じていた。
２１０２混合ガスは、０２ガスによる有機物膜のエツチ
ング速度をＮ２にょシ希釈することにより低減する為に
選択した。このときポリシロキサンパターンのスパッタ
エツチングによる後退は、６ガス単独の場合とほとんど
大差なかった。すなわちＮ、１０２の混合比を調整する
ことにより垂直方向の有機物膜のエツチング速度とマス
クパターンの後退量を選定することができた。またマス
クパターンの後退量は、オーバーエツチング量にも依存
しオーバーエツチング時間を増大させることＫより十分
なテーパー形成が得られた。また第１図（１］）は比較
の為に行なった垂直形状を有するマスクパターンを用い
て同等のＡｔ−８ｉ合金膜加工を試みた結果を示したも
のであるが、マスクパターン側壁からの分解生成物供給
が行なわれず、エツチングされて露出したＡＬ−８ｉパ
タ一ン側壁部が保護されない結果者しいアンダーカット
が生じていた。
また第１図（１）の如く上縁部にテーパーを有するマス
ク形状であっても加工されたＡ４−８ｉ膜にはアンダー
カットが認められなかった。
ク形状であっても加工されたＡ４−８ｉ膜にはアンダー
カットが認められなかった。
なお通常のホトレジストプロセスにより形成されたレジ
ストパターンを用いる同等のドライエツチング加工にお
いては、ホトレジストパターンは垂直あるいはオーバー
ハング形状では用いられておらず、テーパーを有してお
り結果としてアンダーカットは生じていなかった。
ストパターンを用いる同等のドライエツチング加工にお
いては、ホトレジストパターンは垂直あるいはオーバー
ハング形状では用いられておらず、テーパーを有してお
り結果としてアンダーカットは生じていなかった。
本実施例は、Ａｔ−８ｉ加工えの適用について説明を試
みたものであるが、本発明は多結晶ポリシリコン加工等
信の被加工物えも十分適用できる。
みたものであるが、本発明は多結晶ポリシリコン加工等
信の被加工物えも十分適用できる。
その信奉発明の主旨を逸脱しない範囲で種々変形して実
施できる。
施できる。
第１図（ａ）〜（ｇ）はそれぞれ本発明の一実施例に係
わるＭＯＳトランジスタ製造工程を示す断面図、第２図
は第１図（ｇ）を一部拡大して示す断面図、第３図はＡ
ｔ−８ｉエツチング後の加工形状を比較例として示す断
面図である。 １・・−８ｉ ウェーハ、２・・・フィールド酸化膜、
３・・・ゲート酸化膜、４・・・多結晶シリコンゲート
、５・・・酸化膜、６・・・ｋＬ−８ｉ合金膜（被加工
物）、７・・・ソース・ドレイン領域、８・・・有機物
質膜、９・・・ポリシロキサン膜、１０・・・レジスト
。 （７３１７） 弁理士 則 近 憲 佑（ほか１名） 第１図 第１図 第２図 第３図
わるＭＯＳトランジスタ製造工程を示す断面図、第２図
は第１図（ｇ）を一部拡大して示す断面図、第３図はＡ
ｔ−８ｉエツチング後の加工形状を比較例として示す断
面図である。 １・・−８ｉ ウェーハ、２・・・フィールド酸化膜、
３・・・ゲート酸化膜、４・・・多結晶シリコンゲート
、５・・・酸化膜、６・・・ｋＬ−８ｉ合金膜（被加工
物）、７・・・ソース・ドレイン領域、８・・・有機物
質膜、９・・・ポリシロキサン膜、１０・・・レジスト
。 （７３１７） 弁理士 則 近 憲 佑（ほか１名） 第１図 第１図 第２図 第３図
Claims (1)
- 被加工物基板上に有機物膜を設ける工程と、上記有機物
膜上に第１のマスクパターンを形成する工程と、上記マ
スクパターンをマスクとしてドライエツチング処理によ
シ、上記有機物膜をテーパーを有するパターンに加工す
る工程と、上記有機物パターンのエツチング分解を伴な
う異方性ドライエツチング処理を施こし上記被加工物の
加工を成す工程とを具備してなることを特徴とする微細
加工法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19910783A JPS6091644A (ja) | 1983-10-26 | 1983-10-26 | 微細加工法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19910783A JPS6091644A (ja) | 1983-10-26 | 1983-10-26 | 微細加工法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6091644A true JPS6091644A (ja) | 1985-05-23 |
Family
ID=16402234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19910783A Pending JPS6091644A (ja) | 1983-10-26 | 1983-10-26 | 微細加工法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6091644A (ja) |
-
1983
- 1983-10-26 JP JP19910783A patent/JPS6091644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0221093B1 (en) | Double layer photoresist technique for side-wall profile control in plasma etching processes | |
| US4687730A (en) | Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| JPS59134833A (ja) | アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法 | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6596609B2 (en) | Method of fabricating a feature in an integrated circuit using two edge definition layers and a spacer | |
| US20040053490A1 (en) | Semiconductor device manufacturing method | |
| US20060141798A1 (en) | Device and method of performing a seasoning process for a semiconductor device manufacturing apparatus | |
| US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
| US6239035B1 (en) | Semiconductor wafer fabrication | |
| JPS6211068B2 (ja) | ||
| JPS6091644A (ja) | 微細加工法 | |
| JPS6022340A (ja) | 半導体装置の製造方法 | |
| JPH0313744B2 (ja) | ||
| US5509995A (en) | Process for anisotropically etching semiconductor material | |
| JPH0458167B2 (ja) | ||
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JPH09181077A (ja) | 半導体装置およびその製造方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JP2570709B2 (ja) | エツチング方法 | |
| KR100790294B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0555218A (ja) | 半導体装置及びその製造方法 |