JPS609153A - Adjustment of resistance value of resistor inside semiconductor integrated circuit - Google Patents

Adjustment of resistance value of resistor inside semiconductor integrated circuit

Info

Publication number
JPS609153A
JPS609153A JP11616083A JP11616083A JPS609153A JP S609153 A JPS609153 A JP S609153A JP 11616083 A JP11616083 A JP 11616083A JP 11616083 A JP11616083 A JP 11616083A JP S609153 A JPS609153 A JP S609153A
Authority
JP
Japan
Prior art keywords
resistance value
resistor
film
polycrystalline silicon
impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11616083A
Other languages
Japanese (ja)
Other versions
JPH0426219B2 (en
Inventor
Katsuro Mizukoshi
克郎 水越
Mikio Hongo
幹雄 本郷
Takeoki Miyauchi
宮内 建興
Takao Kawanabe
川那部 隆夫
Morio Inoue
井上 盛生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11616083A priority Critical patent/JPS609153A/en
Publication of JPS609153A publication Critical patent/JPS609153A/en
Publication of JPH0426219B2 publication Critical patent/JPH0426219B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To adjust the resistance value of a resistor to a resistance value, which is needed, by a method wherein a decrease or a increase of the resistance value is performed by that impurities of the same conductive type as that of impurities dopped the polycrystalline silicon resistor are further diffused in the resistor by performing a laser heating and the resistance value thereof is made to decrease, or, that impurities of the opposite conductive type are diffused in the resistor and the resistance value thereof is made to increase. CONSTITUTION:A polycrystalline silicon resistor 11, wherein impurities of an N type conductive type have been dopped, is formed on an Si substrate 1 through an SiO2 film 2 and both ends thereof are connected to other elements through Al wirings 12A and 12B. A polycrystalline silicon layer 14, wherein impurities of a P type conductive type have been dopped in a high concentration, is insularly formed on the polycrystalline silicon resistor 11 through an SiO2 film 13, and an SiO2 film 15, a phosphoric glass layer 16 and an SiO2 layer or an Si3N4 layer, or, a final passivation film 17 consisting of both of the SiO2 layer and the Si3N4 layer are formed thereon. Then, the phosphoric glass film 16 is irradiated with a laser beam through the SiO2 films 13 and 15, while the resistance value existing in a 10mum long part of the film 16 is being measured, and the irradiation is stopped at a point when a prescribed resistance value has been obtained, thereby enabling to adjust the resistance value to an arbitrary resistance value.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、レーデを使用する、半導体集積回路内に形成
された抵抗体の抵抗値調整方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to a method for adjusting the resistance value of a resistor formed in a semiconductor integrated circuit using a radar.

〔発明の背景〕[Background of the invention]

近年、半導体集積回路は高集積化・高性能化が要求され
て来ている。そのため、半導体集積回路内に形成されて
いる抵抗体の抵抗値を、半導体集積回路完成後に、全体
の特性を測定しながら調整する手法が行なわれるように
なった。この抵抗値の調整にはレーザが用いられている
。この方法は、セラミック基板上に形成された厚膜ある
いは薄膜抵抗体の調整に一般的に用いられている方法に
類似している。すなわち、第1図に示すように、Si基
板1上に5i02膜2等によって絶縁されて窒化り/タ
ル、クロムシリコン、多結晶シリコン等で形成された抵
抗体3の一部をレーザ・ビーム4を用いて除去し、電極
5Aと5Bの間の抵抗値を調整するか、第2図に示すよ
うに抵抗体3にスポット加工(加工跡6つを施し、抵抗
値を調整するが、または第3図に示すように梯子段状の
抵抗体7を切断することにより、電極5Aと5Bの間の
抵抗値を調整する方法が用いられていた。
In recent years, there has been a demand for higher integration and higher performance for semiconductor integrated circuits. For this reason, a method has come to be used in which the resistance value of a resistor formed in a semiconductor integrated circuit is adjusted while measuring the overall characteristics after the semiconductor integrated circuit is completed. A laser is used to adjust this resistance value. This method is similar to methods commonly used to tune thick or thin film resistors formed on ceramic substrates. That is, as shown in FIG. 1, a part of a resistor 3 formed of nitride/tal, chromium silicon, polycrystalline silicon, etc. on a Si substrate 1 and insulated by a 5i02 film 2 is exposed to a laser beam 4. The resistance value between the electrodes 5A and 5B can be adjusted by removing it using As shown in FIG. 3, a method has been used in which the resistance value between the electrodes 5A and 5B is adjusted by cutting the ladder-like resistor 7.

しかし、これらの方法は、いずれも形成された抵抗体の
一部を除去するものであり、本来の抵抗値より増大させ
ることにより調整を行なうため、抵抗値が必要とする値
より高い場合には、調整不可能であった。また、抵抗値
の調整は半導体゛集積回路完成後に行なうために、回路
全体が・母ツシベーショ/膜でコートされており、レー
デ除去部でハ/f yシペーション膜も除去されてしま
い、信頼性の観点から5その部分を再度)やツシペーシ
ョ/膜でコートする必要があった。
However, all of these methods remove a part of the formed resistor and adjust by increasing the resistance value from the original value, so if the resistance value is higher than the required value, , was not adjustable. In addition, since the resistance value is adjusted after the semiconductor integrated circuit is completed, the entire circuit is coated with a matrix film, and the matrix removal film is also removed in the laser removal section, reducing reliability. From the point of view, it was necessary to coat the area again with a membrane.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、以上述べた従来技術の欠点を除去し、
予め作成された抵抗値を増大させるだけではなく、低下
させることも可能で、がっパッシベーション膜に損傷を
与えない半導体集積回路内抵抗体の抵抗値調整方法を提
供することである。
The purpose of the present invention is to eliminate the drawbacks of the prior art described above,
To provide a method for adjusting the resistance value of a resistor in a semiconductor integrated circuit, which is capable of not only increasing but also decreasing the resistance value created in advance, and which does not damage a passivation film.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明による半導体集積回
路内抵抗体の抵抗値調整方法は、半導体集積回路内に形
成され、第1導電型の不純物が所定の価に近い濃度にド
ーグされ、パッシベーション膜で被覆されている多結晶
シリコン抵抗体の近傍に第1導電型の不純物を含む膜お
よび上記第1導電型とは反対の第2導電型の不純物を含
む膜を設けておき、上記パッシベーション膜を通して、
上記抵抗体の抵抗値を低下させたいときは上記第1導電
型の不純物を含む膜の所定の領域を、上記抵抗値を増大
させたいときは上記第2導電型の不純物を含む膜の所定
の領域をV−デ・ビームで照射し、加熱することによっ
て上記不純物を含む膜から上記抵抗体に向って上記不純
物を拡散させ、上記抵抗値を低下または増大させること
を要旨とする。すなわち、本発明は、不純物をドープし
た、多結晶シリコンを抵抗体として用い、この多結晶シ
リコン抵抗体にドープされている不純物と同じ導電型の
不純物をさらにレーデ加熱により拡散させて抵抗値を低
減させるか、または反対導電型の不純物を拡散させて抵
抗値を増加させることにより、抵抗値の低減または増大
を図り、必要な抵抗値に調整するものである。
In order to achieve the above object, the present invention provides a method for adjusting the resistance value of a resistor in a semiconductor integrated circuit, which is formed in a semiconductor integrated circuit, doped with a first conductivity type impurity to a concentration close to a predetermined value, and passivated. A film containing an impurity of a first conductivity type and a film containing an impurity of a second conductivity type opposite to the first conductivity type are provided near the polycrystalline silicon resistor covered with the film, and the passivation film is through,
When it is desired to lower the resistance value of the resistor, a predetermined region of the film containing the impurity of the first conductivity type is used, and when it is desired to increase the resistance value, a predetermined region of the film containing the impurity of the second conductivity type is The gist is to diffuse the impurity from the impurity-containing film toward the resistor by irradiating the region with a V-de beam and heating it, thereby lowering or increasing the resistance value. That is, the present invention uses polycrystalline silicon doped with impurities as a resistor, and further diffuses impurities of the same conductivity type as the impurities doped into the polycrystalline silicon resistor by Rade heating to reduce the resistance value. The resistance value is adjusted to a required value by reducing or increasing the resistance value by increasing the resistance value by increasing the resistance value or by diffusing impurities of the opposite conductivity type.

上記抵抗体の抵抗値は、照射を抵抗体上の一定面積で行
ない、照射量を変えることによっても、単位面積当りの
照射量を一定に保ち、照射面積を変えることによっても
行なうことができる。照射量を変えるには、照射時間ま
たは・ぞルス数を変えるのが便利である。
The resistance value of the resistor can be determined by irradiating a constant area on the resistor and changing the irradiation amount, or by keeping the irradiation amount per unit area constant and changing the irradiation area. To change the irradiation amount, it is convenient to change the irradiation time or the number of pulses.

以下に、図面を参照しながら、実施例を用いて本発明を
一層詳細に説明するが、それらは例示に過ぎず、本発明
の枠を越えることなしにいろいろな変形や改良があり得
ることは勿論である。
Hereinafter, the present invention will be explained in more detail using examples with reference to the drawings, but these are merely illustrative and it is understood that various modifications and improvements may be made without going beyond the scope of the present invention. Of course.

〔発明の実施例〕[Embodiments of the invention]

第4図は、本発明の抵抗値調整方法を適用するための、
半導体集積回路上に形成された抵抗体を示す。第4図(
a)は平面図、第4図(b)はその断面図である。Si
基板1上に、S i02膜2を介してn導電型の不純物
がドープされた多結晶ンリコ/抵抗体11が形成され、
その両端はAt配線12Aおよび12Bを介して他の素
子(例えばダイオードfトランジスタ)に接続されてい
る。多結晶シリコン抵抗体11上にはS’i02膜13
を介してp導電型の不純物が高濃度にドープされた多結
晶シリコン層14が島状に形成され、その上にSi02
層15.燐ガラス層16 、 Si02層あるいはSi
3’N4層 、あるいはその両方からなる最終・母ツシ
ペーション膜17が形成されている。
FIG. 4 shows the steps for applying the resistance value adjustment method of the present invention.
A resistor formed on a semiconductor integrated circuit is shown. Figure 4 (
4(a) is a plan view, and FIG. 4(b) is a sectional view thereof. Si
A polycrystalline resistor 11 doped with an n-conductivity type impurity is formed on a substrate 1 via an Si02 film 2,
Both ends thereof are connected to other elements (for example, a diode f transistor) via At wirings 12A and 12B. A S'i02 film 13 is formed on the polycrystalline silicon resistor 11.
A polycrystalline silicon layer 14 heavily doped with p-conductivity type impurities is formed in the form of an island through the Si02
Layer 15. Phosphorous glass layer 16, Si02 layer or Si
A final/main ossification film 17 consisting of a 3'N4 layer or both is formed.

一般に、多結晶シリコノ抵抗体11はn導電型の不純物
として燐がドーグされた50〜500 nmの厚さで、
シート抵抗値は数10Ω/口〜数100にΩ/口に形成
される。また、5i02層13および15はそれぞれ膜
厚が50〜300nm 、 p導電型不純物がドーグさ
れた多結晶シリコン層14は厚さ50〜500nmで抵
抗体11と同程度の不純物濃度を持っており、燐ガラス
膜16は燐濃度が1〜lOモルチで厚さが1oo〜11
000n 、最終パッシベーション膜17は100〜4
000nmの厚さである。
Generally, the polycrystalline silicon resistor 11 has a thickness of 50 to 500 nm and is doped with phosphorus as an n-conductivity type impurity.
The sheet resistance value is set to several tens of Ω/hole to several hundreds of Ω/hole. The 5i02 layers 13 and 15 each have a thickness of 50 to 300 nm, and the polycrystalline silicon layer 14 doped with p-conductivity type impurities has a thickness of 50 to 500 nm and has an impurity concentration similar to that of the resistor 11. The phosphorus glass film 16 has a phosphorus concentration of 1 to 10% and a thickness of 10 to 11%.
000n, the final passivation film 17 is 100~4
The thickness is 000 nm.

ここで、試料として、多結晶シリコン抵抗体11は燐が
ドーグされた多結晶シリコンで、膜厚300nm 、シ
ート抵抗値10にΩ/口、幅511m 、長さIμmに
形成され、5i02膜13 、15にはそれぞれ膜厚7
゜nmのもの、燐ガラス膜16には4モルチ、膜厚40
0 nmのもの、パッシベーション膜17には5t3N
Here, as a sample, the polycrystalline silicon resistor 11 is made of polycrystalline silicon doped with phosphorus, and is formed to have a film thickness of 300 nm, a sheet resistance value of 10 Ω/hole, a width of 511 m, and a length of I μm. 15 has a film thickness of 7
゜nm, the phosphor glass film 16 has a thickness of 4 mm and a film thickness of 40 mm.
0 nm, and the passivation film 17 is 5t3N.
.

の単層膜で膜厚1000 nmのものが使用された。A single layer film with a thickness of 1000 nm was used.

第4図に示す多結晶シリコン抵抗体の所定の領域を第5
図に示す光学系を用いてレーザ・ビームで照射する。す
なわち、第5図に示す光学系は、レーザ発振器(図示せ
ず)より発振されたレーデ光21を任意の寸法に成形で
きる可変スリット22により、抵抗体11への照射形状
に合致した矩形に成形し、対物レンズおが可変スリン)
22の実像を結ぶ位置に置かれた抵抗体11に、絶縁膜
17 、16 、15゜13を透過して、対物レンズn
の倍率の逆数の大きさで集光し、投射する構成になって
いる。なお、第5図において、抵抗体11の上に形成さ
れている層は省略して示しである。またレーザ発振器は
N2レーデ励起グイ・レーザで、レーデ光の波長は51
0nm 、パルス幅は半値幅で6 nsである。
A predetermined region of the polycrystalline silicon resistor shown in FIG.
Irradiate with a laser beam using the optical system shown in the figure. That is, the optical system shown in FIG. 5 uses a variable slit 22 that can shape the Raded light 21 oscillated by a laser oscillator (not shown) into a rectangular shape that matches the shape of the irradiation onto the resistor 11. (The objective lens is adjustable)
The object lens n is transmitted through the insulating films 17, 16, 15°13 to the resistor 11 placed at a position where it forms the real image of 22.
It is configured to collect and project light at a magnitude that is the reciprocal of the magnification. Note that in FIG. 5, the layer formed on the resistor 11 is omitted. The laser oscillator is an N2 Rade pumped Gui laser, and the wavelength of the Rade light is 51
0 nm, and the pulse width is 6 ns at half width.

ここで、第4図に示した多結晶シリコン抵抗体11に対
して、その上にp導電型不純物がドープきれた島状の多
結晶シリコン層14のない部分、すなわちS i02膜
13 、15を介して燐ガラス膜16が存在する部分の
長さ10μmにレーデを投射した。この時の照射レーデ
・パルス数と抵抗値の関係を第6図に示す。レーデ照射
前に約60にΩであった抵抗値が照射パルス数とともに
低下し、1O−(9)・臂ルスで比較的急激な変化を示
し、Iパルス以後は41にΩの一定の値を有し、殆んど
変化しなか−った。このことから、抵抗値を測定しなか
らレーデ・ビームで照射し、所定の抵抗値が得られた時
点で照射を停止することにより、60にΩと41 kΩ
の間の任意の抵抗値に(パルス照射によるため、連続的
ではなく段階的に変化するが)調整することができる。
Here, with respect to the polycrystalline silicon resistor 11 shown in FIG. A radar was projected onto a portion having a length of 10 μm through which the phosphor glass film 16 was present. The relationship between the number of irradiation radar pulses and the resistance value at this time is shown in FIG. The resistance value, which was approximately 60 Ω before the radar irradiation, decreased with the number of irradiation pulses, showing a relatively rapid change at 1 O-(9) arm pulse, and after the I pulse, it reached a constant value of 41 Ω. There was almost no change. From this, by irradiating with the Rade beam without measuring the resistance value and stopping the irradiation when the predetermined resistance value is obtained, it is possible to
It is possible to adjust the resistance value to any value between (although it changes stepwise rather than continuously because it is based on pulse irradiation).

つぎに、第4図に示した多結晶シリコン抵抗体11ヲそ
の上に形成されているp導電型不純物がドーグされた島
状の多結晶シリコン層14上の5i02膜15 、燐ガ
ラス膜16.パッシベーション膜17を通して長さ5μ
mの領域内でレーザ・ビームで照射した。この時の照射
レーデ・・母ルス数と抵抗値の関係を第7図に示す。レ
ーデ照射前に約60にΩであった抵抗値が30−60/
4’ルスで比較的急激な変化を示し、70・クルス以後
は84にΩの一定の値を持ち、殆んど変化しなかった。
Next, a 5i02 film 15, a phosphorus glass film 16, and a phosphorus glass film 16 are formed on the polycrystalline silicon resistor 11 shown in FIG. A length of 5μ is passed through the passivation film 17.
irradiated with a laser beam within an area of m. The relationship between the irradiation radar number and the resistance value at this time is shown in FIG. The resistance value, which was about 60Ω before radar irradiation, decreased to 30-60Ω.
It showed a relatively rapid change at 4' rus, and after 70 rus, it had a constant value of Ω of 84, with almost no change.

このことから、所定の抵抗値が得られた時点でレーデ照
射を停止することにより60にΩと84にΩの間の任意
の抵抗値に(・クルス照射のため、連続的ではなく段階
的に変化するが)調整することができる。すなわち、第
4図に示す多結晶シリコン抵抗体に対してレーデ照射位
置を選ぶことにより、初期値60にΩから出発して41
〜84にΩの間の任意の抵抗値に調整できることになる
。この時の照射レーザ・パワー密度を1〜2・母ルスで
多結晶シリコン抵抗体11に除去加工を施すコトができ
る・やワー密度の見に設定したが、100ノfルス照射
後でモ、パッシベーション膜17 K何らの損傷または
痕跡も見い出せなかった。
From this, by stopping radar irradiation when a predetermined resistance value is obtained, any resistance value between 60Ω and 84Ω can be achieved (Due to Cruz irradiation, it is not continuous but gradual. ) can be adjusted. That is, by selecting the radar irradiation position for the polycrystalline silicon resistor shown in FIG.
The resistance value can be adjusted to any value between .about.84.OMEGA. At this time, the irradiation laser power density was set to 1 to 2 nm, so that it would be possible to remove the polycrystalline silicon resistor 11 with a laser beam of 1 to 2 nm. No damage or traces of passivation film 17K were found.

以上に−述べた実施例では、抵抗値の調整範囲は初期匝
に対して、±30%程度であるが、この調整範囲は、多
結晶シリコ/抵抗体11とその周辺の構成により可変で
あることは明らかである。すなわち、多結晶シリコン抵
抗体11の上に形成されるp導電型不純物がドープされ
た島状の多結晶シリコン層14の、多結晶シリコ/抵抗
体11を覆う長さく電極5Aと5Bを結ぶ方向)を大き
くし、かっレーデ照射する長さを大きくするが、あるい
は、p導電型不純物がドーグされた島状の多結晶シリコ
/層14の不純物濃度を上げることにより、抵抗値はよ
り高くまで調整可能となり、また、p導電型の不純物が
ドープされた島状の多結晶シリコン層14に覆われない
部分(長さ)を大きくとり、かつレーデを投射する長さ
を大きくすることにより、抵抗値はより低くまで調整可
能となる。
In the embodiment described above, the adjustment range of the resistance value is approximately ±30% with respect to the initial value, but this adjustment range is variable depending on the configuration of the polycrystalline silicon/resistor 11 and its surroundings. That is clear. That is, the direction connecting the long electrodes 5A and 5B covering the polycrystalline silicon/resistor 11 of the island-shaped polycrystalline silicon layer 14 doped with p-conductivity type impurities formed on the polycrystalline silicon resistor 11 ) and increase the length of Karede irradiation, or by increasing the impurity concentration of the island-shaped polycrystalline silicon/layer 14 doped with p-conductivity type impurities, the resistance value can be adjusted to a higher value. In addition, by increasing the portion (length) that is not covered by the island-shaped polycrystalline silicon layer 14 doped with p-conductivity type impurities and increasing the length over which the radar is projected, the resistance value can be reduced. can be adjusted to a lower value.

さらに、本実施例では、多結晶シリコン抵抗体11とし
てn導電型不純物がドープされた多結晶シリコンを使用
したが、p導電型の不純物がドープされた多結晶シリコ
ンを抵抗体として用い、その上に形成される島状の多結
晶シリコン層としてn導電型の不純物でドープされたも
のを用い、かつ燐ガラスの代りにボロンガラスを形成す
ることにより、全く同様に抵抗値の増大または低減を任
意に行なうことができることは明らかである。
Furthermore, in this embodiment, polycrystalline silicon doped with n-conductivity type impurities was used as the polycrystalline silicon resistor 11, but polycrystalline silicon doped with p-conductivity type impurities was used as the resistor. By using an island-shaped polycrystalline silicon layer doped with an n-conductivity type impurity and forming boron glass instead of phosphorous glass, the resistance value can be increased or decreased in the same way. It is clear that this can be done.

以上の実施例においては、多結晶シリコン抵抗体14と
同一導電型の不純物を含む膜(第4図(b)では燐ガラ
ス層16)も反対導電型の不純物を含む膜(第4図(b
)では多結晶シリコン膜14)も多結晶シリコン抵抗体
14の上に設けられているが、それらの膜は必ずしも抵
抗体14の上にある必要はなく、レーデ・ビームで加熱
はれたとき、そこに含まれている不純物が抵抗体14を
囲んでいる絶縁膜(第4図(b)においては、5i02
膜13、または5i02膜13と15)を通して多結晶
シリコン抵抗体まで拡散でき、るような近傍であれば、
横にあっても下にあってもよいことは勿論である。
In the above embodiment, a film containing an impurity of the same conductivity type as the polycrystalline silicon resistor 14 (the phosphor glass layer 16 in FIG. 4(b)) is also a film containing an impurity of the opposite conductivity type (FIG. 4(b)).
), the polycrystalline silicon film 14) is also provided on the polycrystalline silicon resistor 14, but these films do not necessarily have to be on the resistor 14, and when heated by the Rade beam, The impurities contained in the insulating film surrounding the resistor 14 (in FIG. 4(b), 5i02
If it is close enough that it can diffuse through the film 13 or 5i02 films 13 and 15) to the polycrystalline silicon resistor,
Of course, it may be placed on the side or below.

また、本実施例ではレーデ光21として、N2レーデ励
起ダイ・レーデを使用しているが、これに限定されるも
のではなく、ノクツシベーション膜17゜燐ガラス膜1
6 、5i02膜15 、13を透過する波長で、多結
晶シリコンを加熱できるものであれば、連続発振、ノク
ルス発振にかかわらず、適用可能であることは明らかで
ある。パッシベーション膜17がSiO□のとき、膜1
5 、16 、17はすべて5i02であり、300n
m〜2μmの波長に対して透明である。パッシベーショ
ン膜17がSi3N4のときは、膜15 、16 、1
7は400 nm−2μmの波長に対して透明である。
Further, in this embodiment, N2 Rade excitation die Rade is used as the Rade light 21, but the invention is not limited to this.
It is clear that any device that can heat polycrystalline silicon with a wavelength that passes through the 6, 5i02 films 15, 13 can be applied regardless of continuous oscillation or Noculus oscillation. When the passivation film 17 is SiO□, the film 1
5, 16, 17 are all 5i02, 300n
It is transparent to wavelengths of m to 2 μm. When the passivation film 17 is Si3N4, the films 15, 16, 1
7 is transparent to wavelengths of 400 nm-2 μm.

レーザ光が膜15 、16 、17に対して透明でなけ
れば、レーデ光はそれらの膜によって吸収されるから、
それらの膜の温度が上昇し、損傷が発生するだけではな
く、多結晶シリコン層に加熱に必要なエネルギを供給で
きないことになる。波長が1.1μm以上になると、レ
ーデ光はSSを透過し、多結晶シリコン層を加熱しない
から、使用されるレーデ光の波長は400nmと1.1
μmの間になければならない。
If the laser light is not transparent to the films 15, 16, and 17, the Rede light will be absorbed by those films.
Not only will the temperature of these films increase and damage occur, but the polycrystalline silicon layer will not be able to provide the energy necessary to heat it. When the wavelength is 1.1 μm or more, the Rede light passes through the SS and does not heat the polycrystalline silicon layer, so the wavelength of the Rede light used is 400 nm, which is 1.1 μm.
Must be between μm.

中間透過層である5i02膜13および15はフォスフ
オシリケード化または?ロシリケート化したり、それら
の膜にビンオールが生じたりするが、最終パッシベーシ
ョン膜17にピンホールが生じたり、それが除去された
りすることがない限り集積回路全体としては問題になら
ない。
The 5i02 films 13 and 15, which are the intermediate permeable layers, are made of phosphorus silicade or? However, as long as no pinholes are formed in the final passivation film 17 or removed, this does not pose a problem for the integrated circuit as a whole.

第8図は本発明の第2の実施の態様による半導体集積回
路内抵抗の抵抗値調整方法を説明するための平面図であ
る。第8図に示すように、第4図に示した多結晶シリコ
ン抵抗体11上のレーザ照射領域24Aの長さを2μm
とし、前に述べたレーデ照射条件で凹ノ9ルス照射し、
つぎにレーザ照射領域を2μm移動させて、レーザ照射
領域24Bにカ・ソルス照射する。これを順次繰返すこ
とにより、抵抗値は段階的に低下した。すなわち、第゛
9図に示すように、照射回数(各レーデ照射領域で■・
母ルス照射するこ止を1回として)とともに、初期値的
60にΩであったものが約3.8にΩずつ低下し、照射
回数7回で33 kΩまで低下した。この時の照射領域
の延長さは14μmである。
FIG. 8 is a plan view for explaining a method for adjusting the resistance value of a resistor in a semiconductor integrated circuit according to a second embodiment of the present invention. As shown in FIG. 8, the length of the laser irradiation area 24A on the polycrystalline silicon resistor 11 shown in FIG. 4 is set to 2 μm.
Then, the concave surface was irradiated with nine lass under the radar irradiation conditions described earlier,
Next, the laser irradiation area is moved by 2 μm, and the laser irradiation area 24B is irradiated with Kasosolus. By repeating this step by step, the resistance value decreased step by step. In other words, as shown in Figure 9, the number of irradiations (in each radar irradiation area)
The initial value of 60 Ω decreased by Ω to about 3.8, and decreased to 33 kΩ after 7 irradiations. The length of the irradiation area at this time was 14 μm.

また、多結晶シリコン抵抗体11上に設けられた、その
多結晶シリコン抵抗体にドープされた不純物とは異なる
不純物がドープされた島状の多結晶シリコン層14上で
、第8図で説明した手順で各レーデ照射領域を7Q z
fルスずつ照射することにより、抵抗値は段階的に増大
した。すなわち第4図(あるいは第8図)に示した多結
晶シリコン抵抗体に対して照射位置を選択することによ
り、初期抵抗値を増大させることも低減させることも任
意に行なうことができる。
Moreover, on the island-shaped polycrystalline silicon layer 14 provided on the polycrystalline silicon resistor 11 and doped with an impurity different from the impurity doped into the polycrystalline silicon resistor, the 7Q z of each radar irradiation area according to the procedure
The resistance value increased stepwise by irradiating each f las. That is, by selecting the irradiation position for the polycrystalline silicon resistor shown in FIG. 4 (or FIG. 8), the initial resistance value can be increased or decreased as desired.

さらに、本実施例では、第5図に示した光学系によりレ
ーデ照射する場合について説明して来たが、通常のレー
ザ加工と同様に円形スポットに集光して、同一箇所K 
50 /4ルス、あるいは70ハルス照射した後、照射
位置を移動−させ、さらにレーデ照射する手順を繰り返
えすことにより、全く同じ効果が得られることは明らか
で゛ある。
Furthermore, in this embodiment, the case where laser irradiation is performed using the optical system shown in FIG.
It is clear that exactly the same effect can be obtained by repeating the procedure of 50/4 or 70 Hals irradiation, moving the irradiation position, and further performing radar irradiation.

〔発明の効果〕〔Effect of the invention〕

以上説明した通り、本発明によれば、半導体集積回路内
の抵抗体の抵抗値をd’ツシベーション膜に損傷を与え
ることなしに任意に増大あるいは低下させることができ
、高性能、高信頼性の半導体集積回路を高歩留りに製造
できるという効果が得られる。
As explained above, according to the present invention, the resistance value of a resistor in a semiconductor integrated circuit can be increased or decreased arbitrarily without damaging the d' tsivation film, resulting in high performance and high reliability. It is possible to produce semiconductor integrated circuits with high yield.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図から第3図までは従来の三つの異った半導体集積
回路内抵抗体の抵抗値調整方法を説明するための斜視図
、第4図(a)およびfbJは本発明の抵抗値調整方法
を適用するための、半導体集積回路上に形成された抵抗
体のそれぞれ平面図および断面図、第5図は本発明によ
る抵抗値調整方法を実施するためのレーザ光学系の斜視
図、第6図および第7図はそれぞれ抵抗体とは反対導電
型の領域および同一導電型の領域をレーデ・ビームで照
射したときの照射パルス数と抵抗体の抵抗値の関係を示
すダイヤグラム、第8図は本発明の他の一つの実施の態
様による抵抗値調整方法を説明するための平面図、第9
図は第8図に示す実施の態様における照射回数と抵抗体
の抵抗値の関係を示すダイヤグラムである。 l・・・si基板、2・・・5i02膜、11・・・n
型多結晶シリコン抵抗体、1.2A 、12B 、、、
電極、13 、15−5i02膜、14・・・p型多結
晶シリコン層、16・・・燐がラス膜、17・・・最終
ハッシペーションII!、21・・・レーf’光、22
・・・可変スリット、n・・・対物レンズ、24A、2
4B・・・レーザ照射領域。 代理人 弁理士 秋 本 正 実 第1凶 第2凶 第3凶 乙 第4凶 (a) (b) 第5凶 第6凶 ρC輌ハ・ルスΦ気 第70 閂射ハ1ルス歓
1 to 3 are perspective views for explaining three different conventional methods for adjusting the resistance value of a resistor in a semiconductor integrated circuit, and FIG. 4(a) and fbJ are perspective views for explaining the resistance value adjustment method of the present invention. FIG. 5 is a plan view and a cross-sectional view of a resistor formed on a semiconductor integrated circuit for applying the method, FIG. 5 is a perspective view of a laser optical system for implementing the resistance value adjustment method according to the present invention, and FIG. Figure 7 and Figure 7 are diagrams showing the relationship between the number of irradiation pulses and the resistance value of the resistor when a region of the opposite conductivity type and a region of the same conductivity type as the resistor are irradiated with a Rade beam, respectively. Plan view for explaining the resistance value adjustment method according to another embodiment of the present invention, No. 9
The figure is a diagram showing the relationship between the number of irradiations and the resistance value of the resistor in the embodiment shown in FIG. l...si substrate, 2...5i02 film, 11...n
Type polycrystalline silicon resistor, 1.2A, 12B,...
Electrode, 13, 15-5i02 film, 14... p-type polycrystalline silicon layer, 16... phosphorus lath film, 17... final hassipation II! , 21... Ray f' light, 22
...Variable slit, n...Objective lens, 24A, 2
4B...Laser irradiation area. Agent Patent Attorney Tadashi Akimoto Actual 1st, 2nd, 3rd, 4th (a) (b) 5th, 6th, ρC, Ha, Rusu, Φki, 70th, 1st, 2nd, 3rd, 4th (a) (b)

Claims (1)

【特許請求の範囲】 1、半導体集積回路内に形成され、第1導電型の不純物
が所定の価に近い濃度にドープされ、/IPツシペーシ
ョ/膜で被覆されている多結晶シリコ/抵抗体の近傍に
第1導電型の不純物を含む膜および上記第1導電型とは
反対の第2導電型の不純物を含む膜を設けておき、上記
パッシベーション膜を通して、上記抵抗体の抵抗値を低
下させたいときは上記第1導電型の不純物を含む膜の所
定の領域を、上記抵抗値を増大させたいときは上記第2
導電型の不純物を含む膜の所定の領域をレーデ・ビーム
で照射し、加熱することによって上記不純物を含む膜か
ら上記抵抗体に向って上記不純物を拡散させ、上記抵抗
値を低下または増大させるととを特徴とする半導体集積
回路内抵抗体の抵抗値調整方法。 2、上記照射が上記抵抗体の一定面積で行なわれ、上記
抵抗体の抵抗値の制御が上記拡散の程度を制御すること
によって行なわれることを特徴とする特許請求の範囲第
1項記載の半導体集積回路内抵抗の抵抗値調整方法。 3、上記不純物の拡散の程度の制御が上記V −デの照
射時間またはパルス数を制御することによって行なわれ
ることを特徴とする特許請求の範囲第2項記載の半導体
集積回路内抵抗の抵抗値調整方法。 4、上記抵抗体の抵抗値の制御がレーデ・ビームで照射
する面積を制御することによって行なわれることを特徴
とする特許請求の範囲第1項記載の半導体集積回路内抵
抗の抵抗値調整方法。
[Claims] 1. A polycrystalline silicon/resistor formed in a semiconductor integrated circuit, doped with a first conductivity type impurity to a concentration close to a predetermined value, and covered with an IP coating/film. A film containing an impurity of a first conductivity type and a film containing an impurity of a second conductivity type opposite to the first conductivity type are provided nearby, and it is desired to lower the resistance value of the resistor through the passivation film. When it is desired to increase the resistance value, the predetermined region of the film containing impurities of the first conductivity type is
By irradiating a predetermined region of a film containing conductivity type impurities with a Rade beam and heating, the impurities are diffused from the film containing the impurities toward the resistor, thereby reducing or increasing the resistance value. A method for adjusting the resistance value of a resistor in a semiconductor integrated circuit, characterized in that: 2. The semiconductor according to claim 1, wherein the irradiation is performed over a constant area of the resistor, and the resistance value of the resistor is controlled by controlling the degree of diffusion. A method for adjusting the resistance value of a resistor in an integrated circuit. 3. The resistance value of the resistor in the semiconductor integrated circuit according to claim 2, wherein the degree of diffusion of the impurity is controlled by controlling the irradiation time or the number of pulses of the V-de. Adjustment method. 4. The method of adjusting the resistance value of a resistor in a semiconductor integrated circuit according to claim 1, wherein the resistance value of the resistor is controlled by controlling the area irradiated with a Rade beam.
JP11616083A 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit Granted JPS609153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11616083A JPS609153A (en) 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11616083A JPS609153A (en) 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPS609153A true JPS609153A (en) 1985-01-18
JPH0426219B2 JPH0426219B2 (en) 1992-05-06

Family

ID=14680258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11616083A Granted JPS609153A (en) 1983-06-29 1983-06-29 Adjustment of resistance value of resistor inside semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPS609153A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085550A (en) * 1983-10-17 1985-05-15 Hitachi Ltd Semiconductor integrated circuit and manufacture thereof
JPH01296656A (en) * 1988-05-25 1989-11-30 Hitachi Ltd Polysi resistor and semiconductor device
JP2008159608A (en) * 2006-12-20 2008-07-10 Fujitsu Ltd Semiconductor device, method of manufacturing the same and device of designing the same
JP2020161644A (en) * 2019-03-26 2020-10-01 ラピスセミコンダクタ株式会社 Voltage clamp circuit and integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6085550A (en) * 1983-10-17 1985-05-15 Hitachi Ltd Semiconductor integrated circuit and manufacture thereof
JPH0512862B2 (en) * 1983-10-17 1993-02-19 Hitachi Ltd
JPH01296656A (en) * 1988-05-25 1989-11-30 Hitachi Ltd Polysi resistor and semiconductor device
JP2008159608A (en) * 2006-12-20 2008-07-10 Fujitsu Ltd Semiconductor device, method of manufacturing the same and device of designing the same
US8319277B2 (en) 2006-12-20 2012-11-27 Fujitsu Limited Semiconductor device, method of manufacturing same, and apparatus for designing same
JP2020161644A (en) * 2019-03-26 2020-10-01 ラピスセミコンダクタ株式会社 Voltage clamp circuit and integrated circuit

Also Published As

Publication number Publication date
JPH0426219B2 (en) 1992-05-06

Similar Documents

Publication Publication Date Title
KR900000561B1 (en) Manufacturing method of an ic and device
US6372039B1 (en) Method and apparatus for irradiation of a pulse laser beam
JPS6281709A (en) Manufacture of semiconductor device
US5065221A (en) Trimming resistor element for microelectronic circuit
JP2810435B2 (en) Laser processing method
JPS609153A (en) Adjustment of resistance value of resistor inside semiconductor integrated circuit
JP2524049B2 (en) Semiconductor integrated circuit and manufacturing method thereof
KR20020081026A (en) Electric Circuit Board Including Glass Substrate and Method and Apparatus Trimming Thereof
JPH0562924A (en) Laser annealing device
JP7025817B2 (en) Bipolar transistor manufacturing method
JPH0512862B2 (en)
JPH03242966A (en) Semiconductor device and its manufacture
JPS5940526A (en) Laser process and device thereof
US11424168B2 (en) Manufacturing method of semiconductor device and semiconductor manufacturing apparatus involving thickness measurements
JPH0318335B2 (en)
JPS61102723A (en) Manufacture of semiconductor device
JP3198579B2 (en) Resistance adjustment method for semiconductor device
JP3294474B2 (en) Solar cell, solar cell module, and method of manufacturing solar cell
JPS5833703B2 (en) Handout Taisouchino Seizouhouhou
JPS59178748A (en) Laser processing method
JPS6342406B2 (en)
JPH05206242A (en) Detecting equipment for void in semiconductor wafer
JPS628012B2 (en)
JPH09232116A (en) Semiconductor device and manufacture thereof
JPS6021807A (en) Flash annealing method of hydrogenated amorphous silicon