JP2524049B2 - Semiconductor integrated circuit and manufacturing method thereof - Google Patents

Semiconductor integrated circuit and manufacturing method thereof

Info

Publication number
JP2524049B2
JP2524049B2 JP4073666A JP7366692A JP2524049B2 JP 2524049 B2 JP2524049 B2 JP 2524049B2 JP 4073666 A JP4073666 A JP 4073666A JP 7366692 A JP7366692 A JP 7366692A JP 2524049 B2 JP2524049 B2 JP 2524049B2
Authority
JP
Japan
Prior art keywords
resistor
layer
resistance
poly
resistance value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4073666A
Other languages
Japanese (ja)
Other versions
JPH05243499A (en
Inventor
幹雄 本郷
克郎 水越
建興 宮内
隆夫 川那部
盛生 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4073666A priority Critical patent/JP2524049B2/en
Publication of JPH05243499A publication Critical patent/JPH05243499A/en
Application granted granted Critical
Publication of JP2524049B2 publication Critical patent/JP2524049B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は抵抗値が制御されたPo
ly−Si抵抗体を有する半導体集積回路とその製造方
法に関する。 【0002】 【従来の技術】近年、半導体集積回路は高集積化・高性
能化が進んでいる。そのため、半導体集積回路完成後に
全体の特性を測定しながら、半導体集積回路内に形成さ
れている抵抗体の抵抗値を調整する手法が用いられる様
になって来た。この抵抗値の調整にはレーザが用いられ
ている。この方法は、セラミック基板上に形成された厚
膜、あるいは薄膜の抵抗体の調整に一般的に用いられて
いる方法と類似である。即ち、図1に示すようにSi基
板1上にSiO2膜2等によって絶縁されて、窒化タン
タル,クロムシリコン,ニクロム,ポリシリコンなどで
形成された抵抗体3に対して、レーザ光4により、抵抗
体3の一部を除去加工することによって、例えば抵抗体
3の両端の電極5,5′間の抵抗値を調整している。あ
るいは図2に示す様に、抵抗体3にスポット加工(加工
跡6)を施して行く、あるいは図3に示す様に、はしご
段状の抵抗値7を切断して行くことにより、電極5,
5′間の抵抗値を調整する方法が用いられていた。 【0003】しかし、これらの方法はいずれも形成され
た抵抗体の一部を除去するものであり、初期の抵抗値よ
り増大させることにより調整を行うため、初期の抵抗値
が必要とする値より高い場合には、それを低く調整する
ことが不可能であった。また、抵抗値の調整は半導体集
積回路が完成した後で行うため、回路全体はパッシベー
ション膜がコートされており、抵抗体の一部を除去する
とパッシベージョン膜も除去されてしまい、信頼性の観
点から、再度パッシベーション膜をコートする必要があ
った。 【0004】 【発明が解決しようとする課題】本発明の目的は上記し
た従来技術の欠点をなくし、抵抗値の増大および低減が
可能で、かつパッシベーション膜が損傷を受けることが
ない、半導体集積回路内の抵抗体、およびその抵抗値調
整方法を提供することにある。 【0005】 【課題を解決するための手段】本発明は、不純物をドー
プしたポリシリコンを抵抗体として用い、このポリシリ
コン抵抗体にドープされている不純物と同じタイプの不
純物をレーザ加熱によりポリシリコン抵抗体内に拡散さ
せて抵抗値を低減させる、あるいは、異なるタイプの不
純物を拡散させて抵抗値を増大させることにより、抵抗
値の低減・増大をはかり、必要な(最適な)抵抗値に調
整するものである。 【0006】 【実施例】以下、図面に従って本発明を説明する。図4
に、本発明による半導体集積回路内に形成された抵抗体
を示す。図4(a)は平面図、図4(b)はその断面図
であるが、Si基板1上にSiO2膜2を介してnタイ
プの不純物がドープされたPoly−Si抵抗体11が
形成され、その両端はAl配線12,12′を介して他
の素子(ダイオードやトランジスタ等)に接続されてい
る。Poly−Si抵抗体11上には、SiO2膜13
を介してnタイプの不純物がドープされたPoly−S
i層14、およびpタイプの不純物がドープされたPo
ly−Si層15が島状に形成され、その上にSiO2
層16および最終的なパッシベーション膜17としてS
iO2層あるいはSi34層あるいはその両方からなる
膜が形成されている。 【0007】一般に、Poly−Si抵抗体11はnタ
イプの不純物としてリンがドープされた500〜500
0Åの厚さでシート抵抗値は数10Ω/□〜数100K
Ω/□に形成される。また、SiO2層13は膜厚が5
00〜3000Å、nタイプの不純物がドープされたP
oly−Si層14は厚さが500〜5000ÅでPo
ly−Si抵抗体より一ケタ以上高い不純物濃度を持
ち、pタイプの不純物がドープされたPoly−Si層
15は厚さが500〜5000Åで、Poly−Si抵
抗体11と同程度の不純物濃度を持ってっいる。また、
その上に形成されるSiO2層16は厚さが500〜3
000Å、最終的なパッシベーション膜17は1000
〜4000Åの厚さである。 【0008】ここで、試料としてPoly−Si抵抗体
11がリンドープPoly−Siで膜厚が3000Å、
シート抵抗値10KΩ/□巾5μm、長さ45μmに形
成されたものを使用した。図4に示したPoly−Si
抵抗体に対して、図5に示す光学系を用いてレーザを照
射する。即ち、図5に示す光学系はレーザ発振器(図示
せず)より発振されたレーザ光21を任意の寸法に成形
できる可変スリット2により、抵抗体11および、その
上に形成されたPoly−Si層14、または15への
照射形状に合致した矩形に成形され、対物レンズ23に
より、可変スリット22の実像が結ぶ位置に置かれた抵
抗体11およびその上に形成されたPoly−Si層1
4または15に絶縁膜16,17を透過して対物レンズ
23の倍率の逆数の大きさで集光照射される構成になっ
ている。なお、図5において絶縁膜16,17等は省略
して示してある。また、レーザ発振器はN2レーザ励起
Dyeレーザを使用しており、レーザ光は波長510n
m,パルス巾は半値巾で6nsである。 【0009】ここで、図4に示したPoly−Si抵抗
体に対してその上にnタイプ不純物がドープされたPo
ly−Si層14、およびpタイプの不純物がドープさ
れたPoly−Si層15を介してそれぞれに別個にP
oly−Si抵抗体11に長さ15μmの部分にレーザ
を照射した。この時のレーザ照射パルス数と抵抗値の関
係を図6に示す。レーザ照射前約90KΩであった抵抗
値はn層14に照射した場合は○に示す様に照射パルス
数とともに低下し、50パルス程度で61KΩで一定と
なり、P層15に照射した場合は●で示す様に70パル
ス程度で150KΩ一定となった。(図6では10パル
ス毎の抵抗値をプロットしてある。)このことから、レ
ーザを照射する位置を選択し、抵抗値を測定しながらレ
ーザを照射し、所定の抵抗値が得られた時点で照射を停
止することにより、当初90KΩであった抵抗値を61
KΩ〜150KΩの間の任意の抵抗値に(パルス照射の
ため、連続的ではなく段階的に変化するが)調整するこ
とができることになる。この時の照射レーザパワー密度
は1〜2パルスでPoly−Si抵抗体11(上にPo
ly−Si層14あるいは15がない場合)に除去加工
を施すことができるパワー密度の1/3に設定したが、
100パルス照射後でも、パッシベーション膜17には
何らのダメージ・痕跡も見出せなかった。 【0010】以上に述べた実施例では、抵抗値の調整範
囲は初期値に対して−32%〜+66%の範囲である
が、この調整範囲は、Poly−Si抵抗体11を覆う
nタイプおよびpタイプの不純物がドープされたPol
y−Si層14および15の面積を変えることにより可
変できることは明らかである。即ち、Poly−Si抵
抗体11上のnタイプPoly−Si層14の面積を大
きくすることにより、抵抗値低下範囲が広がり、pタイ
プPoly−Si層15の面積を大きくすることによ
り、抵抗値増加範囲が広がることは明らかである。 【0011】さらに、本実施例ではPoly−Si抵抗
体11として、nタイプの不純物をドープしたPoly
−Siを使用したが、pタイプの不純物をドープしたP
oly−Siを抵抗体として用いることも可能である。 【0012】また、nタイプのPoly−Si抵抗体を
用いる場合にはその上層のnタイプPoly−Si層1
4のかわりにPSG(リンガラス)層を形成するか、p
タイプのPoly−Si抵抗体を用いる場合にはpタイ
プPoly−Si層15のかわりにBSG(ポロンガラ
ス)層を形成することにより、全く同様に抵抗値の増
加、低減を任意に行うことができることは明らかであ
る。 【0013】さらに、本実施例ではレーザ光21とし
て、N2レーザ励起Dyeレーザを使用しているが、こ
れに限定されるものではなく、パッシベーション膜1
6,17を透過する波長でPoly−Siを加熱できる
ものであれば連続発振・パルス発振にかかわらず、適用
可能であることは明らかである。 【0014】次に別な実施例について説明する。図7に
示す様に、図4に示したPoly−Si抵抗体11に対
して、レーザ照射領域25の長さを2μmとし、前に述
べたレーザ照射条件でnタイプPoly−Si層14あ
るいはpタイプPoly−Si層15を介して70パル
ス照射し、次に2μm移動させてレーザ照射領域25′
に70パルス照射することを繰返えした。これにより、
nタイプPoly−Si層14を介して照射した場合に
は、抵抗値は段階的に低下し、pタイプPoly−Si
層15を介して照射した場合には、段階的に増加した。
即ち、図8に示す様に照射回数(レーザ照射領域に70
パルス照射することを1回として)とともに、初期値9
0KΩであったものが、nタイプPoly−Si層14
を介して照射した場合には○で示す様に約4KΩずつ低
下し、照射回数7回(照射領域の延長さは14μm)で
62KΩに、またpタイプPoly−Si層15を介し
て照射した場合には●で示す様に約8KΩずつ増加し、
照射回数7回(照射領域の延長さは14μm)で146
KΩ変化した。 【0015】このことから、図4に示したPoly−S
i抵抗体に対して、照射位置を選択することにより、初
期抵抗値に対して、増大・低減を任意に行うことができ
る。 【0016】次に、本発明による抵抗値を増加・低減可
能な抵抗体の別な実施例を図9に示す。 【0017】Al電極12と12′の間にはnタイプの
不純物がドープされたPoly−Si抵抗体27が形成
されている。nタイプPoly−Si抵抗体27は、複
数の抵抗体が並列にならんだ、いわゆる「はしご段」状
の形状をしており、抵抗体として一番距離の長い部分を
除いて、はしご段状の抵抗体の一部には高抵抗部30が
形成されている。この高抵抗部30はPoly−Si抵
抗体27より十分に大きな抵抗値を持つPoly−Si
(不純物がドープされていなくてもよい)である。一
方、図9における下半分のPoly−Si抵抗体27′
も同様にはしご段状の形状をしており、抵抗体として一
番距離の長い部分を除いて、はしご段状の抵抗体の上部
には、pタイプの不純物がドープされたPoly−Si
層31が島状に、SiO2層(図では省略)を介して形
成されている。この抵抗体の抵抗値は主として、高抵抗
部30を設けたはしご段部では一番距離が長い部分、p
タイプの不純物がドープされたPoly−Si層31を
有するはしご段部では、一番距離が短い部分のみで抵抗
体を形成していると考えることができる。(正確には、
はしご段状の抵抗体が並列に接続されており、それぞれ
の抵抗値の逆数の和の逆数として求められる。)ここ
で、まず高抵抗部30が設けられているはしご段部に対
して、高抵抗部30とその両端の抵抗体27に十分重な
る様にレーザを照射すると、抵抗体27,30の上に形
成されているPSG膜(図示せず)より、リンが高抵抗
部30に拡散し、高抵抗部30は十分に抵抗値が低下
し、短絡状態になる。即ち、抵抗体27の距離が一番長
い側の高抵抗部30から順にレーザを照射することによ
り、12と12′の間の抵抗値は段階的に低下する。 【0018】また、pタイプの不純物がドープされたP
oly−Si層31を有するはしご段部に対して、抵抗
体27の巾方向に十分重なる様にレーザを照射すると、
pタイプの不純物が拡散し、レーザ照射部の抵抗値が増
大する。Poly−Si層31の不純物濃度を、レーザ
照射後に抵抗体27の不純物濃度とつり合いがとれる程
度にしておくと、レーザ照射部は極めて高い抵抗値が得
られ、レーザ照射部は絶縁層に変化したと見なすことも
できる。即ち、抵抗体27の距離が一番短い側から順
に、pタイプの不純物がドープされたPoly−Si層
31とその下層の抵抗体27にレーザを照射することに
より、電極12と12′の間の抵抗値は、段階的に増加
する。以上のことより、レーザと照射する位置を選択す
ることにより、電極12と12′の間の抵抗値を任意
に、増加・低減させることができる。 【0019】次に本発明による抵抗値を増加・低減可能
な抵抗体の別な実施例を図10に示す。 【0020】Al電極12と12′の間にはnタイプの
不純物がドープされたPoly−Si抵抗体32が形成
されている。nタイプPoly−Si抵抗体32のう
ち、抵抗値調整部は矩形であり、電流が流れる経路と直
角方向に一定巾の高抵抗部33が一部分を除いて形成さ
れている。この高抵抗部33はPoly−Si抵抗体3
2より十分大きな抵抗値を持つPoly−Si(不純物
がドープされていなくても良い)である。また、高抵抗
部33から十分に離れた位置に、高抵抗部33と平行
に、抵抗体32の上層にpタイプの不純物がドープされ
たPoly−Si層34が島状に、SiO2層(図では
省略)を介して一部分を除いて形成されている。この抵
抗体の抵抗値は主として、高抵抗部33を除いた形状で
決まる。 【0021】ここで、まず高抵抗部33とその周囲の抵
抗体32に十分重なる様に、抵抗体32が残留している
側から、順次一定条件(例えば、抵抗体32に除去加工
を施すことができるパワー密度の1/3のパワー密度で
100パルス)でレーザを照射しながら、レーザ照射領
域を増加していくことにより、抵抗体32の上にSiO
2膜を介して形成されているPSG膜(図示せず)より
リンが高抵抗部33内に拡散し、高抵抗部が低抵抗化す
るため、Al電極12と12′の間の抵抗値は低下して
いく。 【0022】また、pタイプの不純物がドープされたP
oly−Si層34を有する部分に対して、抵抗体32
が残留している側と反対側から、上記した条件で順次、
レーザ照射領域を増加していくことにより、pタイプの
不純物が抵抗体32内に拡散し、レーザ照射部の抵抗値
が増加するため、Al電極12と12′の間の抵抗値は
増大する。以上のことより、レーザを照射する位置を選
択することにより、電極12,12′間の抵抗値を任意
に増加、低減させることができる。しかも、図9に示し
た抵抗体の場合には、抵抗値が段階的に変化したが、本
実施例の場合には、レーザ照射位置の移動ピッチを十分
細かくすることにより、ほぼ、連続的に抵抗値を変化さ
せることができる。 【0023】図9、図10に示した実施例では抵抗体2
7および32はnタイプのPoly−Si、nタイプ不
純物源はPSG,pタイプ不純物源はpタイプの不純物
をドープしたPoly−Si層を使用した場合を示した
が、本発明はこれに限定されるものではない。nタイプ
のPoly−Si抵抗体に対して、nタイプの不純物源
としてnタイプの不純物をドープしたSi層(Poly
−Siに限定されない)、あるいはnタイプの不純物と
なる金属膜を、またpタイプの不純物源としてBSG
膜、あるいはpタイプの不純物となる金属膜を、そして
抵抗体としてpタイプの不純物をドープしたPoly−
Siを使用しても全く同じ効果が得られることは明らか
である。 【0024】さらに、本実施例では不純源を抵抗体の上
層に形成したが、これに限定されるものではなく、例え
ば抵抗体の下層に(バリアとなるSiO2膜を介して)
形成してもよく、特に金属膜を不純物源として用いる場
合には適している。 【0025】また、本実施例では図5に示した光学系を
用いてレーザを照射する場合について説明してきたが、
これに限定されるものではなく、一般にレーザ加工に用
いられる光学系により、ガウス型の集光スポットを照射
しても同じ効果が得られる。 【0026】 【発明の効果】本発明によれば、上記した様に半導体集
積回路内の抵抗体の抵抗値を、パッシベーション膜にダ
メージを与えることなく任意に増大・低減することがで
きるので、高性能・高信頼性の半導体集積回路を高歩留
りに製造できる効果がある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to Po whose resistance value is controlled.
The present invention relates to a semiconductor integrated circuit having a ly-Si resistor and a manufacturing method thereof. 2. Description of the Related Art In recent years, semiconductor integrated circuits have been highly integrated and have high performance. Therefore, a method of adjusting the resistance value of the resistor formed in the semiconductor integrated circuit while measuring the entire characteristics after the completion of the semiconductor integrated circuit has come to be used. A laser is used to adjust the resistance value. This method is similar to the method generally used for adjusting a thick film or thin film resistor formed on a ceramic substrate. That is, as shown in FIG. 1, a resistor 3 formed of tantalum nitride, chromium silicon, nichrome, polysilicon, or the like, which is insulated by a SiO 2 film 2 or the like on a Si substrate 1, is irradiated with laser light 4 By removing a part of the resistor 3, the resistance value between the electrodes 5 and 5'at both ends of the resistor 3 is adjusted. Alternatively, as shown in FIG. 2, the resistor 3 is subjected to spot processing (processing trace 6), or, as shown in FIG.
A method of adjusting the resistance value between 5'has been used. However, in all of these methods, a part of the formed resistor is removed and adjustment is performed by increasing the resistance value from the initial value. When high, it was impossible to adjust it low. Further, since the resistance value is adjusted after the semiconductor integrated circuit is completed, the entire circuit is coated with a passivation film, and if a part of the resistor is removed, the passivation film is also removed, and the reliability is improved. From the viewpoint, it was necessary to coat the passivation film again. The object of the present invention is to eliminate the above-mentioned drawbacks of the prior art, to increase and decrease the resistance value, and to prevent the passivation film from being damaged, which is a semiconductor integrated circuit. It is to provide a resistor inside and a method of adjusting its resistance value. According to the present invention, polysilicon doped with impurities is used as a resistor, and impurities of the same type as the impurities doped in the polysilicon resistor are polysilicon-heated by laser heating. By diffusing into the resistor to reduce the resistance value, or by diffusing different types of impurities to increase the resistance value, the resistance value is reduced / increased and adjusted to the necessary (optimal) resistance value. It is a thing. The present invention will be described below with reference to the drawings. FIG.
FIG. 7 shows a resistor formed in the semiconductor integrated circuit according to the present invention. 4A is a plan view and FIG. 4B is a cross-sectional view thereof, a Poly-Si resistor 11 in which an n-type impurity is doped is formed on the Si substrate 1 through the SiO 2 film 2. Both ends thereof are connected to other elements (diodes, transistors, etc.) through Al wirings 12 and 12 '. An SiO 2 film 13 is formed on the Poly-Si resistor 11.
Poly-S doped with n-type impurities via
i layer 14 and Po doped with p-type impurities
The ly-Si layer 15 is formed in an island shape, and SiO 2 is formed thereon.
S as layer 16 and final passivation film 17
A film composed of an iO 2 layer, a Si 3 N 4 layer, or both is formed. Generally, the Poly-Si resistor 11 includes 500 to 500 doped with phosphorus as an n-type impurity.
A sheet resistance value of several tens of Ω / □ to several hundreds of K with a thickness of 0Å
Ω / □ is formed. The SiO 2 layer 13 has a film thickness of 5
00-3000Å, P doped with n-type impurities
The poly-Si layer 14 has a thickness of 500 to 5000 Å and Po
The Poly-Si layer 15 having an impurity concentration higher than that of the poly-Si resistor by one digit or more, and having a thickness of 500 to 5000 Å doped with p-type impurities has the same impurity concentration as the Poly-Si resistor 11. I have it. Also,
The SiO 2 layer 16 formed thereon has a thickness of 500 to 3
000Å, final passivation film 17 is 1000
The thickness is ~ 4000Å. Here, as a sample, the Poly-Si resistor 11 is phosphorus-doped Poly-Si and the film thickness is 3000 Å.
A sheet resistance value of 10 KΩ / □ formed with a width of 5 μm and a length of 45 μm was used. Poly-Si shown in FIG.
The resistor is irradiated with laser using the optical system shown in FIG. That is, the optical system shown in FIG. 5 uses the variable slit 2 capable of shaping the laser light 21 oscillated by the laser oscillator (not shown) into any size, and the resistor 11 and the Poly-Si layer formed thereon. The resistor 11 and the Poly-Si layer 1 formed on the resistor 11 which is formed in a rectangular shape that matches the irradiation shape of 14 or 15 and is placed at a position where the real image of the variable slit 22 is formed by the objective lens 23.
4 or 15 is transmitted through the insulating films 16 and 17 and is focused and irradiated at the reciprocal of the magnification of the objective lens 23. The insulating films 16 and 17 and the like are omitted in FIG. The laser oscillator uses an N 2 laser pumped Dye laser, and the laser light has a wavelength of 510 n.
m, and the pulse width is 6 ns in half width. Here, the Poly-Si resistor shown in FIG. 4 is doped with an n-type impurity on the poly-Si resistor.
P is separately provided via the ly-Si layer 14 and the Poly-Si layer 15 doped with p-type impurities.
A laser was applied to the 15 μm-long portion of the oli-Si resistor 11. The relationship between the laser irradiation pulse number and the resistance value at this time is shown in FIG. The resistance value, which was about 90 KΩ before laser irradiation, decreases with the number of irradiation pulses as shown by ◯ when the n layer 14 is irradiated, and becomes constant at 61 KΩ after about 50 pulses, and when irradiating the P layer 15, it becomes ●. As shown, it became constant at 150 KΩ in about 70 pulses. (In FIG. 6, the resistance value for every 10 pulses is plotted.) From this, when the laser irradiation position is selected and the laser irradiation is performed while measuring the resistance value, the time point when the predetermined resistance value is obtained. By stopping the irradiation at, the resistance value which was initially 90 KΩ was changed to 61
It will be possible to adjust to any resistance value between KΩ and 150 KΩ (although it varies stepwise rather than continuously due to pulse irradiation). The irradiation laser power density at this time is 1 to 2 pulses, and the Poly-Si resistor 11 (on the upper Po
It was set to 1/3 of the power density at which the removal processing can be performed on the ly-Si layer 14 or 15).
Even after 100 pulses of irradiation, no damage or trace was found on the passivation film 17. In the embodiments described above, the resistance value adjustment range is -32% to + 66% with respect to the initial value. This adjustment range covers the n-type and Poly-Si resistor 11 covered type. Pol doped with p-type impurities
Obviously, it can be changed by changing the areas of the y-Si layers 14 and 15. That is, by increasing the area of the n-type Poly-Si layer 14 on the Poly-Si resistor 11, the resistance value lowering range is expanded, and by increasing the area of the p-type Poly-Si layer 15, the resistance value is increased. It is clear that the range will be expanded. Further, in this embodiment, as the Poly-Si resistor 11, a Poly-Si resistor 11 doped with an n-type impurity is used.
-Si was used, but P doped with p-type impurities was used.
It is also possible to use oli-Si as a resistor. When an n-type Poly-Si resistor is used, the n-type Poly-Si layer 1 above it is used.
Form a PSG (phosphorus glass) layer instead of 4 or p
In the case of using a type-type Poly-Si resistor, a BSG (pollon glass) layer may be formed instead of the p-type Poly-Si layer 15 to arbitrarily increase and decrease the resistance value. Is clear. Further, in this embodiment, the N 2 laser pumped Dye laser is used as the laser beam 21, but the present invention is not limited to this, and the passivation film 1 is used.
It is obvious that any material that can heat Poly-Si at a wavelength that transmits 6, 17 is applicable regardless of continuous oscillation or pulse oscillation. Next, another embodiment will be described. As shown in FIG. 7, with respect to the Poly-Si resistor 11 shown in FIG. 4, the laser irradiation region 25 has a length of 2 μm, and the n-type Poly-Si layer 14 or p is formed under the laser irradiation conditions described above. 70 pulses are irradiated through the type Poly-Si layer 15 and then moved by 2 μm to make a laser irradiation region 25 ′.
The irradiation of 70 pulses was repeated. This allows
When the irradiation is performed through the n-type Poly-Si layer 14, the resistance value is gradually reduced, and the p-type Poly-Si layer is irradiated.
When irradiated through layer 15, there was a gradual increase.
That is, as shown in FIG.
With pulse irradiation once), with an initial value of 9
What was 0 KΩ is the n-type Poly-Si layer 14
When it is radiated via γ, it decreases by about 4 KΩ as indicated by ◯, and when it is radiated to 62 KΩ with 7 times of irradiation (extension of the irradiation region is 14 μm), and when it is radiated through the p-type Poly-Si layer As indicated by ●, increases by about 8 KΩ,
146 in 7 times of irradiation (extension of irradiation area is 14 μm)
KΩ changed. From this, the Poly-S shown in FIG.
By selecting the irradiation position for the i-resistor, it is possible to arbitrarily increase or decrease the initial resistance value. Next, FIG. 9 shows another embodiment of a resistor which can increase / decrease the resistance value according to the present invention. A Poly-Si resistor 27 doped with n-type impurities is formed between the Al electrodes 12 and 12 '. The n-type Poly-Si resistor 27 has a so-called "ladder step" shape in which a plurality of resistors are arranged in parallel, and is a ladder step resistor except for a portion having the longest distance as a resistor. A high resistance portion 30 is formed in a part of the area. The high resistance portion 30 is a Poly-Si having a resistance value sufficiently larger than that of the Poly-Si resistor 27.
(It does not need to be doped with impurities). On the other hand, the lower half Poly-Si resistor 27 'in FIG.
Also has a ladder-like shape, and except for a portion having the longest distance as a resistor, the upper part of the ladder-like resistor has a Poly-Si doped with a p-type impurity.
The layer 31 is formed in an island shape via a SiO 2 layer (not shown). The resistance value of this resistor is mainly p, which is the longest distance in the ladder step where the high resistance part 30 is provided.
In the ladder step portion having the Poly-Si layer 31 doped with the impurity of the type, it can be considered that the resistor is formed only in the portion having the shortest distance. (To be exact,
The ladder-shaped resistors are connected in parallel, and are calculated as the reciprocal of the sum of the reciprocals of the respective resistance values. ) Here, when the laser is irradiated so that the ladder portion where the high resistance portion 30 is provided is sufficiently overlapped with the high resistance portion 30 and the resistors 27 at both ends thereof, the ladder is formed on the resistors 27 and 30. Phosphorus is diffused into the high resistance portion 30 from the PSG film (not shown) formed, and the resistance value of the high resistance portion 30 is sufficiently reduced to be in a short circuit state. That is, by sequentially irradiating the laser from the high resistance portion 30 on the side where the distance of the resistor 27 is the longest, the resistance value between 12 and 12 'is reduced stepwise. In addition, P doped with p-type impurities
When the ladder step having the olly-Si layer 31 is irradiated with the laser so as to be sufficiently overlapped in the width direction of the resistor 27,
The p-type impurities diffuse and the resistance value of the laser irradiation portion increases. When the impurity concentration of the Poly-Si layer 31 is set to be in a balance with the impurity concentration of the resistor 27 after laser irradiation, an extremely high resistance value is obtained in the laser irradiation portion, and the laser irradiation portion is changed to an insulating layer. Can also be considered. That is, by irradiating the Poly-Si layer 31 doped with p-type impurities and the resistor 27 underneath the resistor 27 with a laser in order from the side with the shortest distance of the resistor 27, a gap between the electrodes 12 and 12 'is obtained. The resistance value of is gradually increased. From the above, by selecting the laser irradiation position, the resistance value between the electrodes 12 and 12 'can be arbitrarily increased / decreased. Next, FIG. 10 shows another embodiment of a resistor which can increase / decrease the resistance value according to the present invention. A Poly-Si resistor 32 doped with n-type impurities is formed between the Al electrodes 12 and 12 '. In the n-type Poly-Si resistor 32, the resistance value adjusting portion is rectangular, and a high resistance portion 33 having a constant width is formed in a direction perpendicular to the current flow path except for a part thereof. This high resistance portion 33 is a poly-Si resistor 3
Poly-Si (which may not be doped with impurities) has a resistance value sufficiently larger than 2. Further, at a position sufficiently distant from the high resistance portion 33, in parallel with the high resistance portion 33, the Poly-Si layer 34 in which the upper layer of the resistor 32 is doped with p-type impurities is formed in an island shape, and the SiO 2 layer ( (Not shown in the drawing), but is partially removed. The resistance value of this resistor is mainly determined by the shape excluding the high resistance portion 33. Here, first, from the side where the resistor 32 remains, the high resistance portion 33 and the resistor 32 around it are sequentially overlapped with each other under certain conditions (for example, the resistor 32 is subjected to removal processing). The laser irradiation area is increased while irradiating the laser with a power density of 1/3 of the power density capable of producing SiO 2 on the resistor 32.
Since phosphorus diffuses into the high resistance portion 33 from the PSG film (not shown) formed via the two films and the high resistance portion has a low resistance, the resistance value between the Al electrodes 12 and 12 'is It will decrease. Further, P doped with p-type impurities
The resistor 32 is provided for the portion having the olly-Si layer 34.
From the side where the remains, and under the above conditions,
By increasing the laser irradiation area, p-type impurities diffuse into the resistor 32 and the resistance value of the laser irradiation portion increases, so that the resistance value between the Al electrodes 12 and 12 'increases. From the above, by selecting the laser irradiation position, the resistance value between the electrodes 12 and 12 'can be arbitrarily increased or decreased. Moreover, in the case of the resistor shown in FIG. 9, the resistance value changed stepwise, but in the case of the present embodiment, by making the movement pitch of the laser irradiation position sufficiently fine, almost continuously. The resistance value can be changed. In the embodiment shown in FIGS. 9 and 10, the resistor 2 is used.
7 and 32 show the case where n-type Poly-Si, the n-type impurity source is PSG, and the p-type impurity source is a p-type impurity-doped Poly-Si layer, the present invention is not limited to this. Not something. For an n-type Poly-Si resistor, a Si layer (Poly) doped with an n-type impurity as an n-type impurity source.
(Not limited to -Si), or a metal film that becomes an n-type impurity, or BSG as a p-type impurity source.
A film or a metal film that becomes a p-type impurity, and a poly-type doped with a p-type impurity as a resistor.
It is clear that the same effect can be obtained by using Si. Further, in this embodiment, the impurity source is formed in the upper layer of the resistor, but the present invention is not limited to this. For example, in the lower layer of the resistor (via the SiO 2 film serving as a barrier).
It may be formed, and is particularly suitable when a metal film is used as an impurity source. In the present embodiment, the case of irradiating a laser using the optical system shown in FIG. 5 has been described.
The present invention is not limited to this, and the same effect can be obtained by irradiating a Gaussian focused spot with an optical system generally used for laser processing. As described above, according to the present invention, the resistance value of the resistor in the semiconductor integrated circuit can be arbitrarily increased / decreased without damaging the passivation film. There is an effect that a semiconductor integrated circuit having high performance and high reliability can be manufactured with high yield.

【図面の簡単な説明】 【図1】従来技術の抵抗値調整方法を説明する図であ
る。 【図2】従来技術の抵抗値調整方法を説明する図であ
る。 【図3】従来技術の抵抗値調整方法を説明する図であ
る。 【図4】本発明による抵抗体の構造を示す図である。 【図5】本発明の抵抗体の抵抗値調整に最適なレーザ光
学系の説明図である。 【図6】レーザ照射パルス数と抵抗値の変化を示す図で
ある。 【図7】レーザの照射方法を説明する図である。 【図8】レーザ照射回数と抵抗値の変化を示す図であ
る。 【図9】本発明の抵抗体の別な実施例を示す図である。 【図10】本発明の抵抗体の別な実施例を示す図であ
る。 【符号の説明】 1…Si基板、 2…SiO2膜、 3,11,27,32…抵抗体、 5,12…電極(パッド)、 13…SiO2膜、 14…nタイプ不純物がドープされたPoly−Si、 15,31…pタイプ不純物がドープされたPoly−
Si、 16,17…絶縁膜(パッシベーション膜)、 30,33…高抵抗部。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a conventional resistance value adjusting method. FIG. 2 is a diagram illustrating a conventional resistance value adjusting method. FIG. 3 is a diagram illustrating a conventional resistance value adjusting method. FIG. 4 is a diagram showing a structure of a resistor according to the present invention. FIG. 5 is an explanatory diagram of a laser optical system most suitable for adjusting the resistance value of the resistor according to the present invention. FIG. 6 is a diagram showing changes in the number of laser irradiation pulses and the resistance value. FIG. 7 is a diagram illustrating a laser irradiation method. FIG. 8 is a diagram showing changes in the number of laser irradiations and resistance values. FIG. 9 is a diagram showing another embodiment of the resistor of the present invention. FIG. 10 is a diagram showing another embodiment of the resistor of the present invention. [Description of Reference Signs] 1 ... Si substrate, 2 ... SiO 2 film, 3, 11, 27, 32 ... Resistor, 5, 12 ... Electrode (pad), 13 ... SiO 2 film, 14 ... N-type impurity doped Poly-Si, 15, 31 ... Poly-doped with p-type impurities
Si, 16, 17 ... Insulating film (passivation film), 30, 33 ... High resistance part.

フロントページの続き (72)発明者 川那部 隆夫 東京都小平市上水本町1450番地株式会社 日立製作所武蔵工場内 (72)発明者 井上 盛生 東京都小平市上水本町1450番地株式会社 日立製作所武蔵工場内 (56)参考文献 特開 昭60−9153(JP,A) 特公 平5−12862(JP,B2)Continued front page    (72) Inventor Takao Kawanabe               1450, Kamimizuhonmachi, Kodaira, Tokyo               Hitachi Musashi Factory (72) Inventor Morio Inoue               1450, Kamimizuhonmachi, Kodaira, Tokyo               Hitachi Musashi Factory                (56) References JP-A-60-9153 (JP, A)                 Japanese Patent Publication 5-12862 (JP, B2)

Claims (1)

(57)【特許請求の範囲】 1.電極パッド間を接続する導電性不純物を含む抵抗配
線膜上に、前記抵抗配線膜に含まれる前記導電性不純物
と同じ導電形の導電性不純物を前記抵抗配線膜より高い
濃度で含む膜と、前記導電性不純物と逆の導電形の導電
性不純物を前記抵抗配線膜より高い濃度で含む膜とのう
ち少なくとも一方を形成したことを特徴とする半導体集
積回路。 2.電極パッド間を接続する導電性不純物を含む抵抗配
線膜上に、前記抵抗配線膜に含まれる前記導電性不純物
と同じ導電形の導電性不純物を前記抵抗配線膜より高い
濃度で含む膜と、前記導電性不純物と逆の導電形の導電
性不純物を前記抵抗配線膜より高い濃度で含む膜とのう
ち少なくとも一方を形成した半導体集積回路の製造方法
であって、前記半導体集積回路は、前記抵抗配線膜が複
数の「はしご段」状の形状部が接続した構造を持ち、少
なくとも一つの「はしご段」状の形状部のはしご段部
うち、少なくとも一段を残してはしご段部の一部または
全体を高抵抗部に形成し、前記高抵抗部とその両端の抵
抗体部に重なる様に電気的絶縁層を介して抵抗体にドー
プされている不純物と同一導電形の不純物を含む層が形
成され、さらに少なくとも一つの他の「はしご段」状の
形状部は、はしご段部のうち少なくとも一段を残して、
はしご段部の一部分または全体を電気的絶縁層を介し
て、前記抵抗配線膜にドープされている不純物とは反対
導電形の不純物を含む層が形成された構造を持ち、前記
高抵抗部の形成されたはしご段部あるいは前記異なるタ
イプの不純物を含む層が形成されたはしご段部にレーザ
光を照射することにより、前記抵抗配線膜の抵抗値を任
意に増大又は低減できる様にしたことを特徴とする半導
体集積回路の製造方法。
(57) [Claims] 1. A film containing conductive impurities of the same conductivity type as the conductive impurities contained in the resistance wiring film at a higher concentration than the resistance wiring film, on the resistance wiring film containing conductive impurities connecting between the electrode pads; A semiconductor integrated circuit, wherein at least one of a film containing a conductive impurity having a conductivity type opposite to that of the conductive impurity in a concentration higher than that of the resistance wiring film is formed. 2. A film containing conductive impurities of the same conductivity type as the conductive impurities contained in the resistance wiring film at a higher concentration than the resistance wiring film, on the resistance wiring film containing conductive impurities connecting between the electrode pads; a conductive impurity opposite conductivity type conductive impurities a method of manufacturing a semiconductor integrated circuit formed at least one of the film containing a higher concentration than the resistance wiring layer, the semiconductor integrated circuit, the resistance wire The membrane has a structure in which multiple "ladder step" shaped portions are connected, and at least one of the ladder steps of at least one "ladder step" shaped portion is left with a high resistance part of all or part of the ladder steps. formed in the layer including the high-resistance portion between the impurity of the impurity of the same conductivity type which are doped to the resistor via the electrical insulating layer so as to overlap the resistor portion of both ends is formed, further reduced Also one of the other "Hashigodan" like
The shape part leaves at least one step of the ladder step part ,
A part or the whole of the ladder step is opposed to the impurity doped in the resistance wiring film through the electrically insulating layer.
The structure has a layer containing impurities of a conductivity type, by irradiating the ladder step where the high resistance portion is formed or the ladder step where the layer containing impurities of a different type is formed with laser light, A method of manufacturing a semiconductor integrated circuit, wherein a resistance value of a resistance wiring film can be arbitrarily increased or decreased.
JP4073666A 1992-03-30 1992-03-30 Semiconductor integrated circuit and manufacturing method thereof Expired - Lifetime JP2524049B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4073666A JP2524049B2 (en) 1992-03-30 1992-03-30 Semiconductor integrated circuit and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4073666A JP2524049B2 (en) 1992-03-30 1992-03-30 Semiconductor integrated circuit and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JPH05243499A JPH05243499A (en) 1993-09-21
JP2524049B2 true JP2524049B2 (en) 1996-08-14

Family

ID=13524806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4073666A Expired - Lifetime JP2524049B2 (en) 1992-03-30 1992-03-30 Semiconductor integrated circuit and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2524049B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329272B1 (en) 1999-06-14 2001-12-11 Technologies Ltrim Inc. Method and apparatus for iteratively, selectively tuning the impedance of integrated semiconductor devices using a focussed heating source
JP2002217379A (en) * 2001-01-23 2002-08-02 Sanken Electric Co Ltd Method of manufacturing semiconductor device
CA2533225C (en) 2006-01-19 2016-03-22 Technologies Ltrim Inc. A tunable semiconductor component provided with a current barrier

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0512862A (en) * 1991-06-29 1993-01-22 Toshiba Corp Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH05243499A (en) 1993-09-21

Similar Documents

Publication Publication Date Title
US4339285A (en) Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US6914245B2 (en) Infrared light detection array and method of producing the same
KR950013898B1 (en) Semiconductor device whose output characteristic can be adjusted by functional trimming
US5065221A (en) Trimming resistor element for microelectronic circuit
JPS609142A (en) Printed circuit board having excess link and method of producing same
US4803528A (en) Insulating film having electrically conducting portions
JPH01184942A (en) Trimming element and electrical short-circuit thereof
US6664500B2 (en) Laser-trimmable digital resistor
JP2524049B2 (en) Semiconductor integrated circuit and manufacturing method thereof
JP4245294B2 (en) Method and apparatus for tuning impedance of semiconductor integrated device
JP4946133B2 (en) Method for determining fuse element cutting procedure
US4943710A (en) Image sensor and manufacturing method for the same
US20020153165A1 (en) Electric circuit board including glass substrate and method and apparatus trimming thereof
US6344679B1 (en) Diode with alterable conductivity and method of making same
JP7025817B2 (en) Bipolar transistor manufacturing method
JPH0512862B2 (en)
JPH0426219B2 (en)
US7217986B2 (en) Method for modifying the impedance of semiconductor devices using a focused heating source
US6890802B2 (en) Method for modifying the impedance of semiconductor devices using a focused heating source
JP3198579B2 (en) Resistance adjustment method for semiconductor device
JPH0318335B2 (en)
JPS6259893B2 (en)
CA2436759C (en) Method for modifying the impedance of semiconductor devices using a focused heating source
JPH0521604A (en) Structure for fuse of semiconductor device
JPH0322062B2 (en)