JPS608900A - 音声シンセサイザ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は音声信号を人工的に発生する装置、特に音声シ
ンセサイザに関する。

人の音声の合成は、コンビーータ技術の訓練を受けてい
ない人が利用出来るマン／マシンインタフェースにおい
て、簡単な通信装置を開発するという、よシ一般的な問
題の特定の７面を与える。

従って、音声が人間の最も自然な通信手段であるとして
音声の使用に基づいて上記の問題を解決することは明ら
かに興味のある問題である。更に、人の音声を合成する
ことにより、現在それが不可能とされているサービス分
野や、フルタイムの；４−ベレーターを雇ったシ、電話
加入者の端末装置を高級なものにしたい、などの必要性
に由来する高いコストが問題となる様なサービス分野の
発展、拡張が可能となる。音声合成の結果を適用出来る
分野としては、例えば、データ・ぐンク情報の自動復元
サービスや、盲人用読取シサービス、電話サービスなど
が考えられる。後者の場合に限っても、その音声合成の
需要はおびただしく、例えば、発呼者が夕゛イヤルした
ディレクトリ番号が変更されていることを彼に知らせ、
コンビーータにそれを転送する呼出し傍受サービスや、
他の番号で相手を呼出したり、局が混雑している々とを
発呼者に知らせるサービスなどが考えられる・又り呼出
しのコストや時間を自動的に言葉で知らせるサービスな
ども考えられる。

応用が望まれる特定のものは多様な技術を必要とし、又
、複雑な人工音声合成システムを必要とする。合成され
るべきメツセージが磁気チー７０やディスクなどにアナ
ログ的に記録される最も簡単な場合を除いて、一般には
合成システムは、全体の文章に関係するデータを符号化
された形で記憶されたワードとして、又はそれ等の部分
として利用している。従って聴話者に適した形で信号を
再生するためにはデコーダ又はシンセサイザなどが必要
となる。

イタリア語の合成システムは／９７’？年３月ｌｊ日に
本譲渡人によって提出され、［多重チャネ音声シンセサ
イザシンセサイデ」と題するイタリア特許出願第１，７
！；ｌｌ−３−Ａ／７９に記載されている。高品質の合
成信号を与えるために、このシステムは音声発生過程を
模擬する数学モデルに基づく符号化技術を利用している
。

特に有用なモデルによると、音声を発する物理的システ
ム、すなわち人の声道は、励振関数発生装置及び可変断
面の剛性壁音響管の共振空胴からなる時間可変済波シス
テムによって具体化出来る。

励振は、音が有声音であるか、あるいはまだ、無声音で
あるかどうかに依存して、周期的または擬似ランダムの
ノｆルスのシーケンスであろう。

声道の種々の空胴間の反射係数を表わすフィルタ係数は
時間の連続関数であるが、十分時間が短かい間、例えば
１０ミリ秒のオーダでは、一定と考えることが出来る。

但し、その間に音の性質に大きな影響を与える変化が音
響管に作用することはないという条件のもととする。更
にフィルタは、音響強度を表わす可変利得を有するとす
る。

かくして、声道の形態が一定と考えられる時間区間中の
音声信号の完全な表示は、７組のパラメータによって与
えられ、該パラメータは、前記時間区間の継続期間と、
フィルタ係数と、励振の種類（有声、すなわち、周期的
が、無声、すなわち、擬似ランダムか）と、強度（フィ
ルタの利得）と、そして有声音の場合には、周期パルス
の周期（ピッチ）とによって与えられる。

これ等のパラメータは、選択されたモデルに従って人の
音声を解析することにょシ得られ、そして、コンピュー
タのメモリ、あるいは同様のものに記憶される。

上記の特許出願の場合は、声道の変化を最も有効に再現
するために、種々の係数群が可変間隔で合成フィルタに
供給される。フィルタ係数は有声音の振動周期の初めに
おいてのみ更新され、従って合成された音響の連続性は
良好である。

しかしながら、このシンセサイザの構成並びに成分要素
が不適切なためこのシンセサイザを単一の支持体すなわ
ちチップに集積化することは、例えそれが単一チャネル
の形で与えられたとしても困難である。これは無視でき
ない欠点である。すなわち、小形、低消費量、高信頼度
などの集積回路の通常の利点を持ち、且つ、上記の応用
分野で利用出来る集積回路としてこの種の装置を開発し
て行くことが望まれる。幾つかのこの種の装置を単一の
制御装置に接続することによって必要数のチャネルを有
する多重チャネル合成システムを組立てることが可能に
なシ、その場合は、制御装置の動作速度及びデータの受
信論理のみが制限を与える要素になる。

更に、電話への応用の場合には、ＰＣＭ方式の任意のチ
ャネルに呼出しを向けるためには他の方式によって確立
された時間に所与のメッセーノの合成が始まる必要があ
る。この場合は、問題のチャネルに割当てられた時間ス
ロット内で、合成された音声サンプルが得られるように
しなければならない。

又、電話への応用が問題となる場合は、アナログ出力の
他に逐次ディジタルを与えることが望まれる。次に、こ
の逐次ディジタル出力に対してざピッ）　ＰＣＭ対数圧
縮などの演算を施すことが可能でなければならない。

設計を確認する段階においては、又、試作集積回路の組
立てが終了した後は、個々の動作ゾ０ンクの誤動作を検
出するために設計された一連の試験手順実施が可能なこ
とが重要である。かかる手順は、又、要素検査の７部と
して次に続く生産段階においても必要となる。

この種の性能を得るだめには、適切なシステム体系、す
なわち試験中のブロックの入出力へのアクセスを許容す
るもの、及び必要な試験手順を実施出来る制御ユニット
を設ける必要がある。

本発明に従う音声シンセサイザは選択可能な標本化周波
数を有する直線予測コード（ＬＰＣ）を利用して高品質
の合成音声を与え得るものである。これはピッチ同期式
合成及び可変時間幅で更新される合成フィルタ係数とを
特徴とする。アナログ出力と標本値当り７２ビツトのデ
ィジタル出力が与えられる。メツセージ合成の開始は外
部から指令可能である。この装置は、市販マイクロプロ
セッサに直接結合することが出来、又、新しい・ぐラメ
ータのリクエストがある場合はマイクロプロセッサに割
込むか、読み取シを循環的に行って（ポーリング）・ぐ
ラメータを更新する必要性を評価する仕事をマイクｌ：
Ｉｆロセッサに任せることによって機能することが出来
る。

最後に、本シンセサイザはプログラム化されたディエン
ファシスの実行を可能にする。

本発明は特許請求の範囲第１項に記載の音声シンセサイ
ザを提供することを特に目的とする。

本発明の特徴は、例示のためのみである本発明の好まし
い実施例に関する以下の記載、および添付図面によシ、
更に明らかにされるであろう。

第１図はここに開示した方式の若干のシンセサイザ（こ
の場合は３つ）を利用した合成システムの一般的な構成
図である。該シンセサイザは、Ｓ／、Ｓ２及びｓ３で表
示される。

ＭＰはバス／を通して読出し専用メモリＲＭをアドレス
するマイクロプロセッサの制御装置である。

メモリＲＭば、マイクロプロセッサの動作と、音声盾号
符号化・ぐラメータ（全文章、分離ワード、ノフォン、
基本音対々どに対する符号を含む）、及び合成フィルタ
係数復号代表とを管理するプログラムを備えている。バ
スλのメモリＲＭからのデータは制御装置野に転送され
、該制御装置は前記のデータを必要な形式に整えた後、
要求しているシンセサイザに前記データを送る。

これ等のデータは個々のシンセサイザＳ／。

Ｓ２．Ｓ３に適したものと長さが異なるワード、従って
適合が必要であるワードとしてＲＭに記憶され得る。更
に、制御装置はＲＭに記憶された若干のデータに関する
数学的演算、特に声道の配置が静止していると考えられ
る周期の継続期間りに関する、又、強度Ｇ（フィルタ利
得）に関する、更に、有声音のピッチ周期Ｔに関する演
算を実施する。

従って、シフオン合成の場合には、発生した音声のイン
トネーションを改良する韻律法にかなった規則が守られ
る。

指令信号はバスλ乙を介して音声シンセサイザに向けら
れる。

第２図は３つの音声チャネルを有するシステムを形成す
るために接続された３つのシンセサイザＳ／、８２．及
びＳ３を示したものである。

各々の使用可能にされたシンセサイザは、動作中は新し
いパラメータに対するリクエストをリード線ｇに与え、
前記のリクエストはパスコを通して満足される。用いら
れる最初の、すなわち最も優先度の高いシンセサイザは
Ｓ／である。

この目的のため、Ｓ／は、固定論理レベルタを備えてい
る。Ｓ／が新しい・ぐラメータを必要としない時は、そ
れは□リード線乙を介してシンセサイザＳ２を使用可能
にする。同じように８２はリード線７を介してＳ３を使
用可能にする。

最後に、図はシンセサイザのアナログ出力３゜≠、及び
ｊを示しだもので、ここに該出力はそれぞれ低域フィル
タＰＢ３．　ＰＢ　２．及びＰＢ／に接続される。該フ
ィルタはトランスジー−サｈ３゜Ａ、２．及びＡ／へ導
く。

更に、シンセサイザＳ／には、 一音声信号がディジタル量として与えられるリード線２
にと、 手動スイッチにより課される論理レベルに従って音声合
成手順又は試験手順の選択を許容するリード線２０と、 一動作の実際の開始の指令を可能にするリード線／３と
、 一外部から確立された論理レベルに従って標本化手順の
選択を可能にするリード線／９と、−シンセサイザＳ／
が制御装置ＭＰに送られるべき新しいデータワードの受
入れ準備完了を表示する信号を許容するリード線３３と
、 −初期状態において若干のＳ／メモリ要素が手動でリセ
ットされることを可能にするリード線／≠とが示されて
いる。

第２図は上記のシンセサイザの７つの完全なブロック系
統図である。

継続期間の時間幅りに関する符号化パラメータはバス！
を介して外部制御装置ＭＰ（第１図）から受信される。

通常のデータブロックを第３図に示す。該プロワクはパ
スコで制御装置から並列に送られる２θ哨のｇビットワ
ードからなる。最も右手のビットは最下位であシ、最も
左手のものが最上位である。

表中の記号は次の様に定義されるニ ーＤ＝ブロックパラメータの組の有効区間の幅−Ｇ＝合
成フィルタ利得 −に／・・・Ｋ／２＝合成フィルタ係数−β＝ディエン
ファシス係数 −Ｔ＝有声有声音チッチ 周期＝予備ビット 下付きθ〜りは、以下に詳述するように、／。

ビットワードにおける個々のピットの重みを示したもの
である。

外部から選択された標本化周波数がＩ　ｋＨｚであるな
らば、Ｋ／／とに／２とは完全にゼロからなるが、周波
数が／　ＯｋＨｚの場合は、Ｋ／／及びに／２とは元の
音声信号の解析から得られた値からなる。

元の音声信号がプレエンファシス処理を受けてない場合
は、合成された信号もやはりディエンファシス処理を要
求しない。従ってディエンファシス係数βはゼロでなけ
ればならない・ 有声及び無声音はＴが取る値に基づいて区別される。特
に、無声音の場合にはＴはゼロに等しい。

第２図に戻ると、パスコのｇビットワードはシフトレジ
スタＳＲ／に並列に負荷される。

直列出力ＩＯは他のシフトレジスタＳＲ２にアクセスし
、該レジスタは他の直列入力及び１０ビット並列出力／
／を有する。

この出力はＭＥ２と匹３で示される２つのＦＩＦＯメモ
リ（先入れ先出し）に接続される。これ等のメモリは読
取シ、書込み動作を交互に行う。すなわち、パラメータ
ブロックは、例えば、ＭＥ２に書込まれ、一方先行する
書込み位相中にＭＥ３に書込まれた他のブロックは読出
され得る。読取シ及び書込み動作の変更、及びこれ等の
メモリの読取り指令は、以下に記載するようにカウンタ
ＣＤ及びＣＴにより確立実施される。

レジスタＳＲ／及びＳＲ２に対する負荷及びシフト信号
は、メモリ避２及び避３に対する負荷信号と共に、それ
ぞれ、結線３０及び３／を通して　シ有限状態オートマ
トンＦＰによシ供給される。有限　−状態オートマトン
ＦＰは、ゾログラムロジック配列　“からなシ、又、ブ
ロック■及び結線３２を介して外部制御装置から受けた
信号を解釈し、シンセサイザに転送されるべきｇビット
ワードのバス２における有無を表示する。更に、レジス
タＳＲ／及び　“ＳＲ２によシ実行されたシフトの数に
基づいて、前記のオートマトンは外部制御装置に結線３
３を通しての転送の可用性を知らせるか、又は、ＳＲ／
が　を完全に空になるまでバス２にワードを凍結する。

メモリＭＥ、２．及びＭＥ３の出力は単一バス／２で　
ルー緒になる。各々の読取シはシンセサイザ制御ユニッ
ト回路によシ供給される信号によって結線　１３弘を介
して指令される。　ズ カウンタＣＤ及びＣＴは予め確立された値から、特に継
続時間り及びピッチ周期Ｔを、ゼロまで計　−数するこ
とが出来る。計数周波数は選択された標　茅本化周波数
に等しい。計数終了時に、ＣＤはリード線３ｊに信号を
発生し、該信号はブロックＴＰに向　しすられ、次にリ
ード線３７及びブロック■を介して外部制御装置に送ら
れる。この信号は１−リード線了で新しいパラメータブ
ロックを要求したシ、 一メモＩＪ　ＭＥ　２及びＭＥ３のそれぞれに対して書
込み機能を読取多機能に交換したシ・ −バス／２を介してメモリＭＥ　２とＭＥ　３から取シ
出された、後続する・ぐラメータのブロックに関係する
値日を更新したシするだめ て用いられる。

計数後は、カウンタＣＴはリード線３７に信号を直に発
生する。

この信号はブロックＴＰに傅し、該ブロックは、先取シ
準備の終わったメモＩＪ（ＭＥ２又はＭＥ３）〉為ら動
作メモＩＪ　ＯＭへのフィルタ係数の転送と、バス／２
を介したレジスタＲＰへのピッチ周期の転送、父いは、
ＲＰに含まれる値による計数開始値Ｔの更斤をリード線
３ｇを介して指令する。

この２つの動作の１つが使用可能になるか否かよＣＤが
予めその計数を終了しているか否かによって決められる
。特に、Ｔが得られるノｅラメ−タブロックに関係する
ＣＤの計数が終了している場合は、転送が実行される。

そうでない場合は、ｃＴはレジスタＲＰに含まれる同一
値Ｔによって更新される。

これは、有声音、すなわちゼロ以外のＴ値を有する音響
が生成される場合に妥当である。有声音が生成されない
場合は、配線３りを介してブロックＩＲから到来するタ
イミング信号の入口がしゃ断されないとすると、カウン
タＣＴの計数は使用可能にされない。従って、メモリＭ
Ｅ　２又はＭＥ　３から動作メモリＯＭへのパラメータ
の転送はリード線３ｊにカウンタＣＤによって送出され
た計数終了信号によシ指令される。

上記の転送を制御するブロックＴＰはプログラム論理配
列に由来する有限状態オートマトンからなシ、該オート
マトンはアナログ出力信号を供給出来るＤ／Ａ変換器Ｄ
Ａの動作を可能、不可能にする信号を結線弘とに与える
もので、又、前記のブロックＴＰは直列出力λｊにおい
てディ・フタル音声信号を与える並列負荷シフトレジス
タＳＰも含む。

割込禁止はシンセサイザの開始段階中に発生し、又、Ｄ
Ａ変換器のみに対しては動作試験中に発生する。ＤＡ及
びＳＰはパス／２から入力信号を受ける。

もし生成された音響が有声の場合は、レジスタＲＰはマ
ルチルクサ柩を介して周期励振サン２゜ルを有する読出
し専用メモリをアドレスし、前記のサンプルはＴ個のパ
ルスのシーケンスからなり（Ｔ＝サンプルの数として表
わされるピッチ周期で、例えばＩ　ｋＨｚにおける値）
、該パルスは初めは正でヤ４Ｆ＝７に等しい振幅を有す
るが、残シの・ぐルスは負で／／ν４【ニアに等しい振
幅を有する。この様にして、音声周期Ｔ内に励振信号が
得られ、該信号は、平均値がゼロで単位のパワーを有す
る。

これ等の２つの特性の第１のものは連続する音響要素の
間で直流成の変動を除去することを可能にし１．一方第
２の特性は因子Ｇ（フィルタの利得）のみによって合成
音の強度を制御することを可能にするものである。これ
は音調の決定には有利である。

試験手順の場合には、メモリＲＶはカウンタＣＴによっ
てアドレスされ、その出力はマルチプレクサ厭を介して
ＲＶに転送される。

後者はリード線２ｏの信号によって指令され、その論理
レベルは、通常動作が試験動作かのいずれかを選択出来
る外部手動スイッチにょシ確立される。

音響が有声でない場合は、読出し専用メモリ囮によって
励振サンプルが与えられ、その場合、前記のメモリはカ
ウンタＣＵによってアドレスされる。

この場合の励振は＋／又は−／の擬似ランダムシーケン
スからなシ、その長さは周期性が顕著でないように、例
えば　２１０　、やルスで与えられる。この場合にも得
られた信号は単位の・ぐワーを与え、平均値はほぼゼロ
である。

ＲＵとＲＶの出力はパス／２に接続される。

ＲＩは／ワード（「割込み」ベクトル）を有するレジス
タであシ、外部制御装置がリード線ざを介してシンセサ
イザが「割込み」リクエストを行ったと判断した後に、
パス／２に配置される。１割込み」ワードは、シンセサ
イザ開始の間は外部制御装置によシバス２を介してＲＩ
に記憶される。

Ｒ８は状態レジスタであシ、これは任意時刻に制御装置
によって読取られる。Ｒ８はｇビットワードを有し、そ
の中の若干のビットはシンセサイザの試験段階中に用い
られ、又若干のビットは、再び外部から、変換器ＤＡ及
びレジスタｓｐの動作を可能にする信号の状態を観察す
るために用いられる。

他ノヒットは、装置がポーリングモードで動作すること
を可能にする。

ＬＳは、動作開始の最も適切な時刻を確立することが出
来る論理回路である。開始手順を完了した後は（若干の
後続回路及び負荷レジスタＲＩ並びにメモリ避２とＭＥ
　３をリセットすることからなる）、外部制御装置は、
パスコを介する音声シンセサイザ及び回路ＬＳが合成動
作を開始することを可能にする。これ等の動作は、例え
ば、！ｉ’　ｋＨｚ　ＰＣＭチャネル信号にょシ供給さ
れる外部割込可能信号がＩＪ　。

ド線／３を介して到達した時点から実際に開始される。

動作の開始を外部信号と同期させる必要がない場合は、
リード線／３は固定電圧に設定される。

ＬＲは、他のタスクの中で有限状態オートマトンの状態
レジスタをゼロに設定する。クリア指令はリード＋ｌ１
ｌｉｌｌりを介して外部から、又はパスコを介して制御
装置から与えられる。

ＢＴは外部制御装置から結線λ乙を介して到来する指令
信号に割込む論理回路である。これ等の指令信号には、
読取シ、書込み、装置選択、”及び「割込み」リクエス
ト受入れ信号が含まれる。

更に、■は既に記載したノ２ラメータのリクエストとシ
ンセサイザの使用可能信号をリード線ｇ及び乙に送出す
る。最後に、■はリード線りを介して使用可能にされ、
外部に「割込み」リクエストを送出する。

バス／２と２は試験手順の成る適切な時間に３状態バツ
フアＢＴを通して配置される。これは、試験手順中にメ
モリＲＵ及びＲＶによシ供給されるｇビットワードをパ
ス１で観察することを可能にする点で有用である。

加算、減算、及び乗算からなる音声信号合成動作は時分
割モードで行われ、これによって必要回路数が最小にな
る。

乗算動作は乗算器ＭＬ　３により実行される。ＭＩＪは
、レソスタＲＥ弘を介して、動作メモＩＪ　ＯＭに９己
憶された合成フ４）レタの利得、係数、及びｆ”イエン
ファシス係数に関するｉ４ラメータを受けるＯ又）ＭＬ
３は、レジスタＲＥ　３を介して、メモ１ノＲＵ又はＢ
ｖに含まれる（及び３状態双方向・％ツフブＢＢを介し
てパス／りに転送される）励振サンプルと、先行する標
本化周期中に計算され、且つメモリＭＯに記憶された状
態変数と、レジスタ葦に言己憶される進行中の標本化周
期に対する状態変数とを受ける。

乗算器ＭＬ３の出力におけるサンプル 算回路に転送され、ここで前記のサンプルは、メモリ即
又はレジスタＹかもの、レジスタＲＡに含まれるサンプ
ルに、又はそれから加算、又は減算される。

ＳＳの出力はレジスタＳＧに記憶され、又ノくスＬに送
られ、そこから、 ーメモリＭＤ又はレジスタＹＮに、 合成音声信号のサングルに関する計算後・４ツフアＢＢ
を介してバス／２に転送される。

次に、変換器ＤＡ又はレジスタＳＰへの転送が実行され
る。ブロックＭＬ　３　、　ＲＥ　３　、　ＲＦＪ≠，
　ＳＳ　。

ＲＡ，及びＳＧは合成フィルタを構成する。

上記の回路の制御信号を生成するために用いられる回路
をここに記載する。上記の信号はディジタル量として読
出し専用メモリ爪に記憶される。

麗は、種々の回路の音声合成動作（通常動作）の実行を
許容する回路を含むセクションと、主要回路に対する種
々の試験手順が実行されることを許容する信号を含むセ
クションとを含む。

上記のメモリは結線／乙を介してリセット表レジスタＩ
Ｒに接続され、クロ、クサイクルの間は各種回路に送ら
れる個々の信号を記憶することが出来る。これ等の信号
は個々のリード線によ）種々のセルの出力に取出される
。

票に含まれる各ワード（マイクロ命令）のアドレスはプ
リセット可能、又はリセット可能カウンタＰＣにより結
線／７に供給される。このカウンタの増分は≠０９６ｋ
Ｈｚの周波数で動作するクロックによシ指令され、又、
ゼロから、又はフ０リセット値から開始される。後者の
値は、所定回数反復されなければならない７組のマイク
ロ命令が始まるアドレスを表わす。

これ等の初期アドレスは読出し専用メモリに含まれ、該
メモリは前記のアドレスを結線／ｆを介してＰＣに供給
する。７組のマイクロ命令の反復回数は他の読出し専用
メモリＬＱに記憶される。この反復回数は双方向マルチ
プレクサ別の入力２／に与えられ、該マルチプレクサは
試験手順中は外部制御装置によシ送られる類似の反復回
数をパスコに接続された他の入力から受ける。

λつの入力間の選択は外部からアクセス出来るリード線
２０に存在する信号に基づいて実行される。この信号に
よシ、装置は正常動作、又は試験手順のためにプリセッ
トされ得る。

結線．２２に接続されたマルチブレフサ期の出力はプリ
セット可能カウンタＬＣをアクセスする。該ＬＣはブロ
ックＣＰによってリード線４／−／を介して送られるパ
ルス列を計数する。計数終了時にＬＣによってリード線
ｔ２に与えられる信号は、所与のマイクロ命令ブロック
がそれ以上反復されるべきではないことを示している。

従って、ブロックｃｐはリード線≠３を介してカラ／り
ｐｃの割込みを禁止し、かくして結線／どに存在する反
復されるべきマイクロ命令のブロックの初期アドレスの
負荷が禁止される。

ＬＱに含まれるワードはリード線１５７の信号によって
、及びカウンタＥＣの内容によってアドレスされる。こ
のリード線は合成されるべき音声信号の標本化周波数（
ど又は／　ＯｋＨｚ　）を外部から選択するために用い
られる。このリード線の論理レベルに依存して、メモＩ
Ｊ　ＬＱの高いセクション又は低いセクションがアドレ
スされる。従って所与のマイクロ命令群の反復回数は標
本化周波数によって変えることが出来る。

ＥＣはプリセット可能及びリセット可能の！ビットカウ
ンタで、その増分は、正常動作段階の場合に限ってブロ
ックＣＰによってリード線４７−１ｉＬを介して決定さ
れる。試験手順の場合には、ＥＣは外部制御装置により
送られる２ビツトを介してパスコから負荷され、入力で
セットされた値をそのまま出力する。この固定された構
成はリセット可能！ビットレジスタＲＦ、の出力と組合
わされ、アドレスメモリＥＰに送られる。

正常動作中は、ＲＥの出力は全てゼロの構成に固定され
るが、音声ンンセサイザ試験手順中はＲＥ及びＥＣが他
のλつのバスの２ビツトによって同時に負荷される。こ
の様にして外部制御装置は特定の試験マイクロ命令群を
選択することが出来、又、該命令群の反復回数を決定す
る。

ｃｐはプログラム論理配列を用いた有限状態オートマト
ンをセットアツプする。ＣＰは、音声シンセサイデ制御
回路動作のだめの信号を生成し、又、論理回路ＬＳが動
作用の実際の開始信号をリード線ｔｔＳに発生するまで
は、リード線≠乙を介してレジスタＩＲの設定をゼロに
維持する。

更に、正常動作中は、ＣＰはリード線≠７を介してカウ
ンタＥＣとレジスタＲＥとをクリアし、又、リード線３
ｇを介してカウンタＬＣの負荷を可能にする〇 一方、試験手順中は、カウンタＰＣはリード線グ３を介
して負荷される◇ ＬＳが実際の合成動作開始信号を送出すると１カウンタ
ｐｃは、先行するマイクロ命令群が反復されなければな
らないことを表わすマイクロ命令生成信号がリード線μ
ｇに出現するまでは、クロック周波数で逐次増分される
。この時点で、カウンタＬＣが反復回数の計数を終了し
ていない場合は、ＣＰは、カウンタＰＣが反復されるべ
きブロックの最初の命令のアドレスで負荷されることを
可能にし、そして、ＬＣの内容が／単位だけ減分される
。この代シに、カウンタＬＣが反復回数の計数を終了し
く全てゼロの出力構成）、且つ装置が試験手順のために
プリセットされている場合は、ＣＰは、カウンタＥＣと
レジスタＲＥとをクリアする信号と、試験手順が完了し
たことを示す、リード線≠７と、ブロック■、及びリー
ド線ｇを介し外部制御装置に同けられる信号とを発生す
る。

カウンタＬＣは計数を終了しているが、装置は正常動作
のためにプリセットされている場合は、ＣＰはリード線
≠≠を介してカウンタＥＣ増分信号を発生する。

カウンタＬＣは逐次負荷され、そして、カウンタＥＣが
計数を終了していない場合は、カウンタｐｃは、以前の
マイクロ命令の所与のブロックが反復されるべきことを
示すマイクロ命令がリード線≠ｇのＩＲ出力に現われる
までは逐次増分され続ける。

この時点で、以前に記載した動作が続行される。

これに反して、カウンタＥＣが計数を終了しく全てゼロ
の出力構成）、従って合成音声サンプルが計算されてい
る場合は、カウンタＰＣがリード線４ｔ７を介してクリ
アされ、かくして後続するサンプル合成動作がゼロから
再開される。最後に、論理回路ＬＳが実際の動作開始信
号の発生を保留する時、そして、外部制御装置の指令に
基づいて（例えば、全音声メツセージの合成が終了して
いるために）、有限状態オートマトンＣＰは、レジスタ
ＩＲのためのクリア信号をリード線を乙に発生し、且つ
、同一のメツセージ、又は他のメツセージに対する次の
実際の合成動作開始信号を待機する。

音声シンセサイザは主要動作ブロックの若干のものの動
作試験が可能な構造を有する。

特に、制御信号の生成に用いられる回路の若干のものに
関する試験、及びＦＰ　、　ＴＰ及びｃｐなどの有限状
態オートマトンを構成する論理配列に関する試験が実行
される。

有限状態オートマトンは組合わせ回路網からなシ、幾つ
かの出力は入力に再び送られ、クロックサイクルによシ
遅延される。この遅延時間はクロック信号に応じて負荷
されるレジスタによシ生成される。

有限状態オートマトンＦＰ　、　ＴＰ及びＣＰのレジス
タは逐次負荷されることが出来、直列出力を特徴とする
。試験中は、３個のレジスタをリード線ｊ／及びｊノを
介してカスケードに接続すると有用であり、その場合、
これらのレジスタのチェインの入力及び出力はリード線
夕Ｏ及びｊ３を介してパスコの２本の異なるリード線に
接続され不。

実際には、この試験段階は外部からの適切な信号を通し
て識別され、ここで該信号はデータ信号のだめの直列入
力及び出力として、又、指令信号のだめの直列入力とし
て共にパスコのリード線の使用を可能にするものである
。

この様にして、外部から３個のレジスタに適切な２進構
成を導入することが可能である。

この試験手順中に外部から適切に制御されるクロック信
号は、組合わせ回路網によって計算された将来の状態ワ
ードが該ワードのそれぞれのレジスタに負荷されること
を保証する。

引き続いて、リード線ｊ３のレジスタチェインの内容が
直列出力で観察され、計算された将来の状態ワードが正
しいかがチェックされる。

更に、そしてこの試験段階中はなお、カウンタＰＣはリ
ード線ｊ弘に接続されたパスコのリード線を用いて既知
の２進構成で外部から逐次負荷され得る。この様にして
メモリｍに書込まれたλ進ワードのいずれか１つをアド
レスすることが出来、このアドレスされたワードは次に
レジスタエＲに負荷される。このレジスタはその内容を
直列出力に力え、該出力はパスコの他のリード線にリー
ド線夕ｊを介して接続される。

引き続くこの種の動作は、メモリ１制に含まれる全ての
試験及び合成マイクロプログラムの観察を可能にし、従
ってそれらのマイクロプログラムが正しいか否かの決定
を可能にすることが出来る。

メモＩＪＥＰの内容を観察し、且つそれ等の内容が正し
いか否かをチェックするために、既に記載したようにア
ドレス指定が実行される。

結線／どの出力における２進ワードは引き続きカウンタ
ＰＣに負荷される。後者はリード線ｊ乙を介してレジス
タＩＲの直列入力に接続された直列出力を特徴とし、こ
れを通してＥＰから受信された！進ワードが転送される
。

レジスタＩＲを通しての伝搬時間に対応する遅延の後、
このワードはリード線！夕を介してパス−〇前記のリー
ド線の７つに接続された直列出力で使用可能にされる。

最後に、カウンタＰＣ及びレジスタＩＲが逐次接続され
るとして、ＰＣの直列入力を通して適切な２進構成を導
入し、且つレジスタＩＲにこの構成を転送することが可
能になり、ここに、該構成は正常のマイクロ命令として
使用可能である。これはモーメントの要件によシ指示さ
れる指令の実行を可能にする。

これまでに、他の動作ブロックを制御する信号を生成す
る回路の機能性がチェックされている。

この後、他のブロックがチェックされる。特に、２つの
メモリＭＥ２とＭＥ　３　、メモリＯＭと凧、乗算器Ｍ
Ｌ　３　、、加算及び減算回路ｓｓ１及びメモリＲＶと
ＲＵなどに関する試験が実施される。

これは廟に含まれる試験マイクロプログラムによって可
能にされる。

これ等のマイクロプログラムの実行はリード線２０に外
部から加えられる適切な論理レベルにょシ上記のように
制御される。

メモＩ）　ＭＥ　ｊと避３の何等かの誤動作を検出する
ために、外部制御装置はメモリに適切な！進構成を負荷
し、次にシフトレジスタＳＰの出力でこの構成を観察し
、■に含まれる関連する試験マイクロプログラム・と選
択する。後者はリード線３４ｔを介してＭＥ２と廊３に
読み取られた信号とレジスタＳＰのシフト信号を供給す
る。

これ等のメモリの正しい動作を決定した後、外部制御装
置はこれ等のメモリにパス／２を介してメモリＯＭに、
又、バッファＢＢとパス／ｊを介してメモリＭＯに転送
される適切なλ進構成を再負荷する。次に関連するマイ
クロプログラムは最初のものが、次に他のものが読取ら
れることを惹起する。関連する内容がなおレジスタＳＰ
の出力で使用可能にされる。

乗算器ＭＬ３と回路ＳＳを試験するために、マイクロプ
ログラムはメモリ避２から、又はメモリＭＥ　３からレ
ジスタＲＥｊ、ＲＥ１１．．及びＲＡを負荷する。

次に、マイクロプログラムはＲＥ　３とＲＥ　４ｔの内
容が乗算されることを惹起する。この結果は次にレジス
タＲＡの内容に加算されるか、それから減算され、そし
てレジスタＳＧに記憶される。最後の結果はバッファＢ
ＢとレジスタＳＰを介して外部に転送される。

最後に、外部制御装置を通るものを最初に選択する読出
し専用メモＩＪ　ＲＵとＲＶの試験が可能である。次に
、関連するマイクロプログラムは関連するアドレス指定
カウンタＣＵ又はＣＴを増分し、これによって該カウン
タが完全に走査されることを可能にする。前記の内容は
次にパス／２とバッファＢＴとを介してパスλに配置さ
れる。

【図面の簡単な説明】

第１図は相互に接続された幾つかの音声シンセサイザの
概略図であシ、 第２図は音声シンセサイザのズロック系統図であシ、 第３図は符号化パラメータのブロックを示す表である。 Ｓ／　、Ｓｊ　、８３・・・シンセサイザ、ＲＭ　、　
ＲＵ　。 ＬＱ・・・読出し専用メモリ、ＭＰ・・・マイクロプロ
セッサ制御装置、／　、２．２乙、　／２　、　／！・
・・パス、乙、７．ｌｒ、２３；、２０．／３．７？、
３３゜／ＩＡ、３３；、３７，３１１　≠／　、≠２　
、≠３　。 ≠弘、≠タ、≠乙、≠７　ｔ　４’♂、≠り、ｊＯ２！
／、！；２，３３，３≠、ｊ夕・・・リード線、３゜≠
、ｊ・・・シンセサイザのアナログ出力、　ＰＢ　／　
。 ＰＢ　２　、　ＰＢ　３・・・低域フィルタ、ｐ、／、
Ａ２ｚｈ３・・・トランスジューサ、ＳＲ／　、ＳＲ−
２、ＲＰ　ｔ　ＳＰ　ｔＲＩ　、　Ｒ８、ＲＥ≠、　Ｒ
Ｅ　３　、　ＹＮ　、　Ｙ　、　ＲＡ　、　ＳＧ　。 ＩＲ、ＲＥ　・レジスタ、ＭＥ　、２　、　ＭＥ’　３
．　ＯＭ　、　ＲＶ　。 ＭＯ、ＭＤ　、　ＬＱ　、　ＥＰ　、　ＭＭ・・・メモ
リ、ＣＤ　、　ＣＴ　ｙＣＵ　、　ＰＣ、ＬＣ、ＥＣ・
・・カウンタ、／乙、／７゜７ｇ、２２，３０，３／、
３２．’３３，３弘。 ３り、ψ♂・・・結線、ＦＰ・・・有限状態オートマト
ン、ＩＩ　、　ＴＰ　ｔ　ＩＲ、ＭＬ　３　、　ＲＥ　
３　、ＲＥ　４ｔ、　ＳＳ　、　ＲＡ。 ＳＧ　、　ＣＰ・・・ブロック、ＤＡ・・・Ｄ／Ａ変換
器、乃い・・マルチブレフサ、ＭＬ３．ＭＴＪ・・・乗
算器、ＢＢ・・・バッファ、１０．／／、２夕・・・出
力、２／・・・入力、ＳＳ・・・加算、減算回路。 代理人の氏名　川原１）−穂

Claims (1)

1. 【特許請求の範囲】 （１）　合成フィルタ（ＲＥ３．ＲＥグ、　ＭＬ　３　
   、　ＲＡ。 ＳＳ　、　ＳＧ　）からなシ、声道を模擬し、且つ周期
   的又はランダムな励振波形を有するサンプルを処理して
   音声サンプルを発生し、前記励振波形は声道の配置が有
   声音に対応するか又は無声音に対応するかに従って２台
   の発生装置（ＲＶ　、　ＲＵ　）の７つによって供給さ
   れ、前記の処理は外部制御装置（ＭＰ）によシ供給され
   る符号化・ぐラメータに基づいて実施され、且つ適当な
   記憶回路（ＭＥ、　２　、　ＭＥ　３　）に記憶され、
   前記の・ぐラメータは、フィルタ係数と、各々の有効区
   間の幅と、音声が有声か無声かに関する情報と、周期的
   励振のピッチ周期、及び合成されるべき音声の強度とを
   有してなる音声シンセサイザにおいて、該シンセサイザ
   は、更に、前記外部制御装置の指令に基づいて適当な試
   験手順を実施する回路から４９、又特に、 −前記の符号化パラメータ及び適切なディエンファシス
   係数と、セットされた試験手順のだめの選択及び反復信
   号と、適切々２進試験構成とを受信し、且つ、適切な信
   号が区間回路の間で交換される第１のパス（２）と、 メモリ回路（ＭＥ２．Ｍｇ５）に記憶された符号化パラ
   メータのブロックと読出し専用メモリ（ＲＵ　、　ＲＶ
   　）に記憶された周期的及びランダムな励振波形のサン
   プルが動作メモ！Ｊ（ＯＭ）、、従って前記合成フィル
   タに送られ、且つ、合成フィルタによシ供給される合成
   された音声サンプルが出力回路（ＤＡ、ＳＰ）に導かれ
   、有効区間の時間幅に一致する計数開始値が第１の時間
   幅カウンタ（ＣＤ　）に導かれ、そしてメモリ回路（Ｍ
   Ｅ２゜厖３）の出力におけるピッチ周期値が第１のレジ
   スタ（ＲＰ　）に導かれてなる第２のパス（／２）と、 第２バス（／、２）を第１バス（２）に接続することが
   出来、これにょシ試験手順中に前記の読出し専用メモ！
   ｊ（ＲＵ、ＲＶ）を外部に転送する第１の３状態バッフ
   ァ回路（ＢＴ　）と、幾つかの合成フィルタの入力レジ
   スタ（ＲＥ３゜Ｒ八）が先行する標本化期間の間に計算
   された状態変数を記憶するメモリ装置（ＭＯ）に、又は
   進行中の標本化周期のための状態変数を記憶する第２レ
   ノスタ（ＹＮ　）に接続され、且つ、合成フィルタ出力
   レジスタ（ＳＣ）が、前記のメモリ装置６と、前記の第
   ２レジスタか又は第２の双方向性３状態バツフア回路（
   ＢＢ　）のいずれかに接続される第３のバス（１５）と
   、 前記の第２バスを前記の第３パスに接続し、これによシ
   、合成フィルタによって供給される合成された音声サン
   フ０ルを前記の出力回路（ＤＡ。 ｓｐ）に転送することが出来る第２の３状態バツフア回
   路（ＢＢ　）と、 音声合成に供するマイクロプログラムと、試験手順に供
   するマイクロプログラムとを装えるマイクロプログラム
   メモリ（ＭＭ）と、マイクロプログラムメモリの出力に
   接続された並列入力と、第１のアドレスカウンタの直列
   出力に接続された直列入力と、有限状態オートマトン（
   ｃｐ）の出力に接続されたクリア入力とを有し、且つ、
   第１バス（，２）のリード線の７つに接続された直列出
   力と、指令転送用の個々のリード線を介してシンセサイ
   ザの主要ブロックに接続されたレジスタを構成するセル
   の出力とを有するマイクロ命令レジスタ（ＩＲ）ト、初
   期アドレスメモ！Ｊ（Ｅｐ）の出力に接続された計数開
   始ソー１゛並列入力と、前記第１の多重双方向パス（）
   ）のソー１゛線の７つに接続された直列入力と、前記の
   有限状態オートマトン（ｃｐ）に接続された使用可能入
   力とを有し、且つ、前記のマイクロ７０ログラムメモリ
   のアドレス入力に接続された並列出力と前記のマイクロ
   命令レジスタに接続された直列出力とを有する前記のマ
   イクロプログラムメモリ（ＭＭ　）に供される第１のア
   ドレスカウンタ（ｐｃ　）と、 第１カウンタの計数段階中にアドレスを発し、それによ
   構成る命令ブロックが反復される初期アドレスメモリ（
   ＥＰ）と、 第７バスに接続されたデータ入力と前記有限状態オート
   マトン（ｃｐ　）に接続されたクリア入力とを有し、且
   つ、前記の初期アドレスメモリ（ｇｐ　）のアドレス入
   力に接続された出力とを有し、これによシ適切なアドレ
   スを供給して試験手順と音声合成に供するリセット可能
   レジスタ（ＲＥ）と、 第１のバス（２）に接続された計数開始ワード並列入力
   と前記の有限状態オートマトン（ｃｐ　）に接続された
   計数増分入力とを有し、且つ、一連の反復メモリ（ＬＱ
   　）と前記の初期アドレスメモＩＪ（ＥＰ）との両者に
   接続された出力を有し、これにより音声の合成段階中に
   前記の反復されるべきマイクロ命令ブロックの初期アド
   レスと試験手順実行用プログラムの初期アドレスとを供
   給する前記の反復回数メモリのための第２のアドレスカ
   ウンタ（ＥＣ）と、 前記の第！アドレスカウンタ（ｇｃ）の出力と外部から
   アクセス可能な第１のリード線（／り）とに接続された
   アドレス入力を有し、合成されるべき音声信号の標本化
   周波数が２つの予め設定された値から選択可能であるマ
   イクロプログラムメモリ（ＭＭ）に記憶された所与の命
   令ブロックの反復回数メモリ（ＬＱ　）と、 反復回数メモＩＪ（ＬＱ）の出力に接続された入力と第
   １のパス（，２）に接続された他の入力とを有し、且つ
   、外部からアクセス可能の第２のリード線Ｃ，２０）に
   接続された指令入力を有し、シンセサイザが試験手順モ
   ード、又は正常の音声合成動作状態になる第１の双方向
   マルチプレクサ（ＭＴＪ）と、 有限状態オートマトン（ｃｐ）によシ供給される周期信
   号の秒読みを実施出来、該秒読みは試験手順中の第１パ
   ス（，２）の第１のマルチプレクサ（ＭＵ）によシ供給
   される反復番号から、又は音声合成中の反復回数メモ！
   Ｊ（ＬＱ）によシ供給される反復番号から開始され、又
   、計数終了信号を前記の有限状態オートマトン（ｃｐ　
   ）に供給出来る反復回数カウンタ（ＬＣ）と、 第１の論理回路（ＬＳ）の出力における信号に基づいて
   音声合成動作と試験手順とに供される指令信号を発する
   ことが出来、前記第１の論理回路（ＬＳ）は反復回数カ
   ウンタ（ＬＣ）と、第２の有限状態オートマトン（ＴＰ
   ）と、前記のマイクロ命令レジスタとに関する動作の実
   際の始動のだめに動作してなる第１の有限状態オートマ
   トンと よシなることを特徴とする音声シンセサイザ・（２）前
   記第１の論理回路（ＬＳ　）が実際の動作開始信号を発
   生する時間までは、前記の有限状態オートマトン をゼロ状態にセットし続け、又、正常動作の場合には第
   ２アドレスカウンタ（ＥＣ）とリセット可能レジスタ（
   　ＲＥ　）とをクリアし、そして更に反復回数カウンタ
   （ＬＣ）を負荷し、一方、試験手順の場合には、前記の
   有限状態オートマトン（ｃｐ）は第１アドレスカウンタ
   （　ｐｃ　）を負荷し、その後に、そして実際の合成動
   作開始信号の後に、第１のアドレスカウンタは先行する
   マイクロ命令のブロックが反復されるべきであることを
   表示するマイクロ命令が生ずるまでは逐次増分され、そ
   して、反復回数カウンタが計数を終了していない場合は
   、有限状態オートマトンは第１アドレスカウンタが反復
   されるべきブロックの第１命令のアドレスによシ負荷さ
   れることを惹起し、反復回数カウンタの内容が／単位だ
   け減じられ、一方前記のカウンタが計数を終了しておシ
   、シンセサイザが試験手順のためにセットされる場合は
   、有限状態オートマトンは第２のアドレスカウンタ（　
   ＥＣ　）とリセット可能レジスタ（　ＲＥ　）とをクリ
   アし、且つ試験手順が外部制御装置（Ｍｐ）に対して終
   了していることを示す信号を送出し、そしてもし、シン
   セサイザが正常動作のだめにセットされると、有限状態
   オートマトンは第！のアドレスカウンタ増分信号を発生
   し、且つ、反復回数カウンタ（ＬＣ）が負荷されること
   を惹起し、そして、第２アドレスカウンタが計数を終了
   していない場合は、所与のマイクロ命令のブロックが反
   復されるべきことを示すマイクロ命令が出現するまでは
   第１アドレスカウンタが逐次増分されることを惹起し、
   先行する動作シーケンスを再開させ、そして第！カウン
   タ（ＥＣ）が代わシにオートマトン計数を有する場合は
   、有限状態オートマトンは第１アドレスカウンタをクリ
   アして次のサンプルのだめの音声合成動作を再開させ、
   且つ実際の動作開始信号が外部制御装置（ＭＰ）の指令
   に基づいて前記の第１論理回路（ＬＳ）によシ割シ込ま
   れる時はマイクロ命令レジスタ（ＩＲ）用のリセット信
   号を発生し、且つ待機モードに移ってなることを特徴と
   する特許請求の範囲第７項に記載の音声シンセサイザ。 （３）試験手順の場合には、周期的励振波形のサンプル
   を記憶する前記読出し専用メモリの７つ（　ＲＶ　）は
   前記の外部的にアクセス可能な第！のりード線（２０）
   を通して指令される第２のマルチプレクサ（ＭＸ）を介
   して第３アドレスカウンタ（ＣＴ）によシアドレスされ
   、且つ、その内容が第２バス（／２）と第１の３状態バ
   ッファ回路（　ＢＴ　）を介して第１バス（、りに与え
   られることを特徴とする特許請求の範囲第１項又は２項
   に記載の音声シンセサイザ。 （４）前記の出力回路（　ＤＡ　、　Ｓｐ　）はシフト
   レジスタ（ｓｐ）を備え、該レジスタは合成された音声
   信号に対応するディジタル信号を前記の第２バス（／２
   ）によシ並列に負荷されることが出来、且つこの信号を
   出力において直列の形で供給することが出来ることを特
   徴とする特許請求の範囲第１項々いし第３項のいずれか
   ７項に記載の音声シンセサイザ。 （５）直列に負荷可能であシ、且つ直列に読出し可能な
   前記の第１有限状態オートマトン（　ｃｐ　）と、第２
   有限状態オートマトン（　ＴＰ　）と第３有限状態オー
   トマトン（　ＦＰ　）との出力レジスタはカスケードに
   接続され、適切な！進構成によシ負荷され、且つ、試験
   手順中に外部制御装置（ＭＰ）からの指令に基づいて第
   １バス（、２）を介して読出されることを特徴とする特
   許請求の範囲第１項々いし第≠項のいずれか７項に記載
   の音声シンセサイザ。 （６）前記第１のアドレスカウンタ（　ｐｃ　）は第１
   バス（２）を介して直列に負荷され、これによシマイク
   ロノログラムメモリ（ＭＭ）の所望のワードをアドレス
   することが出来、該ワードは試験手順中に前記のマイク
   ロ命令レジスタ（ＩＲ）の直列出力において読出され、
   これによυマイクロプログラムメモリが適切に機能して
   いるか否かを決定出来ることを特徴とする特許請求の範
   囲第１項ないし第５項のいずれか７項に記載の音声シン
   セサイザ。 （７）前記第１のアドレスカウンタ（ｐｃ　）は前記の
   初期アドレスメモＩＪ（ＪＰ）によって並列に負荷され
   ることが出来、且つ、直列出力を介してアドレスされた
   セルの内容をマイクロ命令し・ゾスタ（ＩＲ）に供給し
   、これにより初期アドレスメモリが試験手順中に適切に
   機能しているか否かを決定出来ることを特徴とする特許
   請求の範囲第１項ないし第乙項のいずれか７項に記載の
   音声シンセサイザ。 （８）前記メモリ回路（ＭＥ、２．ＭＥ３）と前記の動
   作メモリ（ＯＭ）は第２パス（／２）を介して前記シフ
   トレジスタ（ｓｐ　）に接続され、これによってメモリ
   回路の外部制御装置（ＭＰ）によシ記憶された適切なノ
   進ワードを出力に与え、かくして前記メモリ回路と動作
   メモリが試験手順中に適切に機能しているか否かが決定
   され得る特許請求の範囲第１項ないし第７項のいずれか
   ７項に記載の音声シンセサイザ。 （９）　前記のメモリ装置（ＭＤ）は前記の第３パス（
   ／ｊ）と、前記第２の３状態バッファ回路（ＢＢ　）と
   前記第２のパス（／、２）とを介して前記シフトレジス
   タ（ｓｐ　）に接続され、これによって前記メモリ回路
   （ＭＥ！、ＭＥ３）を介して外部制御装置（Ｍｌ））に
   よシ記憶された適切な！進ワードを出力に与えることが
   出来、かくして、前記メモリ装置が試験手順中に適切に
   機能しているか否かが決定されることを特徴とする特許
   請求の範囲第１項ないし第ｇ項のいずれか７項に記載の
   音声シンセサイザ。 Ｑｌ　試験手順の場合に、ランダムな励振波形のサンゾ
   ルを記憶する前記の読出し専用メモリの第２のメモリ（
   ＲＵ　）は第２パス（／、、２）と第１の３状態バッフ
   ァ回路（ＢＴ　）を介して第１バスで記１意された前記
   メモリの内容を与え、これによシ前記メモリが適切に動
   作しているか否かが決定されることを特徴とする特許請
   求の範囲第１項ないし第２項のいずれか７項に記載の音
   声シンセサイザ。