JPS6085622A - Ｍｏｓ集積回路装置 - Google Patents
Ｍｏｓ集積回路装置Info
- Publication number
- JPS6085622A JPS6085622A JP58192379A JP19237983A JPS6085622A JP S6085622 A JPS6085622 A JP S6085622A JP 58192379 A JP58192379 A JP 58192379A JP 19237983 A JP19237983 A JP 19237983A JP S6085622 A JPS6085622 A JP S6085622A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel mosfet
- vthn
- threshold voltages
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、ＭＯＳＦＥＴ （絶縁ゲート型電界効果ト
ランジスタ）で構成された半導体集積回路装置に関する
もので、例えば、基準電圧発生回路を内蔵したＭＯ３集
積回路装置に有効な技術に関するものである。
ランジスタ）で構成された半導体集積回路装置に関する
もので、例えば、基準電圧発生回路を内蔵したＭＯ３集
積回路装置に有効な技術に関するものである。
ＭＯ３集積回路装置内に基準電圧を形成する場合、ＭＯ
ＳＦＥＴのしきい値電圧を利用することが考えられる。
ＳＦＥＴのしきい値電圧を利用することが考えられる。
例えば、第１図に示すように、ダイオード形態の複数の
ＭＯ３ＦＥＴＱＩ〜Ｑ４を直列接続して、負荷手段とし
ての抵抗Ｒ１を設ける回路が考えられる。そして、電源
電圧がＭＯ３ＦＥＴＱＩ〜Ｑ４のしきい値電圧の和４Ｖ
ｔｈ以上になると、これらのＭＯＳＦＥＴがオン状態に
なって負荷に電流が流れ出す。これを利用して、電源電
圧が４Ｖｔｈに達したことの判定を行うものである。
ＭＯ３ＦＥＴＱＩ〜Ｑ４を直列接続して、負荷手段とし
ての抵抗Ｒ１を設ける回路が考えられる。そして、電源
電圧がＭＯ３ＦＥＴＱＩ〜Ｑ４のしきい値電圧の和４Ｖ
ｔｈ以上になると、これらのＭＯＳＦＥＴがオン状態に
なって負荷に電流が流れ出す。これを利用して、電源電
圧が４Ｖｔｈに達したことの判定を行うものである。
ところが、しきい値電圧ｖｔｈは、プロセス等による変
動Δｖｔｈが比較的大きい。このため、上記のように直
列形態のＭＯ５ＦＥＴＱＩ〜Ｑ４を用いた場合には、出
力電圧のプロセス等による電圧変動は、４Δｖｔｈと大
きな電圧変動になってしまうという問題がある。
動Δｖｔｈが比較的大きい。このため、上記のように直
列形態のＭＯ５ＦＥＴＱＩ〜Ｑ４を用いた場合には、出
力電圧のプロセス等による電圧変動は、４Δｖｔｈと大
きな電圧変動になってしまうという問題がある。
この発明の目的は、素子特性のバラツキに対して比較的
安定した出力電圧を得ることができる電圧発生回路を含
むＭＯ３集積回路装置を提供する 。
安定した出力電圧を得ることができる電圧発生回路を含
むＭＯ３集積回路装置を提供する 。
ことにある。
この発明の前記ならびにその他の目的と新規な特徴は、
この明細書の記述および添付図面から明らかになるであ
ろう。
この明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、そのゲート、ドレインが共通化された一対の
ＰチャンネルＭＯＳ Ｆ ＥＴとＮチャンネル間Ｏ３Ｆ
ＥＴとのしきい値電圧の和の電圧を利用して単位の基準
電圧を形成するものである。
ＰチャンネルＭＯＳ Ｆ ＥＴとＮチャンネル間Ｏ３Ｆ
ＥＴとのしきい値電圧の和の電圧を利用して単位の基準
電圧を形成するものである。
第２図には、この発明に係る電圧発生回路の一実施例の
回路図が示されている。同図の各回路素子は、公知のＣ
ＭＯ３集積回路の製造技術によって単結晶シリコンのよ
うな半導体基板上に形成された一定の回路機能を持つＭ
Ｏ３集積回路装置に内蔵されるものである。
回路図が示されている。同図の各回路素子は、公知のＣ
ＭＯ３集積回路の製造技術によって単結晶シリコンのよ
うな半導体基板上に形成された一定の回路機能を持つＭ
Ｏ３集積回路装置に内蔵されるものである。
この実施例の電圧発生回路は、ＰチャンネルＭＯＳ Ｆ
Ｅ Ｔ Ｑ ５とＮチャンネルＭＯ３ＦＥＴＱ６との
ゲート、ドレインを共通接続する。同様にゲートとドレ
インを共通化したＰチャンネルＭＯ３ＦＥＴＱ７とＮチ
ャンネルＭ ＯＳ Ｆ Ｅ Ｔ Ｑ Ｂとの、特に制限
されないが、合計２対のＭＯＳＦＥＴを直列形態にする
。そして、Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ６のドレインと
回路の電源電圧Ｖｃｃとの間に負荷としての抵抗手段Ｒ
２を設けるものである。この抵抗手段Ｒ２は、ＭＯＳＦ
ＥＴに置き換えるものであってもよい。
Ｅ Ｔ Ｑ ５とＮチャンネルＭＯ３ＦＥＴＱ６との
ゲート、ドレインを共通接続する。同様にゲートとドレ
インを共通化したＰチャンネルＭＯ３ＦＥＴＱ７とＮチ
ャンネルＭ ＯＳ Ｆ Ｅ Ｔ Ｑ Ｂとの、特に制限
されないが、合計２対のＭＯＳＦＥＴを直列形態にする
。そして、Ｍ ＯＳ Ｆ Ｅ Ｔ Ｑ ６のドレインと
回路の電源電圧Ｖｃｃとの間に負荷としての抵抗手段Ｒ
２を設けるものである。この抵抗手段Ｒ２は、ＭＯＳＦ
ＥＴに置き換えるものであってもよい。
この実施例では、一対のＰチャンネルＭＯ３ＦＥＴとＮ
チャンネルＭＯ５ＦＥＴとを用いているので、両者のソ
ース間には、しきい値電圧ｖ ｔｈｐとＶｔｈｎとの和
の電圧（Ｖ ｔｈｐ ＋ Ｖ ｔｈｎ ）が得られては
じめて、ＭＯＳＦＥＴがオン状態となる。 −このため
、電源電圧Ｖｃｃが２ （Ｖｔｈｐ ＋Ｖｔｈｎ ）と
なった時にはじめて電流が流れ出のであり、これ以下の
電圧では電流が流れることはない。
チャンネルＭＯ５ＦＥＴとを用いているので、両者のソ
ース間には、しきい値電圧ｖ ｔｈｐとＶｔｈｎとの和
の電圧（Ｖ ｔｈｐ ＋ Ｖ ｔｈｎ ）が得られては
じめて、ＭＯＳＦＥＴがオン状態となる。 −このため
、電源電圧Ｖｃｃが２ （Ｖｔｈｐ ＋Ｖｔｈｎ ）と
なった時にはじめて電流が流れ出のであり、これ以下の
電圧では電流が流れることはない。
なお、ノードＮ３からは、（Ｖ ｔｈｐ ＋ Ｖ ｔｈ
ｎ ）の出力電圧が得られ、ノードＮ２からは２（Ｖｔ
ｈｐ＋Ｖｔｈｎ）の出力電圧が得られる。
ｎ ）の出力電圧が得られ、ノードＮ２からは２（Ｖｔ
ｈｐ＋Ｖｔｈｎ）の出力電圧が得られる。
ＣＭＯ３集積回路のプロセス工程において生じるウェル
領域の濃度、イオン打ち込み量の変動によるＰチャンネ
ルＭＯ３ＦＥＴとＮチャンネル間Ｏ３ＦＥＴのしきい値
電圧Ｖｔｈｐ 、Ｖｔｈｎの変動は、互いに打ち消す方
向に現れる。したがって、両しきい値電圧の和（Ｖｔｈ
ｐ 十Ｖｔｂｎ ）の電圧は、上記プロセス変動に対し
てはシ一定となるものである。
領域の濃度、イオン打ち込み量の変動によるＰチャンネ
ルＭＯ３ＦＥＴとＮチャンネル間Ｏ３ＦＥＴのしきい値
電圧Ｖｔｈｐ 、Ｖｔｈｎの変動は、互いに打ち消す方
向に現れる。したがって、両しきい値電圧の和（Ｖｔｈ
ｐ 十Ｖｔｂｎ ）の電圧は、上記プロセス変動に対し
てはシ一定となるものである。
なお、ＭＯＳ Ｆ ＥＴのしきい値電圧ｖｔｈは、加工
寸法の変動に対しても変動する。しかし、そのチャンネ
ル長を比較的大きくすること、言い換えれば、加工寸法
のバラツキが無視できる程度の寸法とすることによって
、加工寸法の変動に影響されないＭＯＳＦＥＴを得るこ
とができる。これによって、加工寸法変動要因を除去す
るものである。
寸法の変動に対しても変動する。しかし、そのチャンネ
ル長を比較的大きくすること、言い換えれば、加工寸法
のバラツキが無視できる程度の寸法とすることによって
、加工寸法の変動に影響されないＭＯＳＦＥＴを得るこ
とができる。これによって、加工寸法変動要因を除去す
るものである。
なお、特に制限されないが、この実施例の電圧発生回路
は、次のようなＣＭＯ３集積回路装置に用いられる。例
えば、半導体集積回路の製造技術の進展によって、素子
の微細化が益々進められる傾向にある。例えば、チャン
ネル長が１．３μｍのようなデバイスが開発されようと
している。このような微細化されたＭＯＳＦＥＴは、そ
の耐圧が低下するので電源電圧を約３ｖのような低電圧
とすることが考えられる。しかし、従来のＭＯ３集積回
路装置とコンパチブルとすることがユーザーにとって便
利であるので、電源電圧を５■のような比較的高い電圧
をもちいる必要がある。
は、次のようなＣＭＯ３集積回路装置に用いられる。例
えば、半導体集積回路の製造技術の進展によって、素子
の微細化が益々進められる傾向にある。例えば、チャン
ネル長が１．３μｍのようなデバイスが開発されようと
している。このような微細化されたＭＯＳＦＥＴは、そ
の耐圧が低下するので電源電圧を約３ｖのような低電圧
とすることが考えられる。しかし、従来のＭＯ３集積回
路装置とコンパチブルとすることがユーザーにとって便
利であるので、電源電圧を５■のような比較的高い電圧
をもちいる必要がある。
そこで、上記電圧発生回路を用いて、比較的高い電源電
圧Ｖｃｃをレベルシフトして内部回路の電圧電圧を形成
する。
圧Ｖｃｃをレベルシフトして内部回路の電圧電圧を形成
する。
（１）ゲート、ドレインを共通化して一対のＰチャンネ
ルＭＯ３ＦＥＴとＮチャンネル間Ｏ３ＦＥＴの両ソース
間に得られる両ＭＯ３ＦＥＴのしきい値電圧は、互いに
打ち消す方向に現れる。したがって、両しきい値電圧の
和（Ｖｔｈｐ ＋Ｖｔｈｎ ）の電圧は、プロセス変動
に対してはり一定にできるため、プロセス変動に影響さ
ない出力電圧を得ることができるという効果が得られる
。
ルＭＯ３ＦＥＴとＮチャンネル間Ｏ３ＦＥＴの両ソース
間に得られる両ＭＯ３ＦＥＴのしきい値電圧は、互いに
打ち消す方向に現れる。したがって、両しきい値電圧の
和（Ｖｔｈｐ ＋Ｖｔｈｎ ）の電圧は、プロセス変動
に対してはり一定にできるため、プロセス変動に影響さ
ない出力電圧を得ることができるという効果が得られる
。
（２）ＰチャンネルＭＯ３ＦＥＴとＮチャンネルＭＯ３
ＦＥＴとを単に組合せるだけでよいため、ＣＭＯ８集積
回路装置にあっては、極めて簡単にプロセス変動に影響
されない一定の内部電圧を形成するこができるという効
果が得られる。
ＦＥＴとを単に組合せるだけでよいため、ＣＭＯ８集積
回路装置にあっては、極めて簡単にプロセス変動に影響
されない一定の内部電圧を形成するこができるという効
果が得られる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記対をなす
ＰチャンネルＭＯ３ＦＢ”Ｉ’とＮチャンネルＭＯＳ
Ｆ ＥＴの数は、必要な出力電圧に応じて設定するもの
である。また、上記実施例においては、ノードＮ２及び
Ｎ３のいずれか一方からのみ出力電圧を得るようにして
もよい。
体的に説明したが、この発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。例えば、上記対をなす
ＰチャンネルＭＯ３ＦＢ”Ｉ’とＮチャンネルＭＯＳ
Ｆ ＥＴの数は、必要な出力電圧に応じて設定するもの
である。また、上記実施例においては、ノードＮ２及び
Ｎ３のいずれか一方からのみ出力電圧を得るようにして
もよい。
この発明は、電源電圧を分圧又はレベルシフトして内部
電圧を形成する電圧発生回路を内蔵したＭＯ３集積回路
装置として広く利用できるものである。
電圧を形成する電圧発生回路を内蔵したＭＯ３集積回路
装置として広く利用できるものである。
第１図は、この発明に先立って考えられる電圧発生回路
の一例を示す回路図、 第２図は、この発明に係る電圧発生回路の一実施例を示
す回路図である。 第 １ 図 ＣＣ 第 ２ 図
の一例を示す回路図、 第２図は、この発明に係る電圧発生回路の一実施例を示
す回路図である。 第 １ 図 ＣＣ 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、ゲート及びドレインが共通接続された一対のＰチャ
ンネルＭＯＳ Ｆ ＥＴとＮチャンネルＭＯ３Ｆ’ＥＴ
と負荷手段とからなり、上記一対のＭＯＳＦＥＴと負荷
手段との接続点から出力電圧を得る電圧発生回路を含む
ことを特徴とするＭＯ’Ｓ集積回路装置。 ２、上記一対のＭＯＳ Ｆ ＥＴは、複数対が直列形態
にされ、各接続点から出力電圧を送出するものであるこ
とを特徴とする特許請求の範囲第１項記載のＭＯ３集積
回路装置。 ３、上記電圧発生回路は、微細化された回路素子により
構成されたＣＭＯ３回路の内部電源電圧を形成するもの
であること特徴とする特許請求の範囲第１又は第２項記
載のＭＯ３集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192379A JPS6085622A (ja) | 1983-10-17 | 1983-10-17 | Ｍｏｓ集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58192379A JPS6085622A (ja) | 1983-10-17 | 1983-10-17 | Ｍｏｓ集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6085622A true JPS6085622A (ja) | 1985-05-15 |
Family
ID=16290311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58192379A Pending JPS6085622A (ja) | 1983-10-17 | 1983-10-17 | Ｍｏｓ集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6085622A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2656104A1 (fr) * | 1989-12-15 | 1991-06-21 | Sgs Thomson Microelectronics | Circuit de detection de seuil de tension d'alimentation vcc a faible dependance de la temperature et des variations des parametres technologiques. |
| KR100268209B1 (ko) * | 1996-09-06 | 2000-10-16 | 포만 제프리 엘 | 상보형금속산화물반도체혼전압입/출력구동기회로및고신뢰성입/출력스택형전계효과트랜지스터 |
-
1983
- 1983-10-17 JP JP58192379A patent/JPS6085622A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2656104A1 (fr) * | 1989-12-15 | 1991-06-21 | Sgs Thomson Microelectronics | Circuit de detection de seuil de tension d'alimentation vcc a faible dependance de la temperature et des variations des parametres technologiques. |
| KR100268209B1 (ko) * | 1996-09-06 | 2000-10-16 | 포만 제프리 엘 | 상보형금속산화물반도체혼전압입/출력구동기회로및고신뢰성입/출력스택형전계효과트랜지스터 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433602B1 (en) | High speed Schmitt Trigger with low supply voltage | |
| US6064229A (en) | Voltage translating buffer based on low voltage technology | |
| US20060192587A1 (en) | Self-bypassing voltage level translator circuit | |
| US4307333A (en) | Two way regulating circuit | |
| JPS58151124A (ja) | レベル変換回路 | |
| JPH0629826A (ja) | レベル変換回路 | |
| US4656374A (en) | CMOS low-power TTL-compatible input buffer | |
| WO2007109452A2 (en) | High speed voltage translator circuit | |
| JPS6085622A (ja) | Ｍｏｓ集積回路装置 | |
| US7053691B2 (en) | Electrical circuit for selecting a desired power source | |
| US5361000A (en) | Reference potential generating circuit | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| JPH0575205B2 (ja) | ||
| JPH02143608A (ja) | 半導体集積回路 | |
| EP0464667A2 (en) | Power-on-clear signal generating circuit | |
| JP2000056846A (ja) | 基準電圧発生回路および半導体集積回路 | |
| KR100329862B1 (ko) | 반도체집적회로장치 | |
| JPS59104831A (ja) | 半導体集積回路装置 | |
| JPS58145232A (ja) | トランジスタ回路 | |
| KR100221612B1 (ko) | 씨엠오에스 출력버퍼의 바이어스 조정 회로 | |
| JP2763531B2 (ja) | Ｍｏｓ定電圧回路 | |
| JPS62222713A (ja) | 遅延用ｃｍｏｓインバ−タ回路 | |
| JP2541289B2 (ja) | 出力回路 | |
| JPS61165664A (ja) | 電源電圧検出回路 | |
| JPS5834956A (ja) | 入力回路 |