JPS6084827A - 電子部品の樹脂モ−ルド方法 - Google Patents

電子部品の樹脂モ−ルド方法

Info

Publication number
JPS6084827A
JPS6084827A JP15596583A JP15596583A JPS6084827A JP S6084827 A JPS6084827 A JP S6084827A JP 15596583 A JP15596583 A JP 15596583A JP 15596583 A JP15596583 A JP 15596583A JP S6084827 A JPS6084827 A JP S6084827A
Authority
JP
Japan
Prior art keywords
resin material
cavity
heaters
resin
cavity parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15596583A
Other languages
English (en)
Inventor
Masashi Tarui
垂井 正志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP15596583A priority Critical patent/JPS6084827A/ja
Publication of JPS6084827A publication Critical patent/JPS6084827A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は電子部品の樹脂モールド方法に関し、特に樹脂
モールド装置の上部金型及び下部金型に内蔵された複数
のヒータの選択的使用によルモールド作業の能率改善に
関するものである。
〔背景技術〕
一般に電子部品例えば半導体装置は例えば放熱板に半導
体素子全固定すると共に、半導体素子の電極と一端が半
導体素子の近傍に位置するように配置されたリードと全
金属細線にて接続し、かつ半導体素子全含む主要部分全
樹脂材にてモールド被覆して構成されている。
ところで、半導体素子の樹脂材による外装は内蔵ヒータ
によって例えば160℃に設定された上部金型及び下部
金型のキャビティ部に半導体素子全マウントした放熱板
全セットした上で、溶融状態の樹脂材全キャビティ部に
注入し熱硬化させることによって行われている。
この外装工程において、樹脂材にはエポキシ樹脂のよう
に熱硬化性のものが使用される関係で、樹脂材のキャビ
ティ部への注入後、必ず2〜4分程度の熱硬化時間(キ
ュア時間)全必要とする。
この熱硬化時間は単に樹脂材の硬化全行つ付加価値のな
い時間であって、近時、半導体装置の製造ラインの扁速
化が進められている折から、樹脂モールド工程における
作業能率全向上させる上で大きなネック暉なっている。
従って、例えば上部金型及び下品金型の温匿全160°
Cより高い180℃、或いは200℃に設定すれば、熱
硬化時間は著しく短縮できるのであるが、溶融状態の樹
脂材がポット部よりランナ一部、ゲート部全介してキャ
ビティ部に注入されるまでに硬化反応が促進されるため
に、樹脂材の流動性が損なわれるのみならず、キャビテ
ィ部への注入も確実に行うことができなくなる。
〔発明の開示〕
それ故に、本発明の目的は簡単な構成によって樹脂材の
流動性全損なうことなくキャピテイ部への注入性全高め
ることができる上、熱硬化時間全有効に短縮できる電子
部品の樹脂モールド方法全提供することにある。
そして、本発明の特徴は上部金型及び下部金型にて構成
されるキャビティ部に電子部品全セットした上で、キャ
ビティ部に溶融状態の樹脂材全注入し熱硬化させるに当
って、樹脂材の熱硬化過程における上部金型及び下部金
型の温度全注入過程より高く設定することにある。
この発明によれば、樹脂材のキャビティ部への注入時に
は上部金型及び下部金型の湿度が低く設定される関係で
、溶融状態にある樹脂材の硬化反、。
応全抑えることができる。このために、樹脂材の粘性は
低く保たれ、プランジャによる押圧によってランナ部、
ゲート部全介してキャビティ部にイ准実に注入すること
ができる。
又、樹脂材がほぼすべてのキャビティ部に注入されると
、上部金型及び下部金型の温度が急激に關められるので
、キャビティ部の樹脂材は短時間で熱硬化される。この
ために、樹脂モーケド工程での作業能率全改善でき、ラ
イン金棒の品速化?図ることができる。
〔発明全実施するだめの最良の形態〕
次に本発明の半導体装置への適用例について第1図〜第
2図全参照して説明する。
まず、第1図に示すように、リードフレーム1の放熱板
2に半導体素子37牛田部材?用いて固定すると共に、
半導体素子3の電極とリード4と全金属細線5にて接続
する。次に、第2図に示すように、リードフレームlk
 樹脂モールド装置に、それの上部金型6及び下品金型
7にて構成されるキャピテイ部8に放熱板2が位置する
ようにセリトン、型締めする。この状態において、上部
金型6及び下部金型7は内蔵されている複数のヒータH
7〜H4ノウチ、ヒータH1,H1(CJ:”:)で1
50’C程度に加熱されている。そして、ポット部に投
入された樹脂タブレットはやがて溶融状態となり、プラ
ンジャに押圧されてランナ一部、ゲート部全介してキャ
ビティ部8に注入される。樹脂材のすべてのキャピテイ
部への注入が完了すると、ヒータHs 、 H4が加わ
って上部金型6及び下部金型7は例えば200°C程度
に急激に上昇する。このために、キャビティ部8の樹脂
材は速やかに熱硬化される。
次に1上部金型6及び下部金型7のヒータHz 、 H
41QFF状態にすると共に、下部金型7全下降させる
。これと同時に、パーティング面などに圧縮空気全欧き
付けて150 ’C程度にまで降下させる。
尚、」二部金型6及び下部金型7の冷tdIはそれらの
内部に冷却パイプ全配設し、このパイプに冷却媒体全流
通させることによって行うこともできる。
この実施例によれば、樹脂材のキャビティ部への注入時
には上部金型6及び下部金型7の温度が、内蔵ヒータH
+ 、 H!の選択的使用によって15Q°C程度と低
く設定されているので、樹脂相の硬化反応を抑制でき1
充分に低い粘性に保つことができる。このために、ラン
ナ一部における流動性全良好にでき、キャビティ部への
注入全確実化できる。
又、樹脂材の熱硬化過程では内蔵ヒータH+ 、 Hz
に7JIIえてヒータHs 、 H4も動作状態になる
ために、上部金型6及び下部金型7は急激に温度上昇し
、例えば200°Cと旨くなる。これによって、キャビ
ティ部8の樹脂材の熱硬化時間は1〜2分間短縮される
尚、本発明において1上部金型及び下部金型のキャビテ
ィ部数、形状は適宜に変更できる。又、それらに内部さ
れるヒータの配列1選択的使用方法も適宜に変更できる
し、設定温度も任意に変更できる。
【図面の簡単な説明】
第1図はリードフレームへの牛導体素子のマウント状態
全示す平面図、第2図は樹脂モールド装置の側断面図で
ある。

Claims (1)

    【特許請求の範囲】
  1. 上部金型及び下部金型にて構成されるキャビティ部に電
    子部品tセットした上で、キャビティ部に溶融状態の樹
    脂材全注入し熱硬化させるに当って1樹脂材の熱硬化過
    程における上部金型及び下部金型の温度全注入過程より
    高く設定することに特徴とする電子部品の樹脂モールド
    方法。
JP15596583A 1983-08-25 1983-08-25 電子部品の樹脂モ−ルド方法 Pending JPS6084827A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15596583A JPS6084827A (ja) 1983-08-25 1983-08-25 電子部品の樹脂モ−ルド方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15596583A JPS6084827A (ja) 1983-08-25 1983-08-25 電子部品の樹脂モ−ルド方法

Publications (1)

Publication Number Publication Date
JPS6084827A true JPS6084827A (ja) 1985-05-14

Family

ID=15617407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15596583A Pending JPS6084827A (ja) 1983-08-25 1983-08-25 電子部品の樹脂モ−ルド方法

Country Status (1)

Country Link
JP (1) JPS6084827A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11116156B2 (en) 2016-04-21 2021-09-14 Upward Enterprises Inc. Stacked shallow water culture (SSWC) growing systems, apparatus and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11116156B2 (en) 2016-04-21 2021-09-14 Upward Enterprises Inc. Stacked shallow water culture (SSWC) growing systems, apparatus and methods

Similar Documents

Publication Publication Date Title
JPH0336741A (ja) 樹脂封止タイプの半導体デバイス用樹脂封止装置
KR920009914B1 (ko) 플라스틱 패키지내의 반도체칩 내장방법
JP2778608B2 (ja) 樹脂モールド型半導体装置の製造方法
JPS6084827A (ja) 電子部品の樹脂モ−ルド方法
JP3727446B2 (ja) 半導体装置の樹脂封止成形金型
JP2000003923A (ja) 半導体装置の樹脂封止方法及びその樹脂封止装置
JP2666630B2 (ja) 半導体装置の製造方法
JPH05206185A (ja) 半導体装置の製造装置
JPS6154633A (ja) 半導体樹脂封止用金型
JPS61114824A (ja) レジンモ−ルド装置
JP3584948B2 (ja) 液状樹脂の封止成形方法
JPH056347B2 (ja)
JPH06132331A (ja) 半導体封止金型
JPH0645383A (ja) 樹脂封止方法及びその金型
JPS6154636A (ja) 半導体樹脂封止用金型
JP5724266B2 (ja) 熱硬化性樹脂の射出成形方法
JPS6154635A (ja) 半導体樹脂封止用金型
JP3543742B2 (ja) 樹脂封止成形装置
JP2997010B2 (ja) 半導体装置の製造方法及びそれに用いられるトランスファー金型
JPH0360649B2 (ja)
JPS5852106Y2 (ja) トランスファ−成形機
JP2004153046A (ja) 電子部品の樹脂成形方法及び金型と基板
JPH0440276Y2 (ja)
CN115366438A (zh) 一种复合成型导电硅胶的制备方法以及导电硅胶装置
JPS6224632A (ja) モ−ルド金型