JPS6083410A - 自動利得制御増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）発明の利用分野 この発明は、高速データ通信用受信装置等に使用される
自動利得制御（Ａｕｔｏｍａｔｉｃ　Ｇａ１ｎＣｏｎｔ
ｒｏｌ）増幅器に関する、 仲）先行技術 従来、前記自動利得制御増幅器にはその出力振幅値を一
定に保つための手段として、出力電圧振幅を検出するた
めに、ダイオードを利用した平均値検波回路、ダイオー
ドを利用したピーク値検波回路が採用されている。

（ハ）問　題　点 前記ダイオードを利用した平均値検波回路ではその時定
数により、データ伝送速度が速くなると正常な検波動作
ができな（なり、伝送速度の制限が生じる欠点があった
。

また、前記ダイオードを利用したピーク検波回路では、
その時定数を太き（設定できるのでデータ伝送速度の制
限は緩和されるものの、ダイオード両端に生じる順方向
電圧の補正を必要とし、さらに、ダイオードには増幅作
用がないため、入力インピーダンスと出力インピーダン
スを整合して電力損失を少なくする必要がある。

したがって、回路構成を一定のデータ伝送速度に適した
ように整合する必要から、データ伝送速度は自ずと制限
される。

に）　目　的 この発明は前述の事情に基づいてなされたもので、その
目的とするところはデータ伝送速度の制限が少ない自動
利得制御増幅器を提供することである。

（ホ））実　施　例 以下、この発明の一実施例につき第１図および第２図を
参照して説明する。第１図は回路構成図を示し、同図中
１は主増幅器であり、この入力端にはデータ信号が入力
される。このデータ信号はデータ信号中にハイレベル信
号の占める割合、即ちデユーティ比がほぼ５０％に保た
れている。主増幅器１の出力端はエミッタフォロワのｎ
ｐｎ）ランジスタ４のベースおよびダイオード３のアノ
ードに夫々接続され、ダイオード３のカソードはさらに
エミッタフォロワのｎｐｎ）７ンジスタ４０ペースに接
続されている。前記ｎｐｎ）ランジスタ２のコレクタに
は正のバイアス電圧が印加され、また、そのエミッタに
は一端が接地された抵抗５の他端および演算増幅器６の
■端子に夫々接続されている。

一方、前記ｎｐｎ）ランジスタ４のコレクタにも正のバ
イアス電圧が印加され、またそのエミッタには一端が接
地されたコンデンサ７の他端および演算増幅器６のＯ端
子に夫々接続されている。演算増幅器６はデータ伝送速
度に応じて高速動作を行うｎｐｎ）ランジスタ２，４に
比較して十分遅い動作を行うもので汎用の演算増幅器を
使用して良い。演算増幅器６は、ｎｐｎトランジスタ２
，４から入力される差電圧を増幅して出力する差動増幅
器として動作するもので、演算増幅器６の■端子に印加
される電圧からＯ端子に印加される電圧の差電圧に比例
した利得制御電圧を出力する。この利得制御電圧は前記
主増幅器１に印加され、主増幅器１の利得は利得制御電
圧の大きさに比例・して増減する。

次に、前述のように構成された利得制御増幅器の動作に
ついて説明する。いま、主増幅器１にデータ信号が入力
され、第２′図に示す増幅されたデータ信号が出力され
ているとする。データ出力信号がハイレベルの電圧ｅ１
　になると、ｎｐｎ）ランジスタ２のベース・エミッタ
間にバイアス電圧が印加されるから、ｎｐｎトランジス
タ２のコレクタ・エミッタ、抵抗５に電流が流れる。こ
の結果、ｎｐｎ）ランジスタ２のエミッタ端子には、電
圧ｅ、に対応する電圧が生じるものの、演算増幅器６は
データ伝送速度に比べて十分遅いため、はぼ５０％のデ
ユーティ比のデータ出力信号に対応してｎｐｎ）ランジ
スタ２のエミッタに生じる電□圧は演算増幅器６によっ
て平均化され、結局、エミッタ端子にはデータ出力信号
に対応した信号の平均電圧ｅ３が生じ、演算増幅器６に
印加されることになる、囲ち、ｎｐｎ）ランジスタ２は
演算増幅器６と共にデータ出力信号の平均値検波動作を
行うことになる。

一方、ｎｐｎ）ランジスタ４にはデータ出力信号が電圧
ｅ１　になると、その電圧ｅ１　からダイオード３の順
方向電圧降下を差し引いた電圧ｅ２　（第２図中、破線
で示す）がベース電圧として印加され、この結果、ｎｐ
ｎ）ランジスタ４のエミッタを介してコンデンサ７へ充
電電流が流れ、ｎｐｎ）ランジスタ４のエミッタ電圧ｅ
４は電圧ｅ、に対応する値になり、電圧ｅ２＋ひいては
データ出力信号の電圧の正のピーク値を検出するピーク
検波動作を行う。

演算増幅器６に入力される電圧ｅ３が電圧ｅ４に対して
高（、あるいは低くなると、その差電圧に比例して増加
あるいは減少する利得制御電圧が主増幅器１に印加され
る。主増幅器１の利得は利得制御電圧の増加あるいは減
少によって増加あるいは減少し、この結果、データ出力
信号の電圧ｅ１　の値は高くあるいは低（なる。電圧ｅ
１　の高あるいは低にかかわらず、ダイオード３の順方
向電圧降下は一定であるから電圧ｅ２は高くあるいは低
くなり、したがって、ｎｐｎトランジスタ４のエミッタ
の電圧ｅ４　も高くあるいは低くなる。また、電圧ｅ、
の高あるいは低に対応してｎｐｎ）ランジスタ２のエミ
ッタの電圧ｅ３　も高くあるいは低くなるものの、その
割合は電圧ｅ４　の高低に比べて小さい。したがって、
電圧ｅ３が電圧ｅ、に対して高あるいは低い場合には、
電圧ｅ４は電圧ｅ３に対して高あるいは低（なるように
制御される。すなわち、電圧ｅ３．ｅ、は等しくなるよ
うに制御されることになる。しかして、ｅ３　＝　８４
に制御されたとすると、電圧ｅ３は電圧８１／２に対応
する値であるからｅ２−−！８−１　となり、したがっ
てダイオード３の順方向電圧降下ｅＨｅ２　”＝　”’
　／２となる。この結果、 （ダイオードの順方向電圧）×２−データ出力信号の振
幅値　−（１） の式が成立し、電圧ｅ１　の値は一定値に制御されるこ
とになる。

（へ）効　果 以上説明したように、この発明の自動利得制御増幅器は
、データ信号を増幅する主増幅器と、この主増幅器から
のデータ信号出力の平均電圧値を検出するエミッタフォ
ロワのトランジスタによって構成した平均値検出手段と
、前記データ信号出力を順方向電圧分だけ降下するダイ
オードと、前記データ信号出力と前記順方向電圧との差
電圧のピーク電圧値を検出するエミッタフォロワのトラ
ンジスタによって構成されるピーク値検出手段と、前記
平均電圧値と前記ピーク電圧値の差電圧に比例した利得
制御信号を出力する演算増幅器とを備えたから、トラン
ジスタは高速動作を行い、かつ、久カインピーダンスと
出力インピーダンスの整合を考慮する必要はないからデ
ータ伝送速度の制限も少なく、高速データ通信装置に好
適に利用でき、併せてデータ出力信号の歪も少ない利点
がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路構成図、第２図
はデータ出方信号波形図である。 １・・主増幅器、２．４・・・ｎｐｎ　）ランジスタ、
３・・・ダイオード、　６・・・演算増幅器。 特許出願人　住友電気工業株式会社 （外４名） 第１図 ！ ＝＝十汗Ｊユ且」工丁

Claims (1)

【特許請求の範囲】
1. データ信号を増幅する主増幅器と、この主増幅器からの
   データ信号出力の平均電圧値を検出するエミッタフォロ
   ワのトランジスタによって構成した平均値検出手段と、
   前記データ信号出力を順方向電圧分だけ降下するダイオ
   ードと、前記データ信号出力と前記順方向電圧との差電
   圧のピーク電圧値を検出するエミッタフォロワのトラン
   ジスタによって構成されるピーク値検出手段と、前記平
   均電圧値と前記ピーク電圧値の差電圧に比例した利得制
   御信号を出力する演算増幅器とを備え、前記利得制御信
   号に応じて前記主増幅器の利得を制御することにより前
   記ピーク電圧値と前記平均電圧値を等しく制御して、前
   記データ信号出力の電圧値を一定に保つようにしたこと
   を特徴とする自動利得制御増幅器。