JPS6081948A - ｍＢｎＢ符号の復号器を有する受信装置 - Google Patents
ｍＢｎＢ符号の復号器を有する受信装置Info
- Publication number
- JPS6081948A JPS6081948A JP19050883A JP19050883A JPS6081948A JP S6081948 A JPS6081948 A JP S6081948A JP 19050883 A JP19050883 A JP 19050883A JP 19050883 A JP19050883 A JP 19050883A JP S6081948 A JPS6081948 A JP S6081948A
- Authority
- JP
- Japan
- Prior art keywords
- code
- output
- mode
- switch
- determiner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
- H04L25/4908—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes using mBnB codes
Landscapes
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、ディジタル信−号の検出器に関する。
ディジタル通信では、受信側で信号を検出するために、
通常ある一足の閾値をもった判定器を使い、入力信号と
閾値との大小を比較して伝送された符号を再生する。
通常ある一足の閾値をもった判定器を使い、入力信号と
閾値との大小を比較して伝送された符号を再生する。
従来、この１詞値として、信号判定誤り率が最小となる
ように設足した一足の値會与えていた。しかしながら、
このような方法では、伝送路の帯域制限あるいは信号強
度等の条件が変ると最小誤り率にならないという欠点が
あった。
ように設足した一足の値會与えていた。しかしながら、
このような方法では、伝送路の帯域制限あるいは信号強
度等の条件が変ると最小誤り率にならないという欠点が
あった。
本発明の目的は、従来方法におけるこのような欠点を除
き、常に最小誤力率を与える検出器を提供することにあ
る。
き、常に最小誤力率を与える検出器を提供することにあ
る。
不発明によれば符号化されたティジタル侶号を受信して
再生する検出器において、前記符号化されたディジタル
笛号金ある基準電圧と比較して符号レベルを判定する判
定器と、前記判定器の出力符号の復号および符号則違反
情報の出力全行う符号復号器と、前記符号則違反にした
がって前記基準電圧が変わる基準電圧発生器全台む検出
器が得られる。
再生する検出器において、前記符号化されたディジタル
笛号金ある基準電圧と比較して符号レベルを判定する判
定器と、前記判定器の出力符号の復号および符号則違反
情報の出力全行う符号復号器と、前記符号則違反にした
がって前記基準電圧が変わる基準電圧発生器全台む検出
器が得られる。
次に不発明の実症例を１図面全参照して詳細に説明する
・ 第１図は、本発明の災施例のブロック図である。
・ 第１図は、本発明の災施例のブロック図である。
入力端子１０１には１図示しない送僚個１から伝送され
ｆ ３８４ Ｂ符号が入力する。３Ｂ４Ｂ符号は。
ｆ ３８４ Ｂ符号が入力する。３Ｂ４Ｂ符号は。
符号のマーク率が＋罰になるように３ビット符号を４ピ
ツＨＣｆ換するもので、その符号変換則を第２図に、ま
た変換時の状態遷移図を第３図に示す０図において、３
ビット符号は情報語、３Ｂ４Ｂ符号は伝送路符号語と称
する。３Ｂ４Ｂ符号はモードｌとモード２の２種用意さ
れている。いずれの場合にも３Ｂ４Ｂ符号は符号″１”
とθ″との数の差（不平衡ｄ）が１２１又はＯとなるよ
う決めである。情報語？モード１で変換中に伝送路１′
１号語の不平１釘ｄ（符号″ｌ”と０”の数の差）が２
になると後続する伝送路符号語全モード２から選び、モ
ード２で変換中に不平＃ｄが−２になると後続する伝送
路符号＝＋モードｌから選ぶ。
ツＨＣｆ換するもので、その符号変換則を第２図に、ま
た変換時の状態遷移図を第３図に示す０図において、３
ビット符号は情報語、３Ｂ４Ｂ符号は伝送路符号語と称
する。３Ｂ４Ｂ符号はモードｌとモード２の２種用意さ
れている。いずれの場合にも３Ｂ４Ｂ符号は符号″１”
とθ″との数の差（不平衡ｄ）が１２１又はＯとなるよ
う決めである。情報語？モード１で変換中に伝送路１′
１号語の不平１釘ｄ（符号″ｌ”と０”の数の差）が２
になると後続する伝送路符号語全モード２から選び、モ
ード２で変換中に不平＃ｄが−２になると後続する伝送
路符号＝＋モードｌから選ぶ。
貰た不平衡ｄ＝００符号語に対しては、モードの切換は
行わない。
行わない。
以上のようにして３８４Ｂ符号化さｌＣ１た領分は、端
子１０１を介して判定器１０２へ入力し、ここでビット
毎に１″またはｌｌｏ″の判定を積分器１０７の出力電
圧を閾値として比較することで行う、端子１０１ ＶＣ
加わる入力信号には通常、雑音が含まれてお乞第４図に
示′Ｔ五うに６０”、または１”の電圧の周りに分布し
ている。判定器１０２の閾値を入力電圧に対して最適値
■ｏに設定しておくと、符号″′０”ｋ”ｌ”に間違え
る確率Ｐ（０→ｌ）と１”をＯｎに間違える？ｆｆｆｌ
率Ｐ（］→０）が等しくなる。１飢閾値（積分器１０７
の出力電圧）が最適値ＶＯより低い値Ｖｌにずれている
とＬ判定器１０２は、符号″０”を符号″１″に間違え
る確率が高い状態であり、閾値が最適値ｖｏより高い値
■３にずれているとき、判定器１０２は符号″１”會″
′θ″に間違える確率が、高い状態にある０判定器１０
２でレベル判定された３Ｂ４Ｂ符号は、伝送路符号復号
器１０３で３ビツト情報語に復号され、出力端子１０４
へ送出される。また伝送路符号復号器は、判定器から供
給される３８４Ｂ符号のモード會検出し、その符号がモ
ード１であるとき第１のスイッチ１０５を端子Ｃ−側に
セットし、符号がモード２であるとき第１のスイッチ１
０５’ｅ端子Ｃ＋側にセ＋７ ）する、端子Ｃ＋、 Ｃ
−にはそれぞれ正、電圧＋■８〔Ｖ）、負電圧−Ｖｍ（
Ｖ）が印加されている。さらに伝送路符号復号器１０３
は、モード１あるいはモード２の不平ｍ３ｎｉＢ符号が
連続して入力したときそれを不正符号として検出して、
第２のスイッチ１０６を閉じる０通常、３８４Ｂ符号θ
りでは、符号が不Ｘｌ′函になると、モード変換して送
信されるため、同一モードの不平衡３Ｂ４Ｂ符号が連続
するのは３８４Ｂ符号則違反であり、このような符号が
伝送路符号復号器１０３に入力するのは判定器１０２の
閾値が適正でないことになる。
子１０１を介して判定器１０２へ入力し、ここでビット
毎に１″またはｌｌｏ″の判定を積分器１０７の出力電
圧を閾値として比較することで行う、端子１０１ ＶＣ
加わる入力信号には通常、雑音が含まれてお乞第４図に
示′Ｔ五うに６０”、または１”の電圧の周りに分布し
ている。判定器１０２の閾値を入力電圧に対して最適値
■ｏに設定しておくと、符号″′０”ｋ”ｌ”に間違え
る確率Ｐ（０→ｌ）と１”をＯｎに間違える？ｆｆｆｌ
率Ｐ（］→０）が等しくなる。１飢閾値（積分器１０７
の出力電圧）が最適値ＶＯより低い値Ｖｌにずれている
とＬ判定器１０２は、符号″０”を符号″１″に間違え
る確率が高い状態であり、閾値が最適値ｖｏより高い値
■３にずれているとき、判定器１０２は符号″１”會″
′θ″に間違える確率が、高い状態にある０判定器１０
２でレベル判定された３Ｂ４Ｂ符号は、伝送路符号復号
器１０３で３ビツト情報語に復号され、出力端子１０４
へ送出される。また伝送路符号復号器は、判定器から供
給される３８４Ｂ符号のモード會検出し、その符号がモ
ード１であるとき第１のスイッチ１０５を端子Ｃ−側に
セットし、符号がモード２であるとき第１のスイッチ１
０５’ｅ端子Ｃ＋側にセ＋７ ）する、端子Ｃ＋、 Ｃ
−にはそれぞれ正、電圧＋■８〔Ｖ）、負電圧−Ｖｍ（
Ｖ）が印加されている。さらに伝送路符号復号器１０３
は、モード１あるいはモード２の不平ｍ３ｎｉＢ符号が
連続して入力したときそれを不正符号として検出して、
第２のスイッチ１０６を閉じる０通常、３８４Ｂ符号θ
りでは、符号が不Ｘｌ′函になると、モード変換して送
信されるため、同一モードの不平衡３Ｂ４Ｂ符号が連続
するのは３８４Ｂ符号則違反であり、このような符号が
伝送路符号復号器１０３に入力するのは判定器１０２の
閾値が適正でないことになる。
−また一般に、判定器１０２の閾値が１氏い場合、判定
器はモード１の不平衡３８４Ｂ符号を連続して出力する
可能性が高くなるため、伝送路符号復号器１０３紹この
連続符号を検出して第１のスイッチ１０５ｔ一端子Ｃ＋
側に閉じ、第２のスイッチ１０６を閉じる。このとき積
分器１０７には正電圧＋−が供給されるので、その出力
レベルすなわち閾１厘が上がる。また判定器１０２の閾
値が高い場合。
器はモード１の不平衡３８４Ｂ符号を連続して出力する
可能性が高くなるため、伝送路符号復号器１０３紹この
連続符号を検出して第１のスイッチ１０５ｔ一端子Ｃ＋
側に閉じ、第２のスイッチ１０６を閉じる。このとき積
分器１０７には正電圧＋−が供給されるので、その出力
レベルすなわち閾１厘が上がる。また判定器１０２の閾
値が高い場合。
判定器はモード２の不平衡３８４Ｂ符号を連続して出力
する可能性が高くなるので、伝送路符号復号器は第１の
スイッチ１０５’ｉｉ端子Ｃ−側に閉じ第２のスイッチ
１０６を閉じて積分器１０７に負電圧−Ｖｇ？：、供給
し、 これによって判定器１０２の閾値を下ける。
する可能性が高くなるので、伝送路符号復号器は第１の
スイッチ１０５’ｉｉ端子Ｃ−側に閉じ第２のスイッチ
１０６を閉じて積分器１０７に負電圧−Ｖｇ？：、供給
し、 これによって判定器１０２の閾値を下ける。
したがって、伝送路符号復号器１０３は判定器１０２が
出力する不正符号（３Ｂ４Ｂ符号則違反）を検出し、帰
還ループで判定器の閾値を、適切に調整する。
出力する不正符号（３Ｂ４Ｂ符号則違反）を検出し、帰
還ループで判定器の閾値を、適切に調整する。
第６図に伝送路符号復号器の一例を示す０図において、
端子７０１は判定器１０２の出力に接続され、端子７０
２，７０３はそれぞれスイッチ１０５゜１０６１Ｃ接続
される。端子１０４は復号出力端子である。匝・並列変
換器７０４は判定器出力符号を４ビット並列符号に変換
する。
端子７０１は判定器１０２の出力に接続され、端子７０
２，７０３はそれぞれスイッチ１０５゜１０６１Ｃ接続
される。端子１０４は復号出力端子である。匝・並列変
換器７０４は判定器出力符号を４ビット並列符号に変換
する。
メモ！Ｊ７８５，７０６は、それぞれ厘・並列変換回路
７０４の出力によってアドレス指定され。
７０４の出力によってアドレス指定され。
また谷アドレスには４ピツトの符号が書込まれている。
このうちメモリ７０５ｔｊ：、！２図に示すモード１０
３８４Ｂ符号をアドレスとし、その逆変換である３ビツ
ト情報語と符号“１”の計４ビ。
３８４Ｂ符号をアドレスとし、その逆変換である３ビツ
ト情報語と符号“１”の計４ビ。
トの情報が、また同メモリの他のアドレスには符号”
ｏ ｏ ｏ ｏ ”が書込まれている。またメモリ７０
６は、第２図に示すモード２の３Ｂ４Ｂ符号全アドレス
とし、その逆変換である３ビツトのｔ＃ 報と符号″１
″の計４ビット情報が、°また同メモリの他のアドレス
には、符号”ｏｏｏｏ” が書込まれている。これらメ
モリ７０５，７０６の４ビツト目の符号（以下判別符号
と称す）は、後に述べる不正符号検出器７１０で検出さ
れ、不正符号の判別に利用される。
ｏ ｏ ｏ ｏ ”が書込まれている。またメモリ７０
６は、第２図に示すモード２の３Ｂ４Ｂ符号全アドレス
とし、その逆変換である３ビツトのｔ＃ 報と符号″１
″の計４ビット情報が、°また同メモリの他のアドレス
には、符号”ｏｏｏｏ” が書込まれている。これらメ
モリ７０５，７０６の４ビツト目の符号（以下判別符号
と称す）は、後に述べる不正符号検出器７１０で検出さ
れ、不正符号の判別に利用される。
不平衡検出回路７０８は、たとえば匣・並列変換回路の
出力４ビット並列符号の０”とのど。
出力４ビット並列符号の０”とのど。
ト数の差、すなわち不平衡ｚ、−２あるいは千両０會検
出し、メモリ７０５，７０６が同出力４ビツト並列符号
によって読み出しを終了したとき、不平衡に応じたモー
ド切換信号全発生してそ一ド切換えを行う−すなわち、
不平衡２が検出されると、切換スイッチ７０７をメモリ
７０６に切換え。
出し、メモリ７０５，７０６が同出力４ビツト並列符号
によって読み出しを終了したとき、不平衡に応じたモー
ド切換信号全発生してそ一ド切換えを行う−すなわち、
不平衡２が検出されると、切換スイッチ７０７をメモリ
７０６に切換え。
不平衡−２が検出されるとメモリ７０５に切換える。ま
た不平面０が検出されるとモード切換信号を発生せず、
切換えを行わない、並・直列変換回路７０９は、メモリ
で復号された４ビット符号のうち、３ビ、ト情報語のみ
を取り出して直列符号に変換し、端子１０４へ出力する
。
た不平面０が検出されるとモード切換信号を発生せず、
切換えを行わない、並・直列変換回路７０９は、メモリ
で復号された４ビット符号のうち、３ビ、ト情報語のみ
を取り出して直列符号に変換し、端子１０４へ出力する
。
不正符号検出器７１０は、メモリ７０５あるいは７０６
から送出される判別符号？検出して不正符号の判定を行
う。
から送出される判別符号？検出して不正符号の判定を行
う。
次に不実施例の動作をもとに、上記伝送路符号復号器の
不正符号検出動作を詳細に欣明する。
不正符号検出動作を詳細に欣明する。
第５図は、不実施例の動作を説明するための表である。
同図で（イ）に示す送信情報語２，１，３゜６．７（実
際はそれぞれ２進符号で３と、ト）がこの順に送信され
るとし、はじめモードｌでの伝送がはじまるとする。各
情報祷は第２図に示す符号側に基づいて符号化され、（
ロ）に示す伝送路符号を送出する。（ハ）は送信符号の
不平衡（値）、に）は送信符号のモードである。（ロ）
に示す送信符号（４ビツト）は１判定器１０２で受領さ
れた後、ビットごとに積分器１０７の出力レベルと比較
判別される。
際はそれぞれ２進符号で３と、ト）がこの順に送信され
るとし、はじめモードｌでの伝送がはじまるとする。各
情報祷は第２図に示す符号側に基づいて符号化され、（
ロ）に示す伝送路符号を送出する。（ハ）は送信符号の
不平衡（値）、に）は送信符号のモードである。（ロ）
に示す送信符号（４ビツト）は１判定器１０２で受領さ
れた後、ビットごとに積分器１０７の出力レベルと比較
判別される。
この判定器１０２へ加わる積分器１０７の出力レベル（
閾値）が、はじめは第４凶に示す最適値ｖｏより低い■
１であるとする。伝送路符号復号器１０３は、判定器か
ら最初の符号″０１０１” が供給されたとき、切換ス
イッチ７０７′ｔ″メモリ７０５側にセットする。これ
は最初の送信符号”０１０１”がモード１だからである
。切換スイ、チア０７の出力には、アドレス”０１０１
”によって指定されたメモリ７０５の記憶内容、すなわ
ち３ビツト悄￥ｌｆ 暗（２１と判別符号″′１″が現
れる。このように判別符号が′１”のとき、不正検出器
７１０は不正指定便号奮発生しない、したがって判定器
出力符号”０１０１” は不正符号でないことになる。
閾値）が、はじめは第４凶に示す最適値ｖｏより低い■
１であるとする。伝送路符号復号器１０３は、判定器か
ら最初の符号″０１０１” が供給されたとき、切換ス
イッチ７０７′ｔ″メモリ７０５側にセットする。これ
は最初の送信符号”０１０１”がモード１だからである
。切換スイ、チア０７の出力には、アドレス”０１０１
”によって指定されたメモリ７０５の記憶内容、すなわ
ち３ビツト悄￥ｌｆ 暗（２１と判別符号″′１″が現
れる。このように判別符号が′１”のとき、不正検出器
７１０は不正指定便号奮発生しない、したがって判定器
出力符号”０１０１” は不正符号でないことになる。
また符号”０１０１”は不平衡でないので不平衡検出回
路７０８は、モード切換信号を発生せず切換スイッチ７
０７の切換えはない。
路７０８は、モード切換信号を発生せず切換スイッチ７
０７の切換えはない。
次に３Ｂ４Ｂ符号″’１１１０”が判別器からカロわる
と、切換スイ、チア０７の出力にはアドレス１１１１０
″によって指定されたメモリ７０５の記憶内容、すなわ
ち３ビツト情報語（１）と判別符号″′１″が現われる
。一方、不平衡検出回路７０８は、符号”１１１０”の
不平衡２を検出し、メモリ７０５の睨み出し終了後にモ
ード切換１８゛号を発生して切換スイッチ７０７′ｆ、
メモリ７０６側に切換える。
と、切換スイ、チア０７の出力にはアドレス１１１１０
″によって指定されたメモリ７０５の記憶内容、すなわ
ち３ビツト情報語（１）と判別符号″′１″が現われる
。一方、不平衡検出回路７０８は、符号”１１１０”の
不平衡２を検出し、メモリ７０５の睨み出し終了後にモ
ード切換１８゛号を発生して切換スイッチ７０７′ｆ、
メモリ７０６側に切換える。
判定器１０２は次に送られる伝送路符号″０１１０”を
閾値が■ｏより低いｖｌであるために誤って”１１１０
”と判定すると切換スイッチ７０７の出力には、アドレ
ス″’１１１０” によって指示されたメモリ７０６の
記憶内容、すなわち符号”ｏｏｏｏ”が現れる（メモリ
７０６１Ｃｉモード２（Ｄ３Ｂ４Ｂ符号に相当するアド
レス以外のアドレスではｏｏｏｏ”を配憶しているため
）、シたがって、不正符号検出器７１０では判別符号″
０″が検出され、不正指ボ佃号が端子７０３へ出力され
るので第２のスイッチ１０６は閉じる。一方、不平衡検
出器７０８は、第３番目の符号”１１１０″の不平衡２
を検出して第１のスイッチ１０５（第１図に示す）全端
子Ｃ＋側に切換え、不正指示１ぎ号によって第２のスイ
ッチ１０６ｅ閉じる。このため積分器１０７には、電圧
＋■ア〔力が加わり、判定器１０２の閾値が上がる。
閾値が■ｏより低いｖｌであるために誤って”１１１０
”と判定すると切換スイッチ７０７の出力には、アドレ
ス″’１１１０” によって指示されたメモリ７０６の
記憶内容、すなわち符号”ｏｏｏｏ”が現れる（メモリ
７０６１Ｃｉモード２（Ｄ３Ｂ４Ｂ符号に相当するアド
レス以外のアドレスではｏｏｏｏ”を配憶しているため
）、シたがって、不正符号検出器７１０では判別符号″
０″が検出され、不正指ボ佃号が端子７０３へ出力され
るので第２のスイッチ１０６は閉じる。一方、不平衡検
出器７０８は、第３番目の符号”１１１０″の不平衡２
を検出して第１のスイッチ１０５（第１図に示す）全端
子Ｃ＋側に切換え、不正指示１ぎ号によって第２のスイ
ッチ１０６ｅ閉じる。このため積分器１０７には、電圧
＋■ア〔力が加わり、判定器１０２の閾値が上がる。
したがって、第４図を参照すると、はじめ判定器１０２
の閾値がＶ！であったものを、伝送路符号復号器１０３
の働きによっで閾値を最適値ｖ。
の閾値がＶ！であったものを、伝送路符号復号器１０３
の働きによっで閾値を最適値ｖ。
付近に上げることができ５判定課Ｖ率が最小となる。
−また。はじめ判定器１０２の閾値がｖ３であった場合
、伝送路符号復号器１０３はモード２の不平衡３Ｂ４Ｂ
符号の連続を検出して、第１のスイッチ］０５’ｉ端子
Ｃ−側に閉じ、かつ第２のスイッチ１０６會閉じる。し
たがってｌ−値は最適値ｖ。
、伝送路符号復号器１０３はモード２の不平衡３Ｂ４Ｂ
符号の連続を検出して、第１のスイッチ］０５’ｉ端子
Ｃ−側に閉じ、かつ第２のスイッチ１０６會閉じる。し
たがってｌ−値は最適値ｖ。
伺近逢で下げられる。
第７図は不発明による他の笑Ｐ列全示す凶である。不失
施例は前の実施例Ｖ（おけるスイッチ１０５゜１０６と
積分器１０７ｋｓテイジタルのアップ／ダウンカウンタ
とディジタル／アナログ変換器に置き換えたものである
１本実施例においては、ディジタル化した積分器を使っ
ているために、アナログ槓分器におり−る工うな漏れか
無く、平衡状態たアップ／ダウンカウンタの出力に不揮
性メモリを付加することにより電源断等の場合にも閾値
を保持しておくことが可能になる。
施例は前の実施例Ｖ（おけるスイッチ１０５゜１０６と
積分器１０７ｋｓテイジタルのアップ／ダウンカウンタ
とディジタル／アナログ変換器に置き換えたものである
１本実施例においては、ディジタル化した積分器を使っ
ているために、アナログ槓分器におり−る工うな漏れか
無く、平衡状態たアップ／ダウンカウンタの出力に不揮
性メモリを付加することにより電源断等の場合にも閾値
を保持しておくことが可能になる。
以上詳細に説明したように、不発明による適応検出器は
、伝送路符号語の符号則を利用して判定器の閾値全最適
値に制御するので、ディジタル逓倍に適用した場合一つ
率低減に大きな効果が・肖られる。
、伝送路符号語の符号則を利用して判定器の閾値全最適
値に制御するので、ディジタル逓倍に適用した場合一つ
率低減に大きな効果が・肖られる。
第１図は本発明による笑施例全ＷＸ″ｆ′ブロック図、
第２図は実施例に使用する伝送路符号全説明するための
図％第３図は伝送路符号のモード遷移を説明する図、第
４図は被判定信号の雑音分布を示す線図、第５図は実施
例の動作を説明するための図。 第６図は伝送路符号復号器の一例を示す回路図。 ８７図は本発明による他の実施例を示すブロック図であ
る。 １０１・・・・伝送路符号入力端子、１０２・・・・・
判定器、１０３・・・・・伝送路符号復号器、１０４・
・・・・・出力端子、１０５・・・・・・第１のスイッ
チ、１０６・・・・・・第２のスイッチ、１０７・・・
・・・積分器、７０１・・・・・・判定器出力端子、７
０４・・・・・・直並列変換器。 ７０５．７０６・・・・・メモリ、７０７・・・・切換
スイッチ、７０８・・・・・不平衡検出回路、７１０・
・・・・・不正符号検出器。 一二゛〕゛・ 方ｆ閃 力 ２ 閉 一−２ 方３閃 躬４閉 乃５の 拓６圀 乃７閃
第２図は実施例に使用する伝送路符号全説明するための
図％第３図は伝送路符号のモード遷移を説明する図、第
４図は被判定信号の雑音分布を示す線図、第５図は実施
例の動作を説明するための図。 第６図は伝送路符号復号器の一例を示す回路図。 ８７図は本発明による他の実施例を示すブロック図であ
る。 １０１・・・・伝送路符号入力端子、１０２・・・・・
判定器、１０３・・・・・伝送路符号復号器、１０４・
・・・・・出力端子、１０５・・・・・・第１のスイッ
チ、１０６・・・・・・第２のスイッチ、１０７・・・
・・・積分器、７０１・・・・・・判定器出力端子、７
０４・・・・・・直並列変換器。 ７０５．７０６・・・・・メモリ、７０７・・・・切換
スイッチ、７０８・・・・・不平衡検出回路、７１０・
・・・・・不正符号検出器。 一二゛〕゛・ 方ｆ閃 力 ２ 閉 一−２ 方３閃 躬４閉 乃５の 拓６圀 乃７閃
Claims (1)
- 符号化されたディジタル１百号を受信して再生する検ｉ
ｆ［において、前記符号化されたティジタル信号をある
基準電圧と比較して符号レベルを判定する判定器と、前
記判定器の出力符号の復号および符号則違反情報の出力
を行う符号復号器と、前記符号則違反にしたがって前記
基準電圧が変わる基準電圧発生器とを含む検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19050883A JPS6081948A (ja) | 1983-10-12 | 1983-10-12 | ｍＢｎＢ符号の復号器を有する受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19050883A JPS6081948A (ja) | 1983-10-12 | 1983-10-12 | ｍＢｎＢ符号の復号器を有する受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6081948A true JPS6081948A (ja) | 1985-05-10 |
| JPH0211192B2 JPH0211192B2 (ja) | 1990-03-13 |
Family
ID=16259253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19050883A Granted JPS6081948A (ja) | 1983-10-12 | 1983-10-12 | ｍＢｎＢ符号の復号器を有する受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6081948A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291007U (ja) * | 1988-12-30 | 1990-07-19 |
-
1983
- 1983-10-12 JP JP19050883A patent/JPS6081948A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0291007U (ja) * | 1988-12-30 | 1990-07-19 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0211192B2 (ja) | 1990-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6553448B1 (en) | Method for unit distance encoding of asynchronous pointers for non-power-of-two sized buffers | |
| US4216460A (en) | Transmission and/or recording of digital signals | |
| JPH09181609A (ja) | デジタルデータチャンネル符号化及び復号化装置並びにその方法 | |
| US5508701A (en) | Data conversion method and recording and reproduction apparatus | |
| US6486804B2 (en) | Method of converting a stream of databits of a binary information signal into a stream of databits of a constrained binary channel signal, device for encoding, signal comprising a stream of databits of a constrained binary channel signal, record carrier, method for decoding, device for decoding | |
| JPH0681164B2 (ja) | 符号変調方式 | |
| JPS6081948A (ja) | ｍＢｎＢ符号の復号器を有する受信装置 | |
| EP0058982A1 (en) | Digital device for discriminating between digitized speech signals and data signals | |
| US5854596A (en) | Encoding arrangement and method for encoding (n-1)-bit information words into n-bit channel words and decoding arrangement and method for decoding the channel words into information words | |
| JPH0233221A (ja) | コード変換装置と復号装置 | |
| JPH05334811A (ja) | 再生データ検出方式 | |
| WO1983001141A1 (en) | Encoding and decoding system for binary data | |
| JPS6057774B2 (ja) | 論理演算型ディジタル圧伸器 | |
| JPH06267200A (ja) | 磁気記録信号処理装置 | |
| JPH04312022A (ja) | デジタル信号のデータ流中の直流電圧成分低減のためのコード化方法 | |
| JPS58184650A (ja) | デジタル信号用比率比較装置および２進数の比率の比較判定方法 | |
| JPH0136747B2 (ja) | ||
| JPH0131730B2 (ja) | ||
| JPH05129964A (ja) | デジタルデータのエラー訂正装置 | |
| JP2636870B2 (ja) | ８／９符号変換方法 | |
| KR0185944B1 (ko) | (1,7)변조코드를 이용하는 복호화방법 및 그 장치 | |
| JPS63294133A (ja) | ディジタル変復調方法および回路 | |
| CA1213984A (en) | Variable word length decoder | |
| JPH02119434A (ja) | 符合化回路及び復合化回路 | |
| JPH01252023A (ja) | Ｅｆｍ変調回路 |