JPS6079776A - トンネルトランジスタ - Google Patents
トンネルトランジスタInfo
- Publication number
- JPS6079776A JPS6079776A JP18647183A JP18647183A JPS6079776A JP S6079776 A JPS6079776 A JP S6079776A JP 18647183 A JP18647183 A JP 18647183A JP 18647183 A JP18647183 A JP 18647183A JP S6079776 A JPS6079776 A JP S6079776A
- Authority
- JP
- Japan
- Prior art keywords
- region
- tunnel
- degenerate
- layer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 230000005641 tunneling Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 13
- 239000000969 carrier Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 20
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000012535 impurity Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 235000019988 mead Nutrition 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はトンネル効果の利用により光速に近い速度で動
作するキャリアの流れを外部信号で制御トンネル効果を
利用した３端子装置の最初の提案は、絶縁物（Ｉ）を金
属（Ｍ）ではさんだ”Ｍ Ｉ Ｍ ”構造（文献： Ｉ
、Ｇｉｄｅｖｅｒ Ｐｈｙｓ、Ｒｅｖ、Ｌｅｔ＋、５
Ｐ、１４７，１９６０）であったが、キャリアがトンネ
ルするベース領域が、絶縁物のため、トンネル状態を制
御するベース電極が実現できず、実用化されなかった。
作するキャリアの流れを外部信号で制御トンネル効果を
利用した３端子装置の最初の提案は、絶縁物（Ｉ）を金
属（Ｍ）ではさんだ”Ｍ Ｉ Ｍ ”構造（文献： Ｉ
、Ｇｉｄｅｖｅｒ Ｐｈｙｓ、Ｒｅｖ、Ｌｅｔ＋、５
Ｐ、１４７，１９６０）であったが、キャリアがトンネ
ルするベース領域が、絶縁物のため、トンネル状態を制
御するベース電極が実現できず、実用化されなかった。
その後、金属（Ｍ）と絶縁物（Ｉ）の＼り返し構造であ
る”ＭＩＭＩＭ”構造（文献： Ｃ，Ａ、Ｍｅａｄ。
る”ＭＩＭＩＭ”構造（文献： Ｃ，Ａ、Ｍｅａｄ。
Ｐｒｏｃ、ＩＲＥ、４ｓ、ｐ、３６９，１９ｅｏ）ある
いは、金属（Ｍ） ｆｆｉ半導体（Ｓ）ではさんだ８Ｍ
”構造（文献：Ｄ 、Ｖ 、Ｇｅｐｐｅｒｔ ；Ｐｔｏ
ｃ、’Ｉ ＲＦｅ５ 、 ｐ 、 １６２７ 、１９６
２）などに代表される金属ベーストランジスタの提案が
なされた。ところがこれらはベースの金属部分で生じる
散乱効果、及びベース、コレクタ間のトンネル障壁での
量子力学的反射などのために、コレクタにおけるキャリ
アの収集効率が著しく低下するという基本的問題と、金
属ベースの前後に設計通りのトンネル障壁を作ることが
困難という技術的問題とで、実用化に到っていない。こ
の様な状況から、金属ベースのかわりに、高不純物濃度
の縮退半導体（Ｓ“）をベース領域に用いた”ｓｓ’Ｎ
ｓ” 構造（文献： Ｊ 、Ｍ、 ５ｈａｎｎｏｎ；
Ｉ ＥＥＰｒｏｃ、Ｉ、５ｏＩｉｄ−８ｔａｔｅ ＆
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ。
いは、金属（Ｍ） ｆｆｉ半導体（Ｓ）ではさんだ８Ｍ
”構造（文献：Ｄ 、Ｖ 、Ｇｅｐｐｅｒｔ ；Ｐｔｏ
ｃ、’Ｉ ＲＦｅ５ 、 ｐ 、 １６２７ 、１９６
２）などに代表される金属ベーストランジスタの提案が
なされた。ところがこれらはベースの金属部分で生じる
散乱効果、及びベース、コレクタ間のトンネル障壁での
量子力学的反射などのために、コレクタにおけるキャリ
アの収集効率が著しく低下するという基本的問題と、金
属ベースの前後に設計通りのトンネル障壁を作ることが
困難という技術的問題とで、実用化に到っていない。こ
の様な状況から、金属ベースのかわりに、高不純物濃度
の縮退半導体（Ｓ“）をベース領域に用いた”ｓｓ’Ｎ
ｓ” 構造（文献： Ｊ 、Ｍ、 ５ｈａｎｎｏｎ；
Ｉ ＥＥＰｒｏｃ、Ｉ、５ｏＩｉｄ−８ｔａｔｅ ＆
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ。
１２８、ｐ１３４，１９８１）が提案された。しかし、
これも高濃度のベース領域内でのキャリアの散乱による
速度制限が無視できないため、少しでも改善しようとす
ると極端に厚みのうすいベース領域（約５０〜２００人
以内＞１形成することが不可欠となり、その技術的困難
によって実用化に到って、ない。
これも高濃度のベース領域内でのキャリアの散乱による
速度制限が無視できないため、少しでも改善しようとす
ると極端に厚みのうすいベース領域（約５０〜２００人
以内＞１形成することが不可欠となり、その技術的困難
によって実用化に到って、ない。
゛ 以上の様に、従来提案されたトンネルトランジスタ
では、トンネル効果を利用しても、トンネル障壁以外の
キャリア走行領域（生にベース領域）で散乱などにより
減速してしまう欠点が取り除けなかった。
では、トンネル効果を利用しても、トンネル障壁以外の
キャリア走行領域（生にベース領域）で散乱などにより
減速してしまう欠点が取り除けなかった。
発明の目的
本発明は、トンネル障壁以外のキャリア走行領域での減
速効果をほとんど完全に除去し、極めて高速で動作する
半導体素子を提供することである。
速効果をほとんど完全に除去し、極めて高速で動作する
半導体素子を提供することである。
発明の構成
本発明は、非縮退半導体を縮退半導体ではさんだ構造を
成し、縮退半導体間のトンネル効果を、非縮退半導体領
域で制御し、かつ非縮退半導体領域に於けるキャリアの
移動が、非散乱で行なわれる様に構成されたトランジス
タである。
成し、縮退半導体間のトンネル効果を、非縮退半導体領
域で制御し、かつ非縮退半導体領域に於けるキャリアの
移動が、非散乱で行なわれる様に構成されたトランジス
タである。
以下、図面を参照しながら、本発明の詳細な説明する。
実施例の説明
第１図に本発明の第１の実施例のトランジスタの断面構
造及びエネルギーバンド図を示す。
造及びエネルギーバンド図を示す。
第１図（−）で、縮退状態のｐ＋＋領域１０１はソース
領域、縮退状態のｐ＋−１領域１０２はドレイン領域、
ゲート電極１０３，１０３′は絶縁膜１Ｑ４゜１０４′
を介して電流通路となる非縮退状態のｎ−領域１０５の
電位分布を制御する。各領域の不純物密度は、 ｐ＋″−領域１０１：１０”〜１０２１Ｃ＃＆−５ｐ＋
＋領域１０２：１０１９〜１０２１Ｃ１０２１Ｃ領域１
０５：１０１４〜１０１７ｃｍ、−３ソース・ドレイン
間隔は０．１μ〜１μ 程度である。絶縁膜１０４，１
０４’ は薄い程有効にゲート電圧がｎ−領域１０５に
加わる。
領域、縮退状態のｐ＋−１領域１０２はドレイン領域、
ゲート電極１０３，１０３′は絶縁膜１Ｑ４゜１０４′
を介して電流通路となる非縮退状態のｎ−領域１０５の
電位分布を制御する。各領域の不純物密度は、 ｐ＋″−領域１０１：１０”〜１０２１Ｃ＃＆−５ｐ＋
＋領域１０２：１０１９〜１０２１Ｃ１０２１Ｃ領域１
０５：１０１４〜１０１７ｃｍ、−３ソース・ドレイン
間隔は０．１μ〜１μ 程度である。絶縁膜１０４，１
０４’ は薄い程有効にゲート電圧がｎ−領域１０５に
加わる。
第１図（ｂ）はソース・ドレイン間の熱平衡状態でのエ
ネルギーバンド図である。ｐ＋′°領域１０１゜１０２
は縮退状態なのでフェルミ準位ＥＦは価電子帯にあり、
ｎ−領域１０５は非縮退状態なので、フェルミ準位ＥＦ
は禁止帯にある。（なお、ｎ−領域１０６の厚みは、キ
ャリアの平均自由行程と同等以内に設定するのがよい）
。
ネルギーバンド図である。ｐ＋′°領域１０１゜１０２
は縮退状態なのでフェルミ準位ＥＦは価電子帯にあり、
ｎ−領域１０５は非縮退状態なので、フェルミ準位ＥＦ
は禁止帯にある。（なお、ｎ−領域１０６の厚みは、キ
ャリアの平均自由行程と同等以内に設定するのがよい）
。
この状態で、ソース・ドレイン間に、電圧ｖ２を印加し
た時のエネルギーバンド図を第１図（ｃ）に示す。さら
に、ゲート電極１０３，１０３’とソースの間に電圧ｖ
１ を印加した時のエネルギーバンド図を第１図（→に
示す。この時 ｐ ＋＋領域１０１とｎ−領域１０５と
の間およびｐ＋′１°領域１０２とｎ−領域１０６との
間に、トンネル障壁が形成される。この結果、ｐ＋４領
域１０１の洒電子弗の′亀子はトンネル効果によりｎ−
領域１０６に侵入しｎ−領域１０５内で非散乱走行の後
、再び、トンネル効果によりｐ＋＋領域１０２の価電子
帯に到達する。
た時のエネルギーバンド図を第１図（ｃ）に示す。さら
に、ゲート電極１０３，１０３’とソースの間に電圧ｖ
１ を印加した時のエネルギーバンド図を第１図（→に
示す。この時 ｐ ＋＋領域１０１とｎ−領域１０５と
の間およびｐ＋′１°領域１０２とｎ−領域１０６との
間に、トンネル障壁が形成される。この結果、ｐ＋４領
域１０１の洒電子弗の′亀子はトンネル効果によりｎ−
領域１０６に侵入しｎ−領域１０５内で非散乱走行の後
、再び、トンネル効果によりｐ＋＋領域１０２の価電子
帯に到達する。
ｎ−領域１０５は、散乱を避けるため不純物ｎ度はでき
るだけ小さい方が望ましい。一つの極限は、真性状態で
あり、その領域ｆ：ｉ領域とすれば、ｐｎｐ トランジ
スタより、ｐ＋ ＋ ｔ ｐ＋’Ｆ トランジスタの方
が、高速動作には有利である。
るだけ小さい方が望ましい。一つの極限は、真性状態で
あり、その領域ｆ：ｉ領域とすれば、ｐｎｐ トランジ
スタより、ｐ＋ ＋ ｔ ｐ＋’Ｆ トランジスタの方
が、高速動作には有利である。
なお、第１図（ψから分かる様に、本実施例において、
ｎ−領域１０５の厚みが極めて薄くなる（約５０八）と
、共鳴トンネル現象によるキャリア伝導も可能となる。
ｎ−領域１０５の厚みが極めて薄くなる（約５０八）と
、共鳴トンネル現象によるキャリア伝導も可能となる。
第２図に、本発明の第２の実施例のトランジスタの断面
構造及びエネルギーバンド図を示す。
構造及びエネルギーバンド図を示す。
第２図（ａ）で、縮退状態のｐ＋＋＋＋２０１はソース
領域、縮退状態のｎ＋＋＋＋２０２はドレイン領域、ゲ
ート電極２０３，２０３’は、絶縁膜２０４゜２０４′
を介して電流通路となる非縮退状態のｎ−領域２０６の
電位分布を制御する。各領域の不純物密度は、 ゛ ｐ＋＋＋＋２０１：１０”〜１ｏ２１ら一５ｎ＋＋領域
２０２：１０１９〜１０２１ＣＢ−３ｎ−領域２ｏ６：
１０１４〜１ｏ１７Ｃ胤−３第２図（ｂｌは、熱平衡状
態に於けるソース・ドレイン間のエネルギーバンド図を
示す。ｐ＋＋＋＋２０１は縮退状態なので、フェルミ準
位ＥＦは価電子帯にあり ｐ＋ ４’領域２０２も、縮
退状態なのでフェルミ準位ＥＦは伝導帯にあり、ｎ−領
域２ｏ６は非縮退状態なので、フェルミ準位ＥＦハ餐止
帯にある。（なお、ｎ−領域２０５の厚みは、キャリア
の平均自由行程と同等以内Ｏ・ご設定するのがよい。） この状態で、ソース・ドレイン間し′こ、屯田ｖ２を印
加した時のエネ・レギー・くノド［スか弔２ ニー４（
ｃ）である。さらに、ゲート電極２０３，２０３’とソ
ースの間に電圧ｖ１ヲ印加した時のエネルギーノくノド
図を第２図（→に示す。この時、ｐ＋１領域２０１とｎ
−領域２０５との間にトンネル障壁が形成される。この
結果、ｐ＋４領域２０１の価電子帯の電子は、トンネル
効果により、ｎ−領域２０５に侵入し、非散乱走行状態
でｎ＋４−領域２０２の伝導帯に到達する。
領域、縮退状態のｎ＋＋＋＋２０２はドレイン領域、ゲ
ート電極２０３，２０３’は、絶縁膜２０４゜２０４′
を介して電流通路となる非縮退状態のｎ−領域２０６の
電位分布を制御する。各領域の不純物密度は、 ゛ ｐ＋＋＋＋２０１：１０”〜１ｏ２１ら一５ｎ＋＋領域
２０２：１０１９〜１０２１ＣＢ−３ｎ−領域２ｏ６：
１０１４〜１ｏ１７Ｃ胤−３第２図（ｂｌは、熱平衡状
態に於けるソース・ドレイン間のエネルギーバンド図を
示す。ｐ＋＋＋＋２０１は縮退状態なので、フェルミ準
位ＥＦは価電子帯にあり ｐ＋ ４’領域２０２も、縮
退状態なのでフェルミ準位ＥＦは伝導帯にあり、ｎ−領
域２ｏ６は非縮退状態なので、フェルミ準位ＥＦハ餐止
帯にある。（なお、ｎ−領域２０５の厚みは、キャリア
の平均自由行程と同等以内Ｏ・ご設定するのがよい。） この状態で、ソース・ドレイン間し′こ、屯田ｖ２を印
加した時のエネ・レギー・くノド［スか弔２ ニー４（
ｃ）である。さらに、ゲート電極２０３，２０３’とソ
ースの間に電圧ｖ１ヲ印加した時のエネルギーノくノド
図を第２図（→に示す。この時、ｐ＋１領域２０１とｎ
−領域２０５との間にトンネル障壁が形成される。この
結果、ｐ＋４領域２０１の価電子帯の電子は、トンネル
効果により、ｎ−領域２０５に侵入し、非散乱走行状態
でｎ＋４−領域２０２の伝導帯に到達する。
ｎ−領域２０５は、散乱を避けるため、不純物密度はで
きるだけ小さい方が望ましい。その場合の極限は、真性
状態であり、その領域をｉ領域とすれば、 ＋＋ ｎ”
ｎ＋ ＋ ） ラｙジスタヨリ、ｐ＋ ’Ｆ ｉｎ＋
’−トランジスタの方が高速動作には有利となる０これ
捷で、ゲートはもっばら絶縁ゲート型で説明して来たが
、接合ゲート、シヨ・ノドキーゲートでも、本発明のト
ランジスタは構成できる。
きるだけ小さい方が望ましい。その場合の極限は、真性
状態であり、その領域をｉ領域とすれば、 ＋＋ ｎ”
ｎ＋ ＋ ） ラｙジスタヨリ、ｐ＋ ’Ｆ ｉｎ＋
’−トランジスタの方が高速動作には有利となる０これ
捷で、ゲートはもっばら絶縁ゲート型で説明して来たが
、接合ゲート、シヨ・ノドキーゲートでも、本発明のト
ランジスタは構成できる。
第３図が、接合ゲート型の例であるｏｐ＋領域３０２．
３０２’がゲート領域で、ゲート電極３０１゜３０１′
に逆方向電圧を印加して、導通状態を実現する。
３０２’がゲート領域で、ゲート電極３０１゜３０１′
に逆方向電圧を印加して、導通状態を実現する。
第４図が、ショットキーゲート型の例であるＯｎ−領域
１０６にゲート電極４０１，４０１’が直接設けられて
いる。
１０６にゲート電極４０１，４０１’が直接設けられて
いる。
第５図、第６図は、本発明のトランジスタの具体的構造
をあられし、第１図に対応する。各領域の番号も第１図
に対応する。
をあられし、第１図に対応する。各領域の番号も第１図
に対応する。
第６図は、だて型構造を示す。ｐ＋＋＋＋１０１にはソ
ース電極５０１が、ｐ＋１領域１０２にはドレイン電極
６０２が設けられている。絶縁膜１０４は、Ｓｔ ｆあ
れば、Ｓｉｏ２．Ｓｉ３Ｎ４．Ａｌ２Ｏ３すど、ＧａＡ
ｓであればＧａ０ｘＮｙ舎Ｓｉ３Ｎ４、Ａｌ２Ｏ３など
を用いればよい。
ース電極５０１が、ｐ＋１領域１０２にはドレイン電極
６０２が設けられている。絶縁膜１０４は、Ｓｔ ｆあ
れば、Ｓｉｏ２．Ｓｉ３Ｎ４．Ａｌ２Ｏ３すど、ＧａＡ
ｓであればＧａ０ｘＮｙ舎Ｓｉ３Ｎ４、Ａｌ２Ｏ３など
を用いればよい。
第６図は、よこ型構造を示す。ｐ＋′１領域１０１には
ソース電極６０１．’ｐ”＋領域１０２にはドレイン電
極６０２が設けられている０ 以上、本発明の実施例は、キャリアを電子とした場合に
ついて示したが、キャリアを正札どしてもよいことは勿
論であり、その時はトランジスタを構成する各領域の導
電型を反対にすればよい。
ソース電極６０１．’ｐ”＋領域１０２にはドレイン電
極６０２が設けられている０ 以上、本発明の実施例は、キャリアを電子とした場合に
ついて示したが、キャリアを正札どしてもよいことは勿
論であり、その時はトランジスタを構成する各領域の導
電型を反対にすればよい。
発明の効果
本発明によれば、
■ 電子の波動性を示すトンネル効果を使っているので
、動作速度が極めて速い。（波動性による電子の移動速
度は光速に等しい０）■ 不純物密度が高いので温度及
び周囲条件に影響を受けない安定な特性をもつ。
、動作速度が極めて速い。（波動性による電子の移動速
度は光速に等しい０）■ 不純物密度が高いので温度及
び周囲条件に影響を受けない安定な特性をもつ。
■ 消費電力が少ない。
■ 本質的に低雑音である。
■ 構造が簡単な為、微細化に有利である３゜という様
な、特徴を有するため、実用的価値大なるものである。
な、特徴を有するため、実用的価値大なるものである。
第１図（ａ）は本発明の第１の実施例のトランジスタの
概略断面構造図、同（ｂ）は熱平衡状態のエネルギーバ
ンド図、同（Ｃ）はソース・ドレイン間に電圧■２を印
加した時のエネルギーバンド図、同（山は導通状態にお
けるエネルギーバンド図、第２図（−）は本発明の第２
の実施例のトランジスタの概略断面構造図、（ｂｌは熱
平衡状態のエネルギーバンド図、同（Ｃ）はソース・ド
レイン間に電圧ｖ２を印加した時のエネルギーバンド図
、同（→は導通状態におけるエネルギーバンド図、第３
図は上記第１の実施例のゲート部をｐ−ｎ接合ゲートと
した場合の断面構造図、第４図は弗１の実施例のゲート
部をショットキー接合ゲートとした場合の断面構造図、
第６図は第１の実施例をだて型構造で具体化した場合の
断面構造図、第６図は第１の実施例をよと型構造で具体
化した場合の断面構造図である。 １０１．１０２．２０１．２０２・・川・縮退半導体、
１０６，２０５・・・・・・非縮退半導体、１０３゜２
０３．３０１．４０１．１０３’、２０３’・・−・−
・ゲート電極、１０４ 、１０４’、 ２０４ 、２０
４’・・・＝・絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ＠ ２ 図 第６図
概略断面構造図、同（ｂ）は熱平衡状態のエネルギーバ
ンド図、同（Ｃ）はソース・ドレイン間に電圧■２を印
加した時のエネルギーバンド図、同（山は導通状態にお
けるエネルギーバンド図、第２図（−）は本発明の第２
の実施例のトランジスタの概略断面構造図、（ｂｌは熱
平衡状態のエネルギーバンド図、同（Ｃ）はソース・ド
レイン間に電圧ｖ２を印加した時のエネルギーバンド図
、同（→は導通状態におけるエネルギーバンド図、第３
図は上記第１の実施例のゲート部をｐ−ｎ接合ゲートと
した場合の断面構造図、第４図は弗１の実施例のゲート
部をショットキー接合ゲートとした場合の断面構造図、
第６図は第１の実施例をだて型構造で具体化した場合の
断面構造図、第６図は第１の実施例をよと型構造で具体
化した場合の断面構造図である。 １０１．１０２．２０１．２０２・・川・縮退半導体、
１０６，２０５・・・・・・非縮退半導体、１０３゜２
０３．３０１．４０１．１０３’、２０３’・・−・−
・ゲート電極、１０４ 、１０４’、 ２０４ 、２０
４’・・・＝・絶縁膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ＠ ２ 図 第６図
Claims (1)
- （１）非縮退状態の半導体から成る第１層の対向側に、
縮退状態の半導体から成る第２層及び弗３層を有する単
結晶半導体を用い、前記第１層に電圧が印加された時に
、前記第２層と第１層は、量子力学的トンネル現象を示
す様な障壁が形成されることを特徴とするトンネルトラ
ンジスタ。 （′４ ｍ１層が真性半導体であることを特徴とする特
許請求の範囲第１項記載のトンネルトランジスタ。 （，１層２層と第３層が同一導電型であることを特徴と
する特許請求の範囲ｇ１項記載のトンネルトランジスタ
。 （４第２層と弔３層が反対導電型であることを特徴とす
る特許請求の範囲第１項記載のトンネルトランジスタ。 （時 第２層と第３層の間に共鳴トンネル現象が生しる
ことを特徴とする特許請求の範囲第３項記載のトンネル
トランジスタ。 （→ 第１層内のキャリア走行が非散乱であることを特
徴とする特許請求の範囲第１項記載のトンネルトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18647183A JPS6079776A (ja) | 1983-10-05 | 1983-10-05 | トンネルトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18647183A JPS6079776A (ja) | 1983-10-05 | 1983-10-05 | トンネルトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6079776A true JPS6079776A (ja) | 1985-05-07 |
Family
ID=16189051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18647183A Pending JPS6079776A (ja) | 1983-10-05 | 1983-10-05 | トンネルトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6079776A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4969019A (en) * | 1987-08-27 | 1990-11-06 | Texas Instruments Incorporated | Three-terminal tunnel device |
| US5834793A (en) * | 1985-12-27 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor devices |
-
1983
- 1983-10-05 JP JP18647183A patent/JPS6079776A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834793A (en) * | 1985-12-27 | 1998-11-10 | Kabushiki Kaisha Toshiba | Semiconductor devices |
| US4969019A (en) * | 1987-08-27 | 1990-11-06 | Texas Instruments Incorporated | Three-terminal tunnel device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773487B2 (ja) | トンネルトランジスタ | |
| JPS6127681A (ja) | 超格子構造のチヤネル部をもつ電界効果トランジスタ | |
| Madan et al. | Mathematical modeling insight of hetero gate dielectric-dual material gate-GAA-tunnel FET for VLSI/analog applications | |
| JPH0258773B2 (ja) | ||
| US3263095A (en) | Heterojunction surface channel transistors | |
| JP2722885B2 (ja) | 電界効果トランジスタ | |
| JPS6079776A (ja) | トンネルトランジスタ | |
| JPS60245168A (ja) | トンネルトランジスタ | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JP3301888B2 (ja) | 電界効果型半導体装置 | |
| JPS6292368A (ja) | 半導体装置 | |
| JPH05206152A (ja) | トンネルトランジスタ | |
| JPH0452631B2 (ja) | ||
| JPS63124467A (ja) | 半導体装置 | |
| JPH0371775B2 (ja) | ||
| JPH0337737B2 (ja) | ||
| JPH0261149B2 (ja) | ||
| JPS6393160A (ja) | 超高速半導体装置 | |
| JP2925566B2 (ja) | 超電導トランジスタ | |
| JP2936871B2 (ja) | トンネリング電界効果トランジスタ | |
| JPH0452632B2 (ja) | ||
| JPS6244698B2 (ja) | ||
| JP2876749B2 (ja) | 半導体装置 | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH05175514A (ja) | トンネルトランジスタ |