JPS6079175U - 導通非導通検出器 - Google Patents
導通非導通検出器Info
- Publication number
- JPS6079175U JPS6079175U JP17118683U JP17118683U JPS6079175U JP S6079175 U JPS6079175 U JP S6079175U JP 17118683 U JP17118683 U JP 17118683U JP 17118683 U JP17118683 U JP 17118683U JP S6079175 U JPS6079175 U JP S6079175U
- Authority
- JP
- Japan
- Prior art keywords
- conduction
- pin number
- output
- continuity
- side pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
図はこの考案の実施例で第1図a、 bはドライバ回路
とレシーバ回路の接続図、第2図はスキャン関連部のブ
ロック図、第3図はフローチャート、第4図はこの考案
の全体のブロック図である。又第5図は説明のための一
部結線図である。 図で1は被検査物、2はドライ六回路、3はし
□シーバ回路、4はデマルチプレクサ、5はデータセレ
クタ、6a〜6dはデコーダ、7は人出ロインタフエー
スチップ、8はデータバス、9はアドレスバス、10は
8ビットCPU、 l 2はキーボード。 補正 昭58.12.19 実用新案登録請求の範囲を次のように補正する。 @実用新案登録請求の範囲 (1)高電圧TTLを用いるドライバ回路と、C2MO
3或はCMO3により構成されるレシーバ回路とを多数
ピンの導通非導通の被検出物の入力側と出力側とに対応
数毎に夫々配して、8ピツとcpuの記憶容量の下で対
応関数記憶式アルゴリズムを用いて導通非導通の誤配線
を検出するようにしたことを特徴とする導通非導通検出
器。 (2)対応関数記憶式アルゴリズムとしてはレシーバ回
路にHレベルが起りうるドライバ回路のピン番号をTD
O,(i≧1)とし、i=1から順次ROMに記憶しD
IにHレベルが起りうるDIのピン番号をTDI、(j
≧11≦TDIj≦(DIピン最大値)〕とし、i=1
から順次ROMに記憶しTDo、とTDIjを連結する
関数もFLk(k=i) =min (l j ] t
J L)、FUk(k=i)=mx (、m l m
t J I +)但しJl、= (j l TDO
。 に対応するTDIJの各j)と定義して、ROM上に記
憶し前処理として行い正解リストを作成し、キーボード
による所望のスキャデ範囲の設定、出力側ピン番号並び
に入力側ピン番号の初期設定、出力すべき番号の可否決
定出力された信号の入力側ピン番号への戻りの有無の判
定等を行いうるようにしたことを特徴とする実用新案登
録請求の範囲第1項記載の導通非導通検出器。
とレシーバ回路の接続図、第2図はスキャン関連部のブ
ロック図、第3図はフローチャート、第4図はこの考案
の全体のブロック図である。又第5図は説明のための一
部結線図である。 図で1は被検査物、2はドライ六回路、3はし
□シーバ回路、4はデマルチプレクサ、5はデータセレ
クタ、6a〜6dはデコーダ、7は人出ロインタフエー
スチップ、8はデータバス、9はアドレスバス、10は
8ビットCPU、 l 2はキーボード。 補正 昭58.12.19 実用新案登録請求の範囲を次のように補正する。 @実用新案登録請求の範囲 (1)高電圧TTLを用いるドライバ回路と、C2MO
3或はCMO3により構成されるレシーバ回路とを多数
ピンの導通非導通の被検出物の入力側と出力側とに対応
数毎に夫々配して、8ピツとcpuの記憶容量の下で対
応関数記憶式アルゴリズムを用いて導通非導通の誤配線
を検出するようにしたことを特徴とする導通非導通検出
器。 (2)対応関数記憶式アルゴリズムとしてはレシーバ回
路にHレベルが起りうるドライバ回路のピン番号をTD
O,(i≧1)とし、i=1から順次ROMに記憶しD
IにHレベルが起りうるDIのピン番号をTDI、(j
≧11≦TDIj≦(DIピン最大値)〕とし、i=1
から順次ROMに記憶しTDo、とTDIjを連結する
関数もFLk(k=i) =min (l j ] t
J L)、FUk(k=i)=mx (、m l m
t J I +)但しJl、= (j l TDO
。 に対応するTDIJの各j)と定義して、ROM上に記
憶し前処理として行い正解リストを作成し、キーボード
による所望のスキャデ範囲の設定、出力側ピン番号並び
に入力側ピン番号の初期設定、出力すべき番号の可否決
定出力された信号の入力側ピン番号への戻りの有無の判
定等を行いうるようにしたことを特徴とする実用新案登
録請求の範囲第1項記載の導通非導通検出器。
Claims (2)
- (1)高電圧TTLを用いるドライバ回路と、C2MO
8或はCMO8により構成されるレシーバ回路とを多数
ピンの導通非導通の被検出物の入力側と出力側とに対応
数毎に夫々配して、8ピツ)CPUの記憶容量の下で対
応関数記憶式アルゴリズムを用いて導通非導通の誤配線
を検出するようにしたことを特徴とする導通非導通検出
器。 - (2)対応関数記憶式アルゴリズムとしてはレシーバ回
路にHレベルが起りうるドライバ回路のピン番号をTD
O,(i≧1)とし、i=1から順次ROMに記憶しD
IにHレベルが起りうるDIのピン番号をTDIJ(j
≧11≦TDIJ≦(DIピン最大値)〕とし、j=1
から順次ROMに記憶しTDO,とTDI、を連結する
関数もFLk(k=:1 ) =min (l l l
EJI)、FIJk(k= i ) =max 、(
m I m t Jl)但しJl、= (j l TD
O,に対応するTDI、の各j)と定義して、ROM上
に記憶し前処理として行い正解リストを作成し、キーボ
ードによる所望のスキャン範囲の設定、出力側ピン番号
並びに入力側ピン番号の初期設定、出力すべき番号の可
否決定出力された信号の入力側ピン番号への戻りの有無
の判定等を行いうるようにしたことを特徴とする実用新
案登録請求の範囲第1項記載の導通非導通検出器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17118683U JPS6079175U (ja) | 1983-11-07 | 1983-11-07 | 導通非導通検出器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17118683U JPS6079175U (ja) | 1983-11-07 | 1983-11-07 | 導通非導通検出器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6079175U true JPS6079175U (ja) | 1985-06-01 |
Family
ID=30373491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17118683U Pending JPS6079175U (ja) | 1983-11-07 | 1983-11-07 | 導通非導通検出器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6079175U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015094700A (ja) * | 2013-11-13 | 2015-05-18 | 古河電気工業株式会社 | 挿入作業補助装置及び挿入作業補助方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5934367B2 (ja) * | 1977-12-20 | 1984-08-22 | 東芝テック株式会社 | 電気掃除機 |
-
1983
- 1983-11-07 JP JP17118683U patent/JPS6079175U/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5934367B2 (ja) * | 1977-12-20 | 1984-08-22 | 東芝テック株式会社 | 電気掃除機 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015094700A (ja) * | 2013-11-13 | 2015-05-18 | 古河電気工業株式会社 | 挿入作業補助装置及び挿入作業補助方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870005533A (ko) | 비데오 신호용 영상 운동 검출기 | |
KR920008622A (ko) | 전주사회로용 자동 위치설정 및 경로지정 배치를 최적화시키기 위한 방법 및 장치 | |
JPS60261148A (ja) | 半導体装置 | |
KR920015385A (ko) | 쌍방향 입출력단자용 바운더리 스캔셀 | |
WO1988001079A3 (en) | Signal processing | |
JPS6079175U (ja) | 導通非導通検出器 | |
US20090160456A1 (en) | Device for inspecting soldering spots in a storage battery | |
JPH08248102A (ja) | 電子回路の機能検査回路および方法 | |
JPS6470880A (en) | Digital image processor | |
KR890002141Y1 (ko) | 16비트 dma콘트롤러의 32비트 데이타 신호 전송장치 | |
JP2826389B2 (ja) | 半導体メモリ装置 | |
JPS60192343A (ja) | 半導体集積回路 | |
EP0186589A2 (en) | Routing element | |
JPH0438483A (ja) | 回路基板検査方法 | |
JP2682004B2 (ja) | ディジタル集積回路 | |
JPS592134A (ja) | 通信制御装置のバスインタフエ−ス回路 | |
JPS6347831A (ja) | マイクロコンピユ−タ | |
JPS6093508A (ja) | プロセス信号の入出力方法 | |
JPS5912000B2 (ja) | 半導体記憶装置 | |
JPS6150351B2 (ja) | ||
JPH0776781B2 (ja) | 回路基板検査装置 | |
JPH0567185B2 (ja) | ||
JPS61223514A (ja) | マイクロプロセツサ応用機器 | |
JPS6055590A (ja) | プリント基板ユニット選択方式 | |
JPH04171558A (ja) | 記憶装置 |