JPS6076844A - フルブレ−クイン回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はフルブレークイン回路に係わ９、特に複数の相
手側に適用できるフルブレークイン回路に関する。

一般に無線通信機に設けられるフルブレークイン回路は
第１図に示す如く、キーイング継電器４および送受信切
換継電器５で構成される。電鍵２または自動送信装置３
等の符号送出装置１から例えばノα符号（短点または長
点からなるキー信号）が送出されると電鍵２押下状態で
キーイング継電器４並びに送受信切換継電器５が動作す
る。送信信号発生回路６で発生した送信信号は前段増幅
器７、キーイング継電器４のメーク接点４　ｂ　ｓ可動
接点４ｃ、終段高周波送信電力増幅器８、送受信切換継
電器５０メ一ク接点５ｂ、可動接点５ｃを経由してアン
テナ９から電波として放射される。電鍵２を戻してスペ
ース状態にするとキーイング継電器４並びに送受信切換
継電器５が復旧する。この時点でアンテナ９、送受信切
換継電器５の可動接点５ｃ、ブレーク接点５ａ１受信回
路１０、スピーカ１１の受信系が確立される。相手側か
ら本機側へ送出されたブレーク信号は、確立された受信
系を経由して可聴信号または可視信号に変換される。可
聴信号または可視信号をモニタするとブレーク信号受信
側即ち本機側は送信全停止し、ブレーク信号送信側即ち
相手側は本機側の送信停止を確認してからコーサイン等
の相手側識別符号と共に本機側へ本文を送出する。

上述した従来のフルブレークイン回路は本機側受信系の
確立、相手側から本機側へのブレーク信号送出、本機側
のブレーク信号受信、本機側における受信されたブレー
ク信号の認識、本機側におけるブレーク信号の認識によ
り相手側への送信停止、相手側による本機側からの送信
停止の認識、相手側から本機側へのブレーク信号停止、
相手側から本機側へ相手側識別情報の送信並びに本文の
送信等本機側と相手側との間における送受信シーケンス
がある。この送受信シーケンスは交信する２局間におけ
る無効送信を防止するためのもので、複数の相手側に対
して自動送信装置３等で送信する場合には送受信シーケ
ンスが混乱し無効送信を防止できない欠点を有している
。

本発明は上述した点にかんがみなされたもので１複数の
相手側との間でブレーク信号に係わる送受信シーケンス
が適正に維持できるフルブレークイン回路を提供するこ
とを目的とする。

本発明になるフルブレークイン回路は相手側から本機側
へ送出されるブレーク信号に変調波を使用している。そ
れぞれの相手側には搬送周波数と信号周波数の組合せか
らなる変調波がブレーク信号として割当てられる。本機
側のフルブレークイン回路はスペース時を計数する計数
手段が設けである。この計数手段の計数値に応じて受信
周波数を変更し、変更された受信周波数でブレーク信号
に係わる搬送周波数を検出するようになっている。

搬送周波数が検出されたとき同時に信号周波数を識別し
相手側に割当てられたブレーク信号を識別できるように
なっている。計数手段の一巡周期で相手側のブレーク信
号に係わる搬送周波数をカバーすればそれぞれの信号周
波数をサブデータとして相手側を識別することができる
。

以下、本発明によるフルブレークイン回路の一実施例を
第２図によシ説明する。

第２図と第１図で同一のものには同一符号を付しである
から説明を省略する。

第２図において、１３はパルスエツジ検出器である。パ
ルスエツジ検出器１３は符号送信装置１から送出される
長・短からなる符号の立下シ側エツジを検出する。立下
り側エツジを検出すると計数回路工４へ計数ノルスを出
力する。計数回路１４はリングカウンタで形成され計数
ノ９ルスを計数する。計数値はデコーダ１９でデコード
される。デコーダ１９の出側と周波数切換継電器に、〜
Ｋ　ｎとは並列布線されデコードされた計数値は時分割
ノクルスとして周波数切換継電器に、−Ｋｎへ送出され
る。周波数切換継電器に１〜Ｋｎが動作すると閉路され
た常開接点を経由してローカル信号Ｆ１〜Ｆｎが混合器
１２のローカル側へ送出される。選択されたローカル信
号Ｆ１〜Ｆｎにオロ当する受信周波数ｆ１〜ｆｎのブレ
ーク信号を受信すると信号周波数ａ−ｍが多周波付号受
信器１５へ送出される。多周波符号受信器１５は複数の
並置されたバンドパスフィルタで桁成されバンドパスフ
ィルタを通過した信号周波数ａ−Ｌｍに相当する情報を
ブレーク信号に係わるサブデータとしてデータレジスタ
１６へ送出する。一方、引数回路１４の計数値はデコー
ダ１９およびアドレスレジスタ１７へ送出されており、
アドレスレジスター７へ入力された計数値はＲＡＭ　１
８のアドレスデータとなる。アドレスデータはデコーダ
１９の出力側の時分割ノぞルヌで駆動される周波数切換
継電器に１〜Ｋｎに対応している。つ−１ニジ受信周波
数ｆ１〜Ｉｎに係わる搬送周波数とアドレスデータとは
１対１で対応しているのでアドレスデータが搬送周波数
に関するデータ即ちブレーク信号のメインデータとなる
。ＲＡＭ　１８はアドレスレジスター７で指定されたア
ドレスへデータレジスター６で形成されたデータを書き
込まれる。曹き込み動作は言１敬回路１４の動作に同期
する。アドレスデータおよび記憶されたデータの組合せ
は受信周波数ｆ。

〜ｆｎと信号周波数、〜ｍの符号ｆ１〜ｆｎとイ〕゛号
、〜ｍの組合せに置換えられ、ｆａ、ｆ、５・・・ｆｓ
ｍ”　２ａ　、　ｆｉｂ””２ｍ’　””　ｆｎａ　”
ｎｂ　””ｎ＋ｎ’のｎＸｍ個のブレーク信号が編成さ
れる。ＲＡＭ　１８のブレーク信号に係わるメインデー
タおよびサブデータは別に設けられたＲＯＭ　（図示さ
れてない）のアドレスデータに用いられＲＯＭで検索さ
れた相手側情報（コールサイン、設置場所等）によシブ
レーク信号発信者を識別する。

ここで、相手側に割当てられたブレーク信号が「ｆ２ｃ
」の組合せとすると、計数回路１４の計数値によシ周波
数切換継電器に２が動作したとき受信周波数１２を受信
する。このときの信号周波数は「ｃ」であるからＲＡＭ
　１８の２番地のａ、ｂ。

Ｃ・・・ｍのｒａＪの位置が「１」とな、ｌ　ｒ　００
１００−Ｊが書き込まれる。計数回路１４のつぎの周期
で引続きブレーク信号が相手側から送信されているとｒ
ｏｏｌｏｏ・・・」は変化しない。ブレーク信号の送信
が停止しているときはｒｏｏｏｏ・・・」に書き換えら
れる。

なお、上記ブレーク信号によシ自動的に自動送信装置３
からの送信を中断するようにしてもよい。

また、所定の数取上のブレーク信号を計算した場合にの
み送信を中断するよう構成してもよい。

本発明によるフルブレークイン回路は搬送周波数並びに
信号周波数の組合せで編成された識別信号を割付けられ
た相手側から本機へ送出された上記識別信号を検出する
検出手段と、識別信号に係わる情報を記憶する記憶手段
とを具備した構成としであるから組合せ以外の受信信号
は感知しないところに特長を有している。このため、ブ
レーク信号が本機側の錠を開くだめの鍵となシブレーク
信号送受信の信頼性を向上する効果がある。したがって
複数相手側に対して自動送信する場合、自動送信の中断
、続行を相手側の制御に依存させても誤動作等による送
受信シーケンスの混乱を惹起しない。

【図面の簡単な説明】

第１図は従来のフルブレークイン回路のブロック図、第
２図は本発明になるフルブレークイン回路の一実施例を
示すブロック図である。図中符号１は符号送信装置、２
は電鍵、３は自動送信装置、４はキーイング継電器、５
は送受信切換継電器、６は送信信号発生回路、７は前段
増幅器、８は終段高周波送信電力増幅器、９はアンテナ
、１ｏは受信回路、１１はスピーカ、１２は混合器、１
３はパルスエツジ検出器、１４は計数回路、１５は多周
波符号受信器、１６はデータレジスタ、１７はアドレス
レジスタ、１９はデコーダ、Ｋ□〜Ｋｎは周波数切換継
電器、Ｆ□〜Ｆｎはローカル信号である。 特許出願人　八重州無線株式会社 第　１Ｆ！！Ｊ

Claims (1)

【特許請求の範囲】
1. １、　マーク並びにスペースからなる符号を生成する符
   号送信手段と、相手側から本機側へ送出されるブレーク
   信号をスペース時に受信する受信回路と、符号送信手段
   の動作に応じて受信回路を送信回路へ切換える送受信切
   換回路と、全具備したフルブレークイン回路において、
   搬送周波数並びに信号周波数の組合せで編成された識別
   信号を割付けられた相手側から本機側へ送出される上記
   識別信号を上記スペース時にブレーク信号として検出す
   る検出手段と、相手側が割付けられた上記識別信号に係
   わる情報を記憶する記憶手段と、全具備し記憶された情
   報に応じてブレーク信号を送出した相手側を識別するよ
   う構成したことを特徴とするフルブレークイン回路。