JPS6075957A - 母線群選択制御方式 - Google Patents

母線群選択制御方式

Info

Publication number
JPS6075957A
JPS6075957A JP18384783A JP18384783A JPS6075957A JP S6075957 A JPS6075957 A JP S6075957A JP 18384783 A JP18384783 A JP 18384783A JP 18384783 A JP18384783 A JP 18384783A JP S6075957 A JPS6075957 A JP S6075957A
Authority
JP
Japan
Prior art keywords
bus group
bus
synchronizing signal
signal line
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18384783A
Other languages
English (en)
Other versions
JPH059820B2 (ja
Inventor
Kunio Fukuhara
福原 邦男
Yukima Suzuki
鈴木 幸馬
Yutaka Nakatani
豊 中谷
Koyo Oyama
尾山 幸洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP18384783A priority Critical patent/JPS6075957A/ja
Publication of JPS6075957A publication Critical patent/JPS6075957A/ja
Publication of JPH059820B2 publication Critical patent/JPH059820B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は多重化接続された母線群に接続された端末処理
装置が動作指示を受ける母線群の選択な伽実に行なうこ
とのできる母線群選択制御方式に関する。
(2)技術の背京 近年マイクロコンピュータの発達に伴ない、負荷分散シ
ステムを安価に構成することが可能になっている。この
ようなシステムの場合、システム全体を制御する中央処
理装置と端末処理装置間を母線群により接続し、動作指
示を行なうことが多(、また(i頼性向上のため母線群
は少なくとも二重化され、端末処理装置′は片系の母線
群が障害のときも他系の母線群からの動作指示を確実に
実行できる構成とすることが必要である。即ち第1図に
示すように中央処理装置(1)に対し複数の端末処理装
f&(2−1)(2−2)・・・(2−n)が二重化さ
れた母線群(5) (Elを介して接続されている。
端末処理装置(2−1)等には母線群選択回路(3)と
情報処理1g1* (4)を有し、母線群はそれぞれ1
本の同期信号線と複数本のデータ信号線とで形成される
。第1図において中央処理装置(1)は母線群の片系に
障害のあったときも他系の母線群により動作指示ができ
るように母線群選択の制御方式が必要である。
(3)従来技術と問題点 第1図に示す構成の各pムを末処理装fl(2−1)等
には母線g選択回路(3)があり、該選択回路(3)と
しては両系母線群(5)(6)をワイヤードオア接続し
ている構成を有する場合と、第1図に破線で示す母線有
効信号線(力を設ける場合とがあった。前者では一方の
母線群中の信号が1つでもスタック障害を起したとき、
他系のm線群からの動作指示も不可になるという欠点が
あった。また後者では母線有効信号線の制御のためのハ
ードウェアiが増加し更に母線有効信号がスタック障害
になった場合には他系の母線群からの動作指示が不可に
なるという欠点がある。
(4)発明の目的 本発明の目的は前述の欠点を改善し、複数の母線群のう
ち1つの群におけるスタック障害があったとぎ他の母線
群により動作指示ができるように構成した母線群選択制
御方式を提供するととKある。
(5)発明の構成 前述の目的を達成するため本発明の構成は、中央処:l
!M装置と端末処理装置間を複数本のデータ信号と1本
の同期信号線で形成する母線群を多生化接続し、中央処
理装置からの指示により動作するシステムで前記端末処
理装置が母線群を選択する制御方式において、前記端末
処理装置には各母線群の同期信号線上の同期信号のレベ
ル変化を検出する手段と、レベル変化を採用微検出した
同期信号線を含む母線群を選択する手段と、同期信号に
レベル変化の生じた母線群の指示のみにより動作を行な
う制岬処狸装置を具備することにある。
(6)発明の実施例 本発明においては従来と比較し第1図の選択回路(3)
の内部構成を変更し、選択兼制御処ノ里装置としている
。第2図は該装置の実施例回路図を示している。第2図
において、SYGは同期信号線、()T はデータ線を
示し、a〔と(20+は0系(5)、1系(6)各母線
群の同期信号線に接続されているレベル変化検出回路、
αυと0υは同じく同期信号線に接続されている微分回
路、02)θ場と(221Hはオープンコレクタ素子に
よるナンド回路、(30) tallはプルアップ抵抗
を示している。今0系母線群(5)から動作指令を受け
たときを考える。データ線は端末処理装置の動作内容を
指示するデータを伝送し、同期信号線は前記データが有
効であることを示す同期信号を伝送してくる。第3図に
示すタイムチャートのように同期信号5yao が“L
”レベルから゛′H゛ルベルに変化すると(時刻T1)
、レベル変化検出回路00)は正規の同期信号T1〜T
3 0時間よりパルス幅の長いデータイネーブル信号D
TEO(T1〜T4 )を発生する。
一方微分回路(II)からは同期信号5yao の後縁
を微分した信号5YNO(T2〜丁5)を発生する。ナ
ンド回路a4とα増はデータイネーブル信号DTKOが
“f(”レベルのときのみ(T1〜T4)、それぞれ微
分信号5YNOとデータ信号DTOO〜DTOm を情
報処理回路(4)へ送出する。また1系の母線群(6)
から動作指令を受けた場合同様にデータイネーブル信号
DTE1 が“H”レベルとなっている期間だけ微分信
号5YN1 とデータ信号DTIO〜DT1mが情報処
理回路(4)へ送出される。したがって情報処理回路へ
の同期イR@SYcとデータ信号DTO〜mは同期信号
sya。
或いは5ya1カ“Lmレベルカラ“H”レベルへ変化
後一定の時間のみしか有効とならない。
そのため母線群中同期信号またはデータ信号の何れかが
スタックした場合、他方の母線群を介して動作指令が受
けられる。以上の説明において、レベル変化を検出した
同期信号線を′きむけ線群を選択する手段としてワイヤ
ードオアを使用する場合について説明したが、他の手段
としてリレー等を使用した電子機械的回路を使用するこ
ともできる。
(力 発明の効果 このようにして本発明によると、比較的簡易な構成であ
って、動作指令を受ける母線群の選択が確実に行なえる
ので、・ば号l腺のスタック陣害宛生のとぎその影響を
受けず有効である。
【図面の簡単な説明】
第1図は従来の母線群選択−〇11方式を説明する図、
第2図は本発明の実施例として第1図中の母線群選択回
路の新規な構成を示す図、第6図は第2図の動作タイム
チャートラ示している〇(1)・・・中央処刑装置& (2−1) (2−2)〜(2−n)・・・端末処理装
置(3)・・・母線群選択回路 (4)・・・情報処理
回路Cj) (G)・・・母線群 00)◇)■・・・
レベル変化検出回路0υ(2〃・・・鑓分回fli&(
1功(−(2年31・・・ナンド回路syc・・・同a
信号緘 DT・・・データ線特許出願人 富士通株式会
社 (ほか2名) 代理人弁朋土鈴木栄祐

Claims (1)

    【特許請求の範囲】
  1. 中央処理装置と端末処理装置間を複数本のデータ信号線
    と1本の同期信号線で形成する母線群を多重化接続し、
    中央処理装置からの指示により動作するシステムで前記
    端末処理装置が母線群を選択する制御方式において、前
    記端末処理装置には各母線群の同期信号線上の同期48
    号のレベル変化を検出する手段と、レベル変化を検出し
    た同期信号線を含む母線群を選択する手段と、同期信号
    にレベル変化の生じた母線群のノ)1示のみにより動作
    を行なう制御処理装置な具Djuすることを特徴とする
    母線群選択制御方式。
JP18384783A 1983-09-30 1983-09-30 母線群選択制御方式 Granted JPS6075957A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18384783A JPS6075957A (ja) 1983-09-30 1983-09-30 母線群選択制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18384783A JPS6075957A (ja) 1983-09-30 1983-09-30 母線群選択制御方式

Publications (2)

Publication Number Publication Date
JPS6075957A true JPS6075957A (ja) 1985-04-30
JPH059820B2 JPH059820B2 (ja) 1993-02-08

Family

ID=16142873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18384783A Granted JPS6075957A (ja) 1983-09-30 1983-09-30 母線群選択制御方式

Country Status (1)

Country Link
JP (1) JPS6075957A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52146141A (en) * 1976-05-29 1977-12-05 Shimizu Construction Co Ltd Device for switching digital processor
JPS5552130A (en) * 1978-10-11 1980-04-16 Nec Corp Information processing unit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52146141A (en) * 1976-05-29 1977-12-05 Shimizu Construction Co Ltd Device for switching digital processor
JPS5552130A (en) * 1978-10-11 1980-04-16 Nec Corp Information processing unit

Also Published As

Publication number Publication date
JPH059820B2 (ja) 1993-02-08

Similar Documents

Publication Publication Date Title
JP2000276304A (ja) データ移行方法と情報処理システム
US6806882B2 (en) Method of and apparatus for forming image
JPS6259525B2 (ja)
JPS6075957A (ja) 母線群選択制御方式
JP3580355B2 (ja) 情報処理システムおよびデータコピー方法
WO2002050672A2 (en) Interrupt controller for a microprocessor
JP3785931B2 (ja) 入出力要求遮断方式、入出力要求遮断方法および入出力要求遮断用プログラムを記録した記録媒体
JPS633351B2 (ja)
JPS6095663A (ja) 2重化磁気デイスク装置の自動切換装置
JPS63168757A (ja) バスエラ−検出方式
JPH06337838A (ja) ユニット実装/非実装検出方法
JPH05307491A (ja) 多重化処理装置の切替方法および装置
JPS6236270B2 (ja)
JPS63145599A (ja) アラ−ム検出回路
JPH05257871A (ja) データバス制御方式
JPS63184860A (ja) マルチプロセツサシステムにおける割込要求制御方式
JPS63100563A (ja) 障害プロセツサ検出方式
JPH0317755A (ja) マイクロプロセツサ応用回路
CN109857700A (zh) 一种fpga切换方法、装置、系统、电子设备及介质
JP3012402B2 (ja) 情報処理システム
JPS59220848A (ja) 診断制御方式
JPS5848149A (ja) マルチプロセッシングシステムの異常検知方式
JPS59194249A (ja) 出力制御方式
JPS58188350A (ja) 磁気テ−プ装置の制御方式
JPH01258136A (ja) 情報処理システム