JPS607488A - 表示パネルの駆動方法 - Google Patents

表示パネルの駆動方法

Info

Publication number
JPS607488A
JPS607488A JP11644683A JP11644683A JPS607488A JP S607488 A JPS607488 A JP S607488A JP 11644683 A JP11644683 A JP 11644683A JP 11644683 A JP11644683 A JP 11644683A JP S607488 A JPS607488 A JP S607488A
Authority
JP
Japan
Prior art keywords
matrix
display
display panel
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11644683A
Other languages
English (en)
Inventor
内川 芳郎
康弘 塩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Priority to JP11644683A priority Critical patent/JPS607488A/ja
Publication of JPS607488A publication Critical patent/JPS607488A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマトリクス表示パネルの駆動方法に関するもの
である。
マトリクス表示パネルとは、マトリクス状に配置1ゴさ
れた電極群(以下行電極をX N極、列電極をX電極と
称する)と該XX電極により選択表示される表示画素か
ら構成され、文字やグラフ、又は画像を表示するために
用いられる。
例、えは、液晶表示パネルの場合、8本のX電極とM本
のX電極及びこれらの交点に位置する(NXM)個の液
晶画素によって構成される。この時、普通には、1つの
X電極を選択し、その行の画素にX電極からデータを書
き込み駆動するマルチプレックス駆動が用いられ、1つ
の画素に対応するデータが印加される期間は全体の1/
Nとなり、通常これをデユーティ比と称する。このよう
な表示パネルと駆動方法を用いて、テレビ画像表示を行
う場合通常N≧100となり、デユーティ比は大幅に減
少して液晶では十分なコントラストを得る事が困難とな
る。
こうした背景のもとに、従来よりいくつかの高デユーテ
イ化の方法が提案されてきた。これらの方法の基本的考
え方は、同時に複数のX電極を選択し、その複数行に含
まれる画素ヲ衣示させる牛によシデューテイ比を高V)
ようとするものである。
その具体的方法の第1は、多重マトリクス法と呼ばれて
いる方法で、第1図にその一例を示す。Ee1図は2重
マトリクスで、一本のX電極Xiを選択した時、二本の
Y電極Yj11 Xn2に屈する画素PI 、”2 が
同時に表示されるのでデユーティ比が2倍になる。とこ
ろでこのようにパネルを構成した場合、電極線L1、L
2の在存が該当画素の表示有効面積を減少させ、結果と
してパネルのコントラスト低下を招くという欠点を持つ
。この欠点は5重、4重と多重度を増す毎に顕著になる
従来方法の第二は、表示パネルを分割し、その各々の分
割マ) IJクスに同時に表示データを与えて駆動する
ものである。この方法は、テレビ画像のような時系列表
示データの表示には、リアルタイム表示ができずいわゆ
るフレームメモリ等を用いる必要があり、そのため必要
な回路が増加し、装置へが小型化できず、コスト高にな
るという欠点を有する。
本発明は、このような欠点を解決するためになされたも
ので、駆動デユーティ比を高め、コントラストの良いリ
アルタイム表示可能なマトリクス表示パネルの駆動方法
を提供するものである。
即ち本発明のマトリクス表示パネルの&U方法は、表示
パネルを分割し、各分割マトリクスを順次駆動させて画
像を表示させるものであるが、この間、走査タイミング
にない分割マトリクスの画素には電圧が印加されないよ
うに休止期間を設ける事によりデユーティ比を向上させ
るものである。
以下、本発明を液晶表示パネルを例にとり実施例を用い
て詳述する。
第2図は、本発明の第1の実施例を説明するための、液
晶表示パネルの構成を示したものである。
同図に於いて、表示パネルはマトリクス1及びマトリク
ス2に中火から分割され、マトリクス1は、Xll−X
 111のn本のXll極とY■〜YmIのn本のX電
極、マ) IJクス2はx11〜Xnlのn本のX’l
’1%極とY12〜Ymyのn本のX電極から構成され
る。
さてこのように液晶表示パネルを構成した時、1フレ一
ム期間tpに走査はマトリクス1のXll ラインから
マトリクス2のXn2まで線順次に行なわれる。本実施
例に於いては、フレーム期間の前半マトリクス1を!I
tA動じて画面上半分を表示している期間は、マトリク
ス2のX電極群とX電極群には同−重付を与えて所属す
る液晶画素には電圧が印加されないようにし、Xnlラ
インの走査が終了した時、マトリクス2が画面の下半分
を表示するため駆動を開始する。また、画面下半分を表
示するためマトリクス2が駆動中、マトリクス1に屈す
る液晶画素には電圧が印加されないようにする。
第3図にこの駆動方法を更に詳しく説明するため、マト
リクス1及び2に属するある液晶画素の、例えば第2図
の画素a、bについての印加重圧波形を示す。第5図に
於いて、画素aにはフレーム期間tpの後半+tpには
電圧が印加されず、画素すには、フレーム期間の前半+
tpには同様に電圧が印加されない。この結果、a、b
には自身の選択重圧V+ (又は−Vl )の他に(n
−1)本分の非選択市、圧Vo(又は−V、 )が印加
される事になシ、その結果、a、bそれぞれの駆りII
+は1 / nのチューティ比で行なわれる。通常の駆
動法では本衣示例のデユーティ比は1/2nなので本実
施例では2倍のデユーティ比を得られる。しかも、本#
施例によると前述の多重マトリクス法では問題となった
1σ、極線が表示有効面積を狭めるという事がなく、又
リアルタイム表示が可能であるだめフレームメモリ等の
付加回路は不要となる。
第4図に本実施を実現するだめの回路のブロック図を示
す。同図に於て、液晶マトリクスパルは、画面上半分の
マトリクス1が、X電極NA動回路2のxll −x町
とX電極駆動回路1のYll〜Y町に、画面下半分のマ
) IJクス2ij:、X’FM駆ル11回路3のX、
〜XnlとX電極駆動回路4のytt〜Y−にそれぞれ
接続されている。X電極は、線順次走査電極、またY 
′Ki、極は同図1には示してガいが、Y電極!jJA
動回路1.4に外部から加わる夛示テーターにより駆動
される電極である。液晶マトリクスパネルのX電極走査
開始信号が焔子7に印力0されるとX $i 極HA 
jiノ1回路2は、XjlからXn4まで端→・8に印
加されるX電極短資信号に応じて、llNl次走〒7゜
を開始する。この時端子7は、表示禁止信号発生回路5
に接続されており、X電極足il:開始信号が端子7に
入力されるとマトリクス1夛示禁止個号6は、リセット
され、液晶マトリクスパネルの画面上半分のマトリクス
1が出動状態となる。一方、マトリクツ2表示禁止回路
号には、インバーター11でマ)IJクス1表示禁止信
号6に接続ざオしている為、X電極駆動回路6、Y宜極
北動回路4は表示禁止状態にな9、X11〜Xn2、Y
H〜Yn2は、同電位に保たれる。こうしてx%電極駆
動回路2XnIの走査を終了すると、X電極駆動回路2
は、マトリクス1走査終了信号10全発生する。信号1
0は表示禁止回路5とマトリクス2のX電極駆動回路3
とY Y<極鹿動回路4に接続されている。
表示禁止回路5は、前記信号10を受けf=jけると、
前記信号6を禁止状態になるため、X電極駆動回路2の
XH−X nlと、Yt?rf’MjU町回路1のYl
l −Yn4は同π丁、位に保たれる。この時マトリク
ス2P示禁止信号12は前記信号乙の反転信号であるか
ら、信号12は表示禁止解除状態となる。X電極膓!I
Ih回路3はrIiJ記信号10と信号12により、又
、Y電極駆動回路4は信号12により、それぞれ駆動状
態となる。この様に、マトリクス1を駆動中は、マトリ
クス2はX、y電極が同電位(液晶に市、庄が力計わら
ない状態)になり、マトリクス2が駆動されている時は
、マトリクス1のx、Y電極は同10、位に保たれてい
る。
次に、第5図、第6図に本発明の氾2の実施例を説明す
るだめの液晶表示パネルの構成と画素に印加さhる電圧
波形を示す。し:5図に於いて、表示パネルは3個のマ
トリクスに分割されている。
即ちマトリクス1(1=1〜3)は、X11〜Xniの
0本のX電極及びYli〜Ymiのm本のY電極から構
成されている。第6図は第5図に示しだ各マトリクスに
鳥する画素a、b、cに印加される電圧波形を示す。フ
レーム期間tpの最初の+ty期間中、マトリクス2.
6は休止中で、画素K rJ′:L伺ら′耐圧は印加さ
れず、マ) IJクス1のみが騙!IC1+している。
次の+tF期間中は、マトリクス2のみが駆動し、最後
の+tp期間中は、マトリクス3のみが駆動する。この
ように態動する事によシ、駆動チューティ比は通常の駆
動法に比べて6倍篩くなる。なお本実施例では、中抜の
マトリクス2のY′岨極引き出し腺のために、第1の夾
施1fliK比べて若干赤示有効面積比は減少するが、
3重マトリクス法と比較すれば、本実施例の方が明らか
に改善されている。
なお本実施例を実現するだめの回路図は、先に坏1の実
施例で示した第4図の回路栖成と基本的には伺ら変わる
事がないため省略する。
こうして、一般に、画面をK(K≧2)個のマトリクス
に分割し、1フレ一ム期間tP中ニ、ユtyだけ駆動し
他の期間中は休止する事により、通常の駆動法に比べて
に倍だけデユーティ比を高める事が可能となる。
第7図に、本発明の&!6の実施例を説明するための液
晶表示パネルの構成を示す。先きにjホべたml、m2
の実施例では、分割さ1シた個々のマトリクスは、多j
F度1のJl−純マトリクスから構成されていだが、本
実施例では、四ト1のマ) IJクス1及びマトリクス
2は、それぞれn木のX?ijt’極群と2m本のYル
゛極群から成る二重マトリクスにより+i4成されてい
る。第8図はマトリクス1に所D1する画素a%bマト
リクス2にルする画素C,(lの卸!):、’l t)
圧板形2・示したものである。1トリクス1はフレーム
期間の前半1tFのみ駆動され、後半+ tFは休止し
、逆にマ) IJクス2は相手÷tyは休止し、後半4
. t、のみtx動される。また各マトリクスは二重マ
トリクスとなっているためX電極本数が、前述の単純マ
トリクスの172 Kなっており、この効果によるデユ
ーティ比の向上が2倍、さらに本発明によるデユーティ
比の向上が2倍あシ合計4倍のデユーティ比の向上が実
現される。
本実施例の長所は、単に4重マ) IJクス法に依るよ
りも、明らかに表示有効面積比が大きくとれて、コント
ラストがよシ良好になる事である。本実施例の如く、従
来の多重マトリクス法に本発明を適用する事により従来
多重マトリクス法の欠点であった表示有効面積比め減少
によるコントラスト低下を大幅に改善する効果が得られ
る。
本実施例を実現する回路は、第1の実施例で述べた第4
図の回路のマ) IJクス1及び2の駆動回路を単に、
従来より用いられている二重マトリクス用のものと置き
換えるだけで、第4図と何ら基本的に異る事はないので
新たに説明はしない。
以上述べた如く本発明は表示パネルを分割し、各分割マ
トリクス全1フレーム期間の所要の期間のみ躯動し、他
の期間は表示画素に電圧が印加されない休止状態とする
事によってチューティ比の向上が計れるので、コントラ
ストの良い画像が実現できる。また本発明に依れば表示
パネルの表示部内の電極線は従来法に比べて大幅に少な
いため表示有効面積比が大きくとれ、従来の多重マトリ
クス法に比較してよシ良好なコントラストが得られると
共に、パネル製造に於いて歩留シが良く安価に製造可能
となる。さらにまた、本発明の駆動方法ハリアルタイム
表示であるので、フレームメモリー等のデータ変換回路
が不要で、小型で安価なマトリクス表示装置が製作可能
となる。さらにまた、本発明全従来の多重マトリクス法
に適用すれば、表示有効面積を犠牲にする事なく大幅な
デユーティ比向上が計れる。
なお本発明を液晶表示パネルの実施例で説明したが、本
発明は液晶表示に限らず他の表示パネルにも適用し得る
ものである。
【図面の簡単な説明】
第1図は従来の二重マ) IJクスパネルの信造図、第
2図、第3図は本発明の第1の実施例を説、明するだめ
のパネル概略図及び表示素子に印加さhる電圧波形図、
第4図は第1の実施例を実現するだめの回路のブロック
図、第5図、第6図は第2の実施例を説明するだめのパ
ネル概略図及び表示素子に印)IIIされる市、圧波形
図、第71¥11第8図は第6の実施例全説明するため
のパネルの概略図及び表示素子に印力計される電圧波形
図を示すものである。第3図、6図、8図に於いて tF ・・・・・・ フレーム期間 ■+ (V+ )・・・・・・ 選択時に表示素子に印
加される知:圧 Vo (Vo ’)・・・・・・ 非選択時に表示素子
に印加される電圧。 第4図に於いて 1・・・・・・ マトリクス1のX電極駆動回路2・・
・・・・ マトリクス1のX電極駆動回路3・・・・・
・ マトリクス2のx電極駆jυ1回路4・・・・・・
 マトリクス2のX電極駆動回路5・・・・・・ 表示
禁止信号発生回路6・・・・・・ マ) IJクス1夛
示禁止信号7・・・・・・ X電極走査開始信号が印加
される端子8・・・・・・ X’ii極走査倍走査信号
される端子10・・・・・・ マトリクス1からの走査
終了信号11・・・・・・ インバーター 12・・・・・・ マ) IJクス2表示禁止信号であ
る。 %11望 第21辺 卒3回 2 昂t+図 ffJ’5i 喝

Claims (3)

    【特許請求の範囲】
  1. (1)複数のマトリクスによって一画面が形成されるマ
    ) IJクス表示パネルに於いて、1フレ一ム期間内に
    前記各マトリクスに表示体止期間を設け、該休止期間に
    は表示素子に電圧が印加されない事を特徴とする表示パ
    ネルの駆動方法。
  2. (2)K個(K≧2)のマトリクスによシ、一画面を形
    成するとき、各マトリクスの1フレ一ム期間内に於ける
    表示体休止期間は1フレ一ム期間の概略(K−1)/に
    である事を特徴とする特許請求の範囲第一項記載の表示
    パネルの駆動方法。
  3. (3)一画面を形成する各マトリクスを多重マトリクス
    構造とする事を特徴とする特許請求の範囲第1項及び第
    2項記載の表示ノくネルの駆動方法。
JP11644683A 1983-06-28 1983-06-28 表示パネルの駆動方法 Pending JPS607488A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11644683A JPS607488A (ja) 1983-06-28 1983-06-28 表示パネルの駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11644683A JPS607488A (ja) 1983-06-28 1983-06-28 表示パネルの駆動方法

Publications (1)

Publication Number Publication Date
JPS607488A true JPS607488A (ja) 1985-01-16

Family

ID=14687311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11644683A Pending JPS607488A (ja) 1983-06-28 1983-06-28 表示パネルの駆動方法

Country Status (1)

Country Link
JP (1) JPS607488A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178291A (en) * 1981-04-27 1982-11-02 Sanyo Electric Co Delay matrix display system
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57178291A (en) * 1981-04-27 1982-11-02 Sanyo Electric Co Delay matrix display system
JPS59121391A (ja) * 1982-12-28 1984-07-13 シチズン時計株式会社 液晶表示装置

Similar Documents

Publication Publication Date Title
US5168270A (en) Liquid crystal display device capable of selecting display definition modes, and driving method therefor
KR101909675B1 (ko) 표시 장치
JPS59176985A (ja) 液晶テレビ受信装置
JP2702941B2 (ja) 液晶表示装置
JP3516461B2 (ja) 多標準方式対応マトリックス型画像表示装置およびその制御方法
JPS59133590A (ja) マトリクス型表示装置の駆動回路
JP3148972B2 (ja) カラー表示装置の駆動回路
JPS59121391A (ja) 液晶表示装置
US5379050A (en) Method of driving a matrix display device and a matrix display device operable by such a method
JPS59221183A (ja) 液晶表示式受像装置の駆動方式
JPH07118794B2 (ja) 表示装置
JPS5845034B2 (ja) マトリックスパネル駆動装置
US4233602A (en) Multi-matrix display system having matrix display panel with uncrossed connections on substrates
JPS6228476B2 (ja)
JPH07121143A (ja) 液晶表示装置及び液晶駆動方法
JPH02214818A (ja) 液晶表示装置及びその駆動方法
KR100244042B1 (ko) 디스플레이되는 화상을 임의로 확대할 수 있는 액정 디스플레이 장치
JPS607488A (ja) 表示パネルの駆動方法
JPH0147797B2 (ja)
JPS599069B2 (ja) 多重マトリクス液晶パネルの駆動方法
JP3015544B2 (ja) 液晶表示装置
JP2590782B2 (ja) 液晶表示装置
JP2605261B2 (ja) 液晶マトリクス・パネル駆動回路
JPH0230509B2 (ja)
JPH0339317B2 (ja)