JPS6072376A - ２値化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕　。

ｃ　″）＠ｑ　ｉｔ所定０検１対象”をｌｙ　Ｖ　ｈ　
ｈ　７’　９等の撮像手段によりラスク走査して１得ら
れる撮像信号（ビデオ信号）を所定数のブパ力こ分割し
、各　。

ブロック毎に所定の２値化レベル：を設定して撮像信号
を２値化する２値化装置に関する。

〔従来技術とその問題点〕

以下・各１凶の説明において同一の符号は同−又は相当
部分を示す。

一般に、この種の装置においては、テレビカメラのシェ
ーディング（両面上の感度むら）や不均一な照明の影響
を受ける場合、あるいはｚ値化レベルが複雑な形の境界
をもって変化するような対象物を検査する場合のように
、特にそのビデオ信号が場所的に変Ｉｊ））する場合に
おいては、画面を複数の領域に細分化し、その各領域毎
に適正な２値化レベルを自動的に設定しうろことが望ま
しい。

かかる２値化装置として、以下のようなものが知られて
いる。第１図は２値化装置の従来例を示す構成図である
。

同図において、１はポテンショメータ群、２はアナログ
スイッチ群、３はコンパレータ群、■ｌはビデオ信号、
Ｇｖｏ−Ｇｖ、は垂直方向ゲート信号、Ｇｈ！〜Ｇｂｓ
は水平方向ゲート信号、Ｏｂは２値化出力信号である。

すなわち、画面をｒｓｘｎ（ｎ＝３〜４、第１図では４
）の領域に分割し、その各領域についてポテンショメー
タ１により２値化レベルを設定しておき、該設定レベル
でデビオ信号Ｖｉをブロック毎に２値化するものである
。しかしながら、この装置には次の卯き欠点がある。

イ）分割しつる領域数が少ない。つまり、領域を細分化
しようとすれば、その領域数に応じてポテンショメータ
が必要となるので、スペースまたは価格上の制約から、
実施例で示、される数が限度となる。

口）ポテンショメータによるジ値化レベルの設定は一手
動に限られるので、ビデオ：信号の変動に応じ、自動（
ＩＩ　、ｃ　２　イ直イＩｓ　Ｌ／　Ｓ　／Ｌ／をつ定
１す、。とヵ５悔ない。

〔発明の目的〕

この発明は上記に鑑みてなされ□たもので、分割しつる
領域を飛躍的に多（すると□、ともに、２値化レベルの
設定を容易かつ自動的に１行ひ、さらに２値化を安定に
高速化しうる２値化漬置を提供することを目的とする。

〔発明の要点〕

本発明の要点は、ビデオカメラなどの撮像手段により検
査対象物をラスク走査して得られる撮像信号を所定数の
ブロックに分割し、各ブロック毎に所定の２値化レベル
（２値化のためのしきい値）を設定して撮像信号を２値
化する２値化装置であって、各ブリックに対応するデジ
タル２値化を記憶するＲＡＭなどの記憶手段と、該記憶
された２値化レベルを走査されるブロックと対応させて
読出すマイクロプロセッサなどの制御手段と、該読出さ
れた２値化レベルのデジタル値をアナログ値に変換する
Ｄ／Ａコンバータなどのデジタル・アナログ変換手段と
、該アナログ２値化レベルと撮像信号とを比較するコン
パレータなどの比較手段とを備え、前記各ブロックに番
号を付すとともにデジタル・アナログ変換手段および比
較手段を各１対設け、上記ブロック番号の奇数、偶数に
応じて交互に切替えて２値化する２値化装置において、
前記１対の比較手段における前記撮像信号のレベルが共
に、比較すべき前記アナログ２値化レベルを下回る（上
回る）ときは該下回り（上回る）差電圧を増大して前記
比較手段が１比較動作点（比較トリガー点）に入るのを
妨げる１方向に、前記比較手段の一方における前記撮像
信１号のレベルが、比較すべき前記アナログ２値化し：
、ベベル上回り（下回り）、前記比較手段の他方にお１
ける前記撮像信号のレベルが、比較すべき前記アナログ
２値化レベルを下回る（上回る）ときはり１前記他方の
比較手段における該下回る（上回る）１差電圧を減少し
て前記他方の比較手段が比較動作□点に入るのを促進す
る方向に、前記一方の比較手：段から出力される２値化
４１号を分圧し前記他方の：比較手段における前記差電
圧に加９−する一対の相：互帰還抵抗、分圧抵抗などの
手段を設けた点にあする。

〔発明の実施例〕　□。

する。第２図はこの発明による画面分割方法を説明する
説明図、第３図はこの発明１の実施例を示すブロック図
、第４図は第３図の全□般の動作を説明するための波形
図、第５図は第３１図の比較演算部１７の、細部の回路
構成を示す図、第６図は第５図を説明するための基本回
路を示す図、第７図は第５図の動作を示す波形図、第８
図は第６図の動作を示す波形図である。

第２図において、いま、撮像画面をラスク走査して得ら
れる撮像信号を張子化した場合の最小単位を“画素″と
呼ぶことにすると、撮像画面Ｐの縦。

横はそれぞれ２５６画素に分割される。この画素毎に２
値化レベルの設定を行なうとぼう大な数となるので、こ
こでは縦４画素、横４画素の方形領域を１ブロツクとし
、縦６４（２５６／４）、横６４の計４０９６（６４×
６４）のブロックに分割し、その各々に２値化レベルを
設定する。したがって、１水平走査線化着目すれば、４
画素毎に２値化レベルが変つることになるが、２値化レ
ベルを１回変えると最大３００ナノ秒（Ｄ／Ａ変換器の
特性等ｌこよって決まる時間）程度のレベル変動期間が
あるため、その間は２値化信号が不安定になる。そこで
、２値化回路を２系統設け、一方の２値化回路では奇数
番目のブロックの２値化を行ない、他方の２値化回路で
は偶数番目のブロックの２値化を行なう。そして、奇数
番目のブロックが走査されている間に偶数番目ブロック
の２値化レベルを変え、偶数番目のブロックが走査され
ている間にその次の奇数番目ブロックの２値化レベルを
変えるようにする。

特にこの場合、撮像信号が、きわめてなだらかに変化す
る部分においては、２系統のデジタル２値化レベルを等
しく設定した場合でも、これをデジタル・アナログ変換
したアナログ２値化レベルには若干の誤差があるため、
２値化値号が一方の系統では’Ｈｉｇｈ”（以後“Ｈ”
と記す）となり、他方の系統では’Ｌｏｗ”（以後”Ｌ
”と記す）となると言った具合に不揃を生ずることがあ
り、これによりデジタル画像の縁の部分が”まだら状”
になって見苦しくなるので、一方の系統の出力である２
値化信号を他方の系統の入力であるアナログ２値化レベ
ルに帰還して前記の不揃を防止するようにする。

以上がこの発明の概要である。

次に第３〜８図を参照してもう少し詳しく説明する。第
３図において、１１はアドレス発生回路、１２はマイク
ロプロセッサ、１３はセレクト回路、１４はメモリ（Ｒ
ＡＭ；ランダムアクセスメモリ）、１５１．１５２はラ
ッチ回路、１６１，１６２はＤ／Ａコンバータ、１７１
，１７２は比較偲算部１７内のコンパレータ、ＩＮはイ
ンバータ、ＡＮ１、ＡＮ２はアンドゲート、ＯＲはオア
ゲートである。

アドレス発生回路１１は、雨声取込み開始時点で所定の
初助アドレスを発生し、以後１．５（ＭＨｚ）のクロッ
ク（組込）により＋１ながらアドレスを発生し、４０９
６回アドレスを発生したらアドレス発生を終了する。こ
の回数は、第２図に示される画面Ｐの全ブロック数と対
応する。なお、各ブロック（ｉ、ｊ）とそれに対応ずる
アトレスとの関係は次の通りである。

アドレス＝６４ｉ＋ｊ＋（初期アドレス）また、初期ア
ドレスは、例えば１６進「Ｆ１０００」である。マイク
ロプロセッサ１２はアドレス発生回路を強制的に退避さ
せるとともに、所定のソフトウェアによって所望の装置
をコントロールすることができる。バスのセレクト回路
１３は、マイクロプロセッサ１２からの命令によりＲＡ
Ｍ１４以後の回路に対してアドレス発生回路１１側のバ
スを有効とするか、マイクロプロセッサ１２側のバスを
有効とするかを選択することができる。例えば、４Ｋバ
イトのＲＡＭ１４における４０９６個の８ビツトデータ
は、アドレス発生回路１１における４０９６個のアドレ
スに１対１に対応する。ラッチ回路１５１，１５２はＲ
ＡＭ１４からの出力データをラッチし、デジタル・アナ
ログ変換器１６１、１６２は、該ラッチデータをアナロ
グ信号に変換する。コンパレータ１７１．１７２はビデ
オ信号Ｖｉを該アナログ２値化レベル信号と比較し、２
値化する。

以下、第３，４図を参照してその動作を説明する。

各フロック毎の２値化レベルは、８ビツトのデジタル値
としてＲＡＮ１４に格納されており、第４図（イ）で示
されるアドレス更新タイミングにおいて、アドレス発生
回路１１により指定されるアドレスから読出される。そ
の値が上述の如き偶数番目（０は偶数とする。）のブロ
ックに対応するものならばラッチ１５１により、第４図
（ロ）の如きラッチタイミングでラッチされ、デジタル
２値化レベルＤＬＩとしてＤ／Ａコンバータ１６１に入
力され、ここでアナログ２値化レベルＡＬ１（第４図（
ホ）参照）に変換される。このアナログ２値化レベル信
号ＡＬＩは、比較演算部１７１こおけるコンパレータ１
７１においてビデオ信号Ｖｔと比較され、第４図（ト）
の如き２値化信号Ｏｂ１が得られる。一方、ＲＡＭ１４
から読出された値が奇数番目のブロックに対応するもの
ならば、ラッチ１５２により第４図（ハ）の如きラッチ
タイミングでラッチされた後、デジタル２値化レベルＤ
Ｌ２としてＤ／Ａコンバータ１６２に入力され、ここで
アナログ値（第４図（へ）参照）に変換される。ビデオ
信号Ｖｉは、比較演算部１７におけるコンパレータ１７
２において該アナログ２値化レベルと比較され、第４図
（イ）の如き２値化信号Ｏｂ２が得られる。こうして得
られる２値化信号Ｏｂｌ、Ｏｂ２は、第４図に）に示さ
れる如き２値化出力切替信号ａＸによって交互に２値化
出力信号ｏｂ（第４図（す）参照）として出力される。

すなわち、偶数番目のブロックが走査されているときは
２値化信号Ｏｂ１が出力され、奇数番目のブロックが走
査されているときは２値化信号Ｏｂ２が出力される。

なお、かかる装置の起動時または運転時にＲＡＭＩ　４
の値を初期設定ま“たは変更したい場合には、セレクト
回路１３によってアドレス発生回路１１を切り離してマ
イクロプロセッサ１２を接続すれば、該マイクロプロセ
ッサ１２によって新たなデータを書込むことができる。

次に本発明の主眼である比較演算部１７の詳細を説明す
る。前記比較演算部１７の詳細な基本回路は第６図に示
されるように、その中の各コンパレータ１７１，１７２
はそれぞれ演算増巾器（以後ＯＰアンプと呼ぶ）　ＯＰ
Ｉ、ＯＦ２を中心として構成され、各ＯＰアンプＯＰＩ
、ＯＰ２のマイナス入力端子０Ｐ１ａ。

０Ｐ２ａには各保護抵抗Ｒ１１，Ｒ２１を介して前記ビ
デオ信号ｖｉが入力され、各ＯＰアンプＯＰＩ、ＯＰ２
のプラス入力端子０Ｐｔｂ、０Ｐ２ｂには各分圧抵抗几
１２゜Ｒ２２を介して、前記の各アナログ２値化レベル
信号ＡＬＩ、ＡＬ２が入力される。また前記の各プラス
入力端子０Ｐ１ｂ、０Ｐ２ｂにはＯＰアンプＯＰＩ、Ｏ
Ｆ２の各出力端子０Ｐ１ｃ、０Ｐ２ｃの出力電圧（２値
化信号ｏｂ１．ｏｂ２）が各自己帰還抵抗Ｒ１３，Ｒ２
３を介して入力されている。

この回路の動作をコンパレータ１７１を例にとって説明
すると、ビデオ信号Ｖｉがアナログ２値化レベル信号Ａ
Ｌｔより充分低い値にあるときは、ＯＰアンプＯＰ１の
プラス入力端子ＯＰ　１．　Ｉ）の電位ＡＴ□１ａはＯ
ＰアンプＯＰＩのマイナス入力端子０Ｐｌａの電位（こ
の値はビデオ信号Ｖｉのレベルにほぼ等しい）より高く
、ｏｐアンプＯＰＩの出力端子０Ｐ１ｃの電位（２値化
信号０ｂ１）はｌｌ”レベルにあり、この電位が分圧抵
抗Ｒ１２と、自己帰還抵抗Ｒ１３をを介して、前記プラ
ス入力端子０Ｐ１ｂに分圧正帰還されるので前記プラス
入力端子０Ｐ１ｂの電位ＡＬｌａは前記アナログ２値化
レベル信号ＡＬＩより、ヒステリシス電圧ΔＥｌｌだけ
幾分高目の・電圧となっている。次に前記ビデオ信号■
１が前記の電位ＡＬ１ａより僅か高目となると、ＯＰア
ンプＵＰＩの出力端子０Ｐｌｃの電位（２値化信号０ｂ
１）は”Ｌ”レベルとなり、この電位が前記と同様に分
圧抵抗Ｒ１２と自己帰還抵抗Ｒ１３とを介して前記プラ
ス入力端子０Ｐ１ｂに分圧正帰還され該入力端子０Ｐｌ
ｂの電位ＡＬ１ａは前記アナログ２値化レベル信号ＡＬ
Ｌより、ヒステリシス電圧ΔＥ１２だけ幾分低目の電圧
となり、これによりＯＰアンプＯＰＩの入力端子０Ｐ１
ａ、０Ｐｌｂｌｌｌｌ（７）電位の差が急速に増加して
、ＯＰアンプＯＰＩの出力端子０Ｐ１ｃの”Ｈ”レベル
→″Ｌ”レベルの切替動作がバタツキなどを招くことな
く急速かつ安定に行われる。このような急速かつ安定化
された切替動作は、前記と逆の動作すなわちビデオ信号
Ｖｉの値が前記低目となった入力端子’ｏｐ１ｂの電位
ＡＬ１ａを下回るとき（このとき前記出力端子０Ｐｌｃ
の電位はＬ”レベル→１″Ｈ″レベルに切替わる）にも
同様に行われる。

なお前記のヒステリシス電圧ΔＥ１１．ΔＢ１２の値は
、前記アナログ２値化レベルＡＬＩの値よりは充分小さ
い値に選ばれているので第３図、第４図では、これを省
略して説明を行っている。

次に１１１８図は、第６図のような比較演′Ｍ、部１７
を用いた場合において、ビデオイト１号Ｖｉがゆるやか
に変化する部分に表われる前記２値化出力信号Ｏｈのｅ
形の例を示す。第８図においてアナログ２値化レベル信
号Ａｌ、ｌとＡＩ、２八に対応する前記電位ＡＬＩ、ａ
とＡ、Ｌ２ａとが交互につながる波形は仮憩のもので、
第３図における２値化出力切替価号ａＸの切替りの期間
に対応して、この期間に比較演算ｔＳ＋ｓ　１７で交互
に比較されている前記電位ＡＬ１ａ及びＡＬ２ａのレベ
ルを拡大して示している。ずなわち該電位Ａ、Ｌ１ａ及
びＡＬ２ａのθレベルの位置は第８図の図外の下方にあ
る。

さて第８図時Ｊ、ｔｌ以Ａｉｌの期間において、＠記Ｕ
ＰアンプＯＰ１．□Ｐ２のプラス入力端子０Ｐ１ｂ、　
０Ｐ２ｂの１に位ＡＬ１ａとＡＬ２ａは、）、ＬＡ、Ｍ
　１４から読出されたデジタル２値化レベルＤＬＩとＤ
Ｌ２が等しく、かつコンパレータ１７１と１７２の対応
する回路足ｔ？′ｉ（すなわち分圧抵抗几１２と几２２
、自己帰還抵抗Ｒ１３と几２３、保訓抵抗１ｔ１１と几
２１．２値化信号ＯｂｌとＯｂ２の値（なおこの期間に
おいては後述のように該信号ｏｂ１とＯｂ２は共に″′
Ｈ″レベルにある）など）を等しく選定しても、Ｄ／Ａ
コンバータ１６１，１６２の特性のバラツキなどによっ
て、図のように若干のバラツキ電位差ΔＡＬを持ってい
る。しかしながらこの期間では前記の電位ＡＬＩ　ａ　
、ＡＬ２ａは何れもビデオ信号Ｖｉのレベルより高＜、
ＯＰアンプＯＰ１゜ＯＦ２の各出力の２値化信号Ｏｂｌ
、Ｏｂ２は何れも′Ｈ”レベルにあり、結果としての２
値化出力信号ＯｂもＨ”レベルのままである。

次に時点ｔ１においてビデオ信号ＶｔがＯＰアンプＯＰ
１のプラス入力端子０Ｐｌｂの前記電位ＡＬ１ａを上回
ると、ＯＰアンプＯＰＩの出力の２値化信号ＯｂｌはＬ
”レベルとなり（従って２値化出力信号Ｏｂも”Ｌ”レ
ベルとなる）、同時に自己帰還抵抗Ｒ１３の前記の帰還
効果によって前記の電位ＡＬ１ａも図のように下降する
。

次に時点ｔ２から１３においては、ＯＰアンｗＯＰ２の
出力信号（２値化信号ｏｂ２）が２値化出力信号Ｏｂと
なって出力される番となるが、この期間ではＯＰアンプ
ＯＰ２のプラス入力端子０Ｐ２ｂの’ｆｔ位１２ａはビ
デオ信号Ｖｉよりは島いので、２値化信号Ｏｂ２は”Ｉ
Ｉ”レベル従って２値化出力信号ｏｂも”Ｈ”レベルと
なる。

次に時点ｔ３〜ｔ４に４６いては前記の電位ＡＬ１ａは
既に前記のように下降した値となったままでビデオ信号
Ｖｉのレベルよりは勿論低く、２値化信号Ｏｂｌ従って
２値化出力信号ｏｂは″′Ｌ″レベルとなる。

次に時点ｔ４〜ｔ５においては前記の電位ＡＬ２ａは、
ビデオ信号Ｖｉのレベルを下回るようになり、２値化信
号ｏｂ２、従って２値化出力信号ｏｂはＬ”レベルとな
り、同時に前記・電位ＡＬ２ａも図のように下降する。

以後はビデオ信号Ｖｉのレベルが、前記の下降した後の
電位ＡＬ１ａ又はＡＬ２ａを下回るまでは２値化出力信
号ｏｂはＬ”レベルを保つこととなる。

このようにビデオ信号Ｖｉがゆるやかに変化する場合に
は、第６図のような基本回路のままでは、との逆の変化
の場合も同様である）に切替わる際に、”Ｈ”→゛Ｌ”
→゛Ｈ″→゛Ｌ”と不揃となる（別の表現をすればバラ
ツキながら切替わる）ことがわかる。そこで本発明にお
いては第５図のように第６図の基本回路にさらに相互帰
還抵抗ＲＯ１、ＲＯ２を附加し、該抵抗ＲＯＩ、ＲＯ２
と分圧抵抗Ｒ１２，Ｒ２２を介してＯＰアンプＯＰ２の
出力の２値化信号Ｏｂ２をＯＰアンプＯＰ１のプラス入
力端子ｏｐｔｂに、同様にＯＰアンプＯＰＩの出力の２
値化信号ＯｂｌをＯＰアンプＯＰ２のプラス入力端子ｏ
ｐ２ｂに分圧正帰還するようにしている。

次に第５図の動作を第７図を用いて説明する。

第７図の各波形は第８図の各波形と対応している。

第７図において時点ｔ１以前の期間は第８図の嚇合とほ
ぼ同様である。但しこの期間では２値化信号Ｏｂｌ、Ｏ
ｂ２は共に′Ｈ”（従って２値化出力信号ｏｂも”Ｈ”
）であり、ＯＰアンプＯＰＩ、ＯＦ２のプラス入力端子
０Ｐｌｂ、０Ｐ２ｂの電位ＡＬ１ａ、ＡＬ２ａは自己帰
還抵抗Ｒ１３，Ｒ２３の他に、さらに相互帰還抵抗ＲＯ
Ｉ、几０２によって前記″′Ｈ″の２値化信号Ｏｂｌ　
、Ｏｂ２の電圧を帰還される。従って他の抵抗の値を第
６図のままに保つと、第６図の回路における電位ＡＬ１
ａ、ＡＬ２ａより高目となるので、この電位が第５図の
場合の対応する′上位ＡＬ１ａ、ＡＬ２ａとほぼ等しく
なるように、各抵抗の値が選定されている。

次に時点ｔ１においてビデオ信号Ｖｉが電位ＡＩ、ｌａ
を上回り、第８図と同様に２値化信号Ｏｂ１、従って２
値化出力信号Ｏｂが′Ｌ”となる。この′Ｌ”の２値化
信号Ｏｂｌは相互帰還抵抗几０２を介して、ＪアンプＯ
Ｐ２のプラス入力端子０Ｐ２ｂの電位ＡＬ２ａを、該Ｏ
ＰアンプＯＰ２の出力の２値化信号Ｏｂ２か１１”であ
っても、前記のバラツキ電位差ΔＡＬ社に引下げるので
、時点ｔ２においてはビデオ信号Ｖｉは前記電位ＡＬ２
ａを下回ることなく２値化信号ｏｂ２従って２値化出力
信号ｏｂは′Ｌ″となる。以後は第８図の場合七同゛様
下降した前記電位ＡＬ１ａ。

ＡＬ２ａをビデオ信号Ｖｉが下回るまでは２値化出力信
号Ｏｂは”Ｌ”に保たれる。

次にビデオ信号Ｖｉがふたたびゆるやかに下降し、時点
ｔｌｌにおいて電位ＡＬ２ａを下回ろうとすると２値化
信号Ｏｂ２従って２値化出力信号ｏｂは＋＋、ｎとなり
、電位ＡＬ２ａは自己帰還抵抗Ｒ２３を介して、上昇せ
しめられると同時に、相互帰還抵抗Ｆｔ、ｏ１を介して
ＯＰアンプＯＰＩ側の電位ＡＬ１ａを引上げる。この−
ため時点ｔ１２で憾前記電位ＡＬｌａはビデオ信号Ｖｉ
を充分上回るためＯＰアンプＯＰＩの出力である２値化
信号Ｏｂｌ従って２値化出力信号ｏｂは”Ｈ″となり、
このように２値化出力信号がＨ″＃″Ｌ”と切替る際の
不揃（バタッキ）は除かれることとなる。

なお第５図においてＯＰアンプＯＰＩ、ＯＦ２のマイナ
ス入力端子０Ｐ１ａ、０Ｐ２ａとプラス入力端子０Ｐ１
ｂ。

０Ｐ２ｂとを入れ替えた場合には、帰還される２値化信
号Ｏｂｘ、Ｏｂ２の２値化レベルを反転手段を介して反
転したのち、相互帰還抵抗ＩＬＯＩ、ＲＯ２に与えるか
、あるいは、該反転手段を用いないときは相互帰還抵抗
ＲＯ１、ＲＯ２における、前記プラス入力端子０Ｐ１ｂ
、０Ｆ２ｂへの接続点を切離しマイナス入力端子０Ｐ１
ａ、０Ｐ２ａに接続するようにしても、同様な帰還効果
を奏することができることはＯＦアンプの入力電圧と、
帰還電圧の極性の相互の関係から容易に推察できるであ
ろう。ただし後渚の場合は保護抵抗Ｒ１１，Ｒ２１が分
圧抵抗几１２．Ｒ２２の役割を兼ねることとなる。

〔発明の効果〕

以上のように、この発明によれば、簡単な回路構成でい
わばポテンショメータ４０９６個分の調整（設定）機能
を持たせることができるので、シェーディング補正、不
均一照明の補正をきめ細かに行なうことができ、また複
雑な境界をもつ対象物についてもその領域毎に適正な２
値化レベルを設定するこ吉が容易に可能となり、しかも
スペースおよびコストを節減することができるという利
点を有するものである。また、２値化レベルをＲＡＭに
記４意させるようにしたので、マイクロプロセラ・すを
用いて各ブロックの２値化レベルの設定、変更を自動的
に行なうことができる。

またとくに、２系統のコンパレータ１７１，１７２にお
いて、一方の出力ｉｔ圧が他方の比較基準値に分圧印加
されるように相互に帰還させる抵抗損１゜ＲＯ２を追加
ず−ることにより、ビデオ信号がゆるやかに変化してい
るパターンの境界領域においても、２系統の２値化信号
出力が不揃いとなることを解消し、パターンの輪郭の明
瞭な２１（１化信号を得ることができ、このようにＬ７
てビデオ信号の変化に正しく対応した２値化信号を鉗る
ことができる。

【図面の簡単な説明】

第１図は２値化装置の従来例を示す構成図、第２図はこ
の発明による画面分割方法を説明するための説明図、第
３図はこの発明の実施例を示すブロック図、輌４図はそ
の全般の動作を説明するための波形図、第５図は第３図
比較演算部の細部構成を示す回路図、第６図は第５図を
説明するため　、４４作 の壜本回路を示す図、２６７図は第５図の動ｉを示す波
形図、第８１閾は第６図の動作を示す波形図である。 符号説明 １・・ポテンショメータ、２　アナログスイッチ、１７
・・・比較演算部、３，１７１，１７２　・コンパレー
タ、１１・・アドレス発生回路、１２　マイクロコンピ
ュータ、１３・セレクト回路、１４・・メモ′す（ＲＡ
Ｍ）、１５１，１５２・・・ラッチ回路、１６１　、１
６２０．・デジタル・アナログ（Ｄ／Ａ）変換器、ＩＮ
・・・インバータ、ＡＮｔ、ＡＮ２・・・アンドゲート
、ＯＲ・・・オアゲート、ｖｔ−？デオ信号、Ｓｘ・・
・２値化出力切替信号、ＤＬＩ、ＤＬ２・・・デジタル
２値化レベル、Ａ１．＋１゜ＡＬ２・・アナログ２：値
化レベル信号、’　Ｏｂｌ　、Ｏｂ２・・・２値化信号
、０ＰＩＩ、ＯＦ２・・演算増「１】器（ＯＰアンプ）
、１１．１２　、　）も２２　分圧肇抗、ＲＯ１、ＩＬ
Ｏ２・・・相互帰還抵抗・Ｒ１３・Ｒ２３°自６帰還抵
抗・　区第２　図 マ　０　之　＋ｌ　歓　（−〒　− ＋　リ　＋ｊ　−ｕ　ｕ　ｕ　ν　リ ／２１３

Claims (1)

1. 【特許請求の範囲】 １）撮像手段により検査対象物をラスク走査して得られ
   る撮像信号を所定数のブロック番ご分割し、各ブロック
   毎に所定の２値化レベ、ルを設定して撮像信号を２値化
   する２値化装置であって、各ブロックに対応するデジタ
   ル２値化レベルを記憶する記憶手段−と、該記憶された
   ２値化レベルを走査されるブロックと対応させて読出ず
   制御手段と、該読出された２値化レベルのデジタル値を
   アナログ値に変換するデジタル・アナログ変換手段と、
   該アナログ２値化レベルと撮像信号とを比較する比較手
   段とを備え、前記各ブロックに番号を付すとともにデジ
   タル・アナログ変換手段および比較手段を各１対設け、
   上記ブロック番号の奇数、偶数に応じて交互に切替えて
   ２値化する２値化装置において、 前記１対の比較手段における前記撮像信号のレベルが共
   に、比較すべき前記アナログ２値化レベルを下回る（上
   回る）ときは該下回り（上回る）□ るのを妨げる方向に、前記比較一段の一方における前記
   撮像信号のレベルが、ルーすべき前記アナログ２値化レ
   ベルを上回り（下ムリ）、前記比較手段の他方における
   前記撮像偏極のレベルが、比較すべき前記アナログ２値
   化し４ルを下回る（上回る）ときは、前記他方の比較手
   １段における該下。、６（ｔｈＩＦＩ！ＩＥ−□、調、
   工手段が比較動作点に入るのを促進１．する方向化、前
   □ 記一方の比較手段から出力されニー値化信号を分圧し前
   記他方の比較手段におけ　前記差電圧に加□ 算する一対０手段を設けた０とを１特徴とする２値化装
   置。