JPS6070737A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は冗長回路を備えて欠陥救済を行なう半導体装置
に関するものである。

〔背景技術〕

半導体装置では、半導体基板上ＩＣ素子が形成されたウ
ェーハの段階で、っまりパッケージングを行なう前の段
階で素子回路のテストを行なっている。このテストでは
、ブローバ装置を用いてグローブ（針）を実際に装置の
電極パッドに当接させ、このプローブを介して装置内に
所定の電気信号を供給して装置を作動状態におくことに
より装置の良否をテストするよう釦している（例えば４
？開昭５４−８６２８３号公報）。しかしながら、この
テスト方法ではプローブと電極パッドとの接触を確実な
ものにするためにプローブを強く電極パッドに押圧して
いるため・グローブ先端での衝撃によって電極パッドに
傷が付き易いと、考えら引る。

このため、例えばボンダビリティを劣化させたり装置表
面の水分が傷を通して層間絶縁膜ＶＣまで浸入して絶縁
機能を阻害したり、或いは傷部において電極パッドが腐
蝕され、または剥離したり、更にハ上層ｔｒｃ設けるハ
、ソシベーション膜のエツチング時［ＰＳＧ膜が浸され
る等の問題を生ずると思われる。

一方、メモリ回路素子のよ５に欠陥救済回路、所謂冗長
回路を有する半導体装置では、装置のテスト時に冗長用
のヒーーズを溶断して冗長回線の接随を行なって欠陥救
済を行なっている。ところｆ／ｈ　ｓ　このヒユーズ溶
断に際しては、ヒユーズ上の絶縁膜に開口を設けてヒユ
ーズの溶断箇所を外部ＩＣ露呈させておく必要がある。

このため、最終パッシベーション膜にも開口を設けてヒ
ユーズの露呈を行、なわなければならないので、製品と
しての半導体装置はヒーーズの溶断、非溶断にかかわら
ず常にヒーーズが露呈された状態九ある。このためヒー
ーズのショート・水分による汚染等が生じて装置の信頼
性を低下させ易くなってしまうと考えられる。

〔発明の目的〕

本発明の目的は電極パ、、ドやヒユーズ等における耐湿
性の向上ないし腐蝕や損傷等の防止を図り、こｈＫより
装置の信頼性を向上することかできる半導体装置を提供
することにある。

また本発明の目的は前記目的の達成と同時に電極パッド
の近傍における各領域の配置の工夫を因ってチップの小
型化或いは高集積化を達成することのできる半導体装置
を提供することにある・本発明の前記ならびにそのほか
の目的と新規な特徴は、本明細書の記述および添付図面
からあきらかＫなるであろう。

〔発明の概要〕

本願において開示さ゛れる発明のうち代表的なものの概
要を簡単に説明すれば、下記のとおりである。

すなわち、電極パッドの一部を開口した状態でテストを
行ない、かつ必要に応じて開口しているヒユーズ溶断を
行なった後に、パッシベーション膜を形成して、前記電
極パッドの傷発生箇所を被膜できるようにし・かつこの
被膜部をチップのガードリング側に配置する栴成をする
ことにより。

侶の生じた電極パッド部位の露呈を防止して信頼性の向
上を実現すると共に、電極パッド近傍におけるスペース
の低減を図ってチップの小型化、高集積化を達成するも
のである。

〔実施例〕

第１図（５）〜ｆＩ）お工び８２図（Ａ）、ｆＥ）は本
発明の半導体装置をその製造工程順に示す図であり・本
例ではＭＩＳ型電界効果トランジスタとキャパシタとを
回路素子としたダイナミックランダムアクセスメモ！ｊ
　（ＤＲＡＭ）を製造する実施例を示している。以下、
第１図（５）〜（ＩＪに基づいて本発明を説明する。

先ず同図（５）のように、Ｐ型巣結晶シリコン基板（以
下、単に基板という）ｌの主面上に５ｉＪＩＮ、膜　□
をマスクとした基板１表面の選択的な熱酸化によりフィ
ールド絶縁膜（Ｓｉｎ、膜）２を形成する。

このフィールド絶縁膜２１Ｃて画成された活性領域内に
は第１ゲート絶縁膜３を形成する。このゲート絶縁膜３
は基板ｌの熱酸化にＪるＳｉＣ％膜、又はこのＳｉｎ、
膜とその上にＣｖＤ（気相化学反応）により形成したＳ
ｉ、Ｎ４膜との２層構造の膜からなる。これらの絶縁膜
上にはポリシリコンかうする第１導体層を全面に被着し
、かつこれを所定のパターン形状にエツチングすること
罠より、フィールド絶縁膜２上には図外の冗長回路に接
続するヒユーズ４を、またゲート絶縁膜とフィールド絶
縁膜上にはキャパシタ電極５を形成する。ヒユーズ４、
キャパシタ電極５にはリン等のＮ型不純物をドープして
低抵抗化してｂる。これらの形成後に基板１表面には露
出した第１ゲート絶縁膜３の除去後に露出した基板１表
面の熱酸化により第２ゲート絶縁膜（Ｓｉｎ、膜）６を
形成し、かつ同時にヒユーズ４やキャパシタ電極５を形
成するポリシリコンの表面を熱酸化することにエリ第２
ゲート絶縁膜６より厚いＳｉｎ、膜７．８を形成する。

次いで同図（Ｂ）のようにポリシリコンおよびその上の
モリブデン（Ｍ。）　等の高融点金属のシリサイド膜（
にＳｉ膜）とからなる第２導体層を全面に被着した後、
これを所定のパターン形状にエツチングすることにエリ
％第２ゲート絶縁膜６上（（はポリシリコン層９とモリ
ブデンシリサイド層１１とからなるゲート電極を形成し
、また前記ヒユーで４上には第２導体層すなわちポリシ
リコン層ｌＯとモリブデンシリサイド層１２とを形成す
る。

ヒ素等のＮ型不純物を基板ｌ主面にイオン打込みし、ゲ
ート電極に自己整合的ＫＮ＋型ンーソードレイン領域１
３を形成する。

次に同図Ｃ）のように、層間絶縁膜としてのフォスフオ
シリケードガラス（ＰＳＧ）膜１５を全面に被着した上
で、前記ソース・ドレイン領域１３とのコンタクトホー
ル１６を形成する。このとき、同時にヒユーズ４上のＰ
ＳＧ膜１膜上５に溶断を予定して細幅に形成したヒユー
ズ４略中央のＰＳＧ膜１膜上５ツチングし、開口１７を
形成しておく。

その上で同図口のように全面にアルミニウム（Ａｎ）等
の金属からなる第３導体層１８を全面に被着し、かつこ
れをドライエツチングにより選択的にエツチングするこ
とにより同図四）のように所定パターンの配線膜および
電極パ、ンド１９、および第２図に合わせて示すガード
リング１９Ａ相尚部位が得られる。この人１配綜膜１９
は前記コンタクトホール１６を通してソース・ドレイン
領域１３に接続されかつ一方ではフィールド絶縁膜２上
にＭ２図に示すような通常サイズの約１．５倍の面積で
かつガードリング１９Ａ、−２≠立チップ外周辺に対し
て直角方向に長い長方形状の電極（ボンディング）パッ
ド２０を形成する。また、ガードリング１９Ａは図外の
配綜部位に接続させる。

ガードリンク１９Ａは、第４図ＢＪのチッグレイアウト
の概略図に示されるように、８つのメモリセルアレイＭ
−メモリセルを選択するための選択回路Ｓ、各種の信号
発生回路Ｇおよび電極パッド２０の周囲を連続的に取り
囲んでいる。ガードリング１９Ａには基板バイアス電圧
発生回路Ｖにおいて発生した基板バイアス電圧ＶＢＢ　
（２，ｓ〜−８，ＯＶ）が印加される。ガードリング１
９Ａは第１図には示されない、半導体チップの最外周で
基板１１Ｃ接続している。電極パッド２ｏとガードリン
ク１９Ａは特に距１’Ｊｄをおいて対向して設けられる
。距離ｄの最小値はボンディングしたワイヤの位ｆｉｄ
Ｚガードリング１９Ａを覆わないように定められる。こ
れは、ワイヤボンディングの精度によって定まる。ガー
ドリング１９Ａと電極パッド２０との、特にチップ角部
での位置関係は、第４図ＦＢ）　、　ＩＣＪに示す匹づ
れであってもよい。なお、メモリセルアレイＭはｇ１図
に示す１ｖｌｌＩＳＦＥＴとキャパシタとからなるメモ
リセルが行列状に配ｔされてなる。選択回路Ｓは周知の
Ｘデー−タ。

Ｙデ瓢−ダ、カラムスイッチからなる。信号発生回％Ｇ
はＲＡＳ　、ＣＡＳ等を発生する。図中、センスアンプ
、ダミーセルアレイ、人出力ハッファ等は省略しである
。また、ヒユーズ４開ロ１７内の八ぶ膜は除去される。

次いで第１回向のように、ヒユーズ４上の開口１７を通
してＭｏ８ｉ、膜１２をエツチングし、更に第２ポリシ
リコン膜１ｏをエツチングして開口２１を形成すること
によりＳｉｎ、膜７を露呈させる。その後、ハッシベー
ションとしてのＰＳＱＬ％からなる第１の最終パシベー
ション膜２２を全面に被着する。

次に一同図り）のようにヒユーズ４上のＰＳＧ膜中央部
４ａを完全に外部に露呈させる。なお、ヒユーズ４と各
開口１７％　２１．２３の平面形状を第３図に示す。図
中、１９Ｂ％　１９Ｂはヒユーズ配線用１膜である。こ
れと同時に、前記電極パッド２ｏ上のＰＳＧ膜２２の一
部特に前記ガードリング１９Ａに近い側の部位をエツチ
ングし、８２図回圧合わせて示すように開口２４を形成
する。

こねより電極パッド２ｏは一部が露呈され、プローブ当
接部として形成される。

以上の工程により、ＤＲＡＭが構成されることになる。

この段階でプローバ装置を用いた特性テストが行なわれ
る。即ち、前記電極パッド２０の露呈されたプローブ当
接部２０Ａにプローブ２５を当接させてテスト装量とダ
イナミックメモリ内部回路とを導通させ、内部回路に所
定の通電を行なって、その特性をテストする。そして、
このテストに基づいて、遥択されたヒユーズ４に過電流
を通じてヒユーズを中央部４ａにおいて溶断しく第１図
し）に仮想綜で示す）、欠陥の救済を図る。この場合、
ヒユーズ４は溶断部位が露呈されているため低電流でか
つ確実な溶断を行なうことができる。

なお、プローブ２５を電極パッド２ＯＡに当接するのは
、ＰＳＧ膜２膜圧２口２３．２４を形成するために用い
たレジスト浪（図示せず）を残存させた状態で行うのが
良い。これにより、グローブ２５が電極パッド２０Ａか
らそれて、チップ上の他の領域に尚たうても、レジスト
膜により覆われているので、ＰＳＧ膜２膜圧２傷やクラ
ックを生じ不良となることを防止できる。また、厚いレ
ジスト膜によりプローブ２５が開口２４から七れるのを
防止できる。これはＰＳＧ膜２膜圧２いときに有効であ
る。さらＫ、プローバ等の置かれたチップを汚染し易い
作業環境下においても・チップの大部分はレジスト膜で
覆われているので〜不所望な汚染からチップを保護する
ことができる。

以上のテストの完了後、ヒユーズ４は溶断の有無にかか
わらず露呈状態にあり、また電極パッド２０Ａはプロー
ブ２５０当接によって表面ないし全厚さにわたって傷２
６が生じている。したがって・テスト完了後に第１図（
５）ぴ）ように全面に第２の最終パ、／シペーション２
７としての例えばプラズマＣＶＤにより厚い５ｉ３Ｎｌ
膜２７を被着し、前記ヒユーズ４と電極パッド２０Ａを
被膜する。

そして、同図［Ｉ）のように、前記電極パッド２０上の
開口２４に隣り合った部位のＳｉＪ％膜２７とＰＳＧ膜
２膜圧２エツチングして新たに開口２８を形成すること
により、第２図（１３）に合わせて示すように・前記傷
２６とは異なる部位、つまりガードリンク１９Ａとは離
れた側の部位の電極パッド２０がワイヤ接続用に露呈さ
れる。つまり、傷２６　ｋｉ　Ｓｉ、Ｎ、膜２７で′ａ
膜され、傷のない電極パッドが新たに構成されることに
なる。その後、ダイシングｔでよりガードリング部位か
ら各チップに切断され、これに工り完成されたＤＲＡＭ
は、傷のない電極パッド２０Ｂ上に例えばネイルヘッド
ボンデインク法Ｖｃよりワイヤ２９が接続され、かつバ
、ノケージングがなされることになる。このとき、ネイ
ルヘッドボンディング法によりワイヤボール２９Ａが電
極パッド２０Ｂ以上にひろがっても、電極ハツト２０Ｂ
とガードリング１９Ａとは前記電極パッド２０Ａを介し
て陥れた位置関係におかれているため、ワイヤボールが
ガードリンク１９Ａ上にオーバーラツプすることはなく
、ワイヤボール形成時の圧力によってＳｉ、Ｎ４膜２７
やＰＳＧ膜２膜圧２損されるようなことが生じてもワイ
ヤとＡβガードリングとの短絡を防止することができる
。

したがって、この半導体装置によれば、テスト時にあっ
てはヒーーズ４部位か開口露呈されかっ電極バ・ノド２
０Ａも開口露呈されて所要のテストとヒ二−ズの溶断（
欠陥救済）を良好に行ない得るのは勿論であるが、最終
的に完成された状態ではヒユーズ４および電極パッド２
０Ａの傷２６等は第２の最終パッシベーション膜２７に
て被膜さｈ”（いるので装置表面の水分がヒーーズ４や
傷２６部位に浸入されることはなく、水分の浸入によっ
て生じるリーク、腐蝕、損傷を確実に防止し、ボンダビ
リティの劣化を防止し耐湿性を向上する等装置全体の信
頼性を向上することができる。１だ・傷２６が生じてい
ない部位にお匹て第２の最終パッシベーション膜２７を
エツチングして開口２８を形成するので、エツチング液
が傷２６を通して下層のＰＳＧ膜１５に到りこれを損傷
することもない。

また開口２８とガードリンク１９Ａとの間にワイヤボー
ル２９Ａの形成用に必要とされる余裕部内にプローブ当
接用の電極パッド２０Ａを配設しているのでこの余裕部
の存在によって前述のようにワイヤボール２９Ａによる
ワイヤ２９とガードリング１９Ａとの短絡事故を防止で
きるのはもとよりのこと、余裕部の有効利用を図って別
個に余裕部を設ける必要はなく、その分チップサイズの
小型化を実現でき或いは素子数の増大を図って高集積化
を達成できる。

〔効　果〕

（υ　テスト時にプローブが当接され℃生じた電極パラ
トノ傷ヲ最終的には最終パッシベーション膜にて被膜し
ているので、傷を通して下層に浸入しようとする水分を
妨げてリークや腐蝕を防止し、ホンタヒリティの劣化を
防止し或りはエツチング液の浸入を防止して下層のエソ
テンクを防止することができ、電極パッド部位はもとよ
り装置全体の信頼性を向上できる。

（２）溶断し或いは溶断していないヒユーズを最終的に
は最終パッシベーション膜にて被膜しているので、ヒユ
ーズが露呈されている従来装置に較べて水分の浸入を確
実に防止でき、水分によるリークや損傷を防止してヒー
ーズの耐湿性を向上できる。

（３）　ヒユーズと電極パッド上の絶縁膜を開口した状
態で特性のテストを行ない、その後にヒユーズと電極パ
ッド上の傷を最終パッシベーション膜にて被膜している
ので、特性テストおよびヒユーズ溶断による欠陥救済を
好適に行ない得る。

（４）電極パッドのＡｎガードリングに近い側でプロー
ブを当接させ、最終的にはガードリングから離れた位置
の電極パッド部位を開口しているので・この開口部にワ
イヤを接続した場合にもワイヤのボールがガードリング
上に重なることはなく、ワイヤとガードリングとの短絡
の防止を確実なものにできる。

（５）　プローブ当接部位をガードリンク側とし、最終
開口部をガードリングから離れた位置にしているので、
必然的に最終開口部とガードリンクとの間に若干の余裕
を得ることができ、この余裕で前述のワイヤ接続におけ
る不具合防止を図ることができると共に、逆にみればワ
イヤ接続に必要とされる余裕部分にプローブ当接部位を
配設したことになり、余裕部の有効利用を図ってその分
チップの小型を図り、或いは同一チップサイズの場合に
は内装素子数の増加を図って高集積化が達成できる。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが１本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で腫々変更可
能でおることはいうまでもない。たとえば、ヒユーズは
、溶断によるタイプではなく、不純物を拡散して抵抗を
著しく小さくするタイプのヒユーズであってもよい。ヒ
ユーズや電極パッドの形状や各開口の形状は適宜変更で
きる。絶縁膜の材質やエツチング方法も積々のものが利
用できる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＤＲＡＭに適用した
場合につｂて説明したが、それに限定されるものではな
く、たとえばスタチヅクランダムアクセスメモリやその
他の論理回路のようにテストを行なった上で欠陥救済を
行なうタイプの半導体装置の全てに適用することができ
る。

【図面の簡単な説明】

第１図（Ａ１−（幻は本発明方法を製造工程順に説明す
るための断面図、 第２図（５）、郵〕は電極パッドの製造工程を説明する
ためのチップ一部の平面図、 第３図はヒユーズにおける開口を説明するための平面図
、 第４回置・（Ｂ］、（Ｃ１はガードリングと電極パッド
との関係を示す平面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・ゲート絶縁膜、４・・シヒューズ、５・・・キャパシ
タ電極、９・・ゲート電極、ｌＯ・・・第２ポリシリコ
ン、１３・・・ソース−ドレイン領Ｌ　１５−Ｐ、ＳＧ
Ｂ、１６・・・コンタクトホール、１７・・・開口、１
８・・・第３導電層（１９・・・Ａρ配線膜）、１９Ａ
・・−Ａ２ガードリング、２０．２０Ａ、２０Ｂ・・・
電極パッド、２１・・・８口、２２川第１の最終ハシベ
ーション膜、２３．２４・・・開口、２５・・・グロー
ブ、２６・・クラック、２７・・・第２’））ｌ終パッ
シベーション膜、２８・・・開口、２９・・・ワイヤ、
２９Ａ・・・ワイヤボール。 第　１　図 第　２　図 ＜Ａ＋ 第　３　図 ４洗

Claims (1)

1. 【特許請求の範囲】 ■、冗長回路を有する半導体装置において、チップのガ
   ードリングに近い側の電極パッドの一部をプローブ当接
   部として構成し・テスト後にこのプローブ当接部なパッ
   シベーション膜で被膜する一方、このグローブ当接部よ
   り内側の前記電極バッド他部をワイヤ接続用の電極パッ
   ドとして開口してなることを特徴とする半導体装置。 ２、冗長回路としてのヒユーズは電極パッドのグローブ
   当接部位と同時に開口し、グローブ検査時にその開口を
   利用して溶断し得るように形成してなる特許請求の範囲
   第１項記載の半導体装置。 ８、　ヒユーズ上の開口はパッシベーション膜で閉塞さ
   せてなる特許請求の範囲第２項記載の半導体装置。 ４、電極パッドはチップ周辺に対して略直角方向に長い
   長方形に形成し、その外側約半分をプローブ当接部に・
   内側の約半分をワイヤ接続用の電極パッドとして構成し
   てなる特許請求の範囲第１項記載の半導体装置。 ５、　プローブ当接部とワイヤ接続用の電極パッドとは
   互に対向側一部がオーバラップするよう構成してなる特
   許請求の範囲第４項記載の半導体装置。