JPS60698B2 - 並列デ−タ処理システム - Google Patents
並列デ−タ処理システムInfo
- Publication number
- JPS60698B2 JPS60698B2 JP53079598A JP7959878A JPS60698B2 JP S60698 B2 JPS60698 B2 JP S60698B2 JP 53079598 A JP53079598 A JP 53079598A JP 7959878 A JP7959878 A JP 7959878A JP S60698 B2 JPS60698 B2 JP S60698B2
- Authority
- JP
- Japan
- Prior art keywords
- parallel data
- processing system
- data processing
- item
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
本発明は、プログラムなどの誤りを迅速に見つけ出すこ
との出来る並列データ処理システムに関するものである
。
との出来る並列データ処理システムに関するものである
。
プログラムの生産コストはプログラムステップ数に比例
的に増大せず、むしろ指数関数的に増大する。
的に増大せず、むしろ指数関数的に増大する。
プログラムの生産コストを低減するため、プログラムの
デバックを迅速且つ安価に行うことが望まれている。し
かしながら、従来技術ではプログラムのデバックを迅速
且つ安価に行うことは不可能であった。また、計算機シ
ステムの信頼度を向上させるため、特に重要なプログラ
ム・モジュール、例えばＯＳのディスパッチャなどは完
全に虫のないものとしなければならない。本発明は、上
記の考察に基づくものであって、プログラムなどの誤り
を迅速に見付け出すことが出来ると共に、信頼度の高い
並列データ処理システムを提供することを目的としてい
る。
デバックを迅速且つ安価に行うことが望まれている。し
かしながら、従来技術ではプログラムのデバックを迅速
且つ安価に行うことは不可能であった。また、計算機シ
ステムの信頼度を向上させるため、特に重要なプログラ
ム・モジュール、例えばＯＳのディスパッチャなどは完
全に虫のないものとしなければならない。本発明は、上
記の考察に基づくものであって、プログラムなどの誤り
を迅速に見付け出すことが出来ると共に、信頼度の高い
並列データ処理システムを提供することを目的としてい
る。
そしてそのため、本発明の並列データ処理システムは、
同一機能を行う複数種類のディスティンクト・プログラ
ム・モジュール切替え命令を含む一連のプログラムが格
納されているメモリ装置と、複数のプロセッサとを備え
、モジュール切替え命令が説出されたとき、上記複数の
プロセッサのそれぞれが、１個のデイステインクト・プ
ログラム・モジュールを実行し、複数の処理結果が比較
されることを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。図は本発明の１実施例のブロ
ック図であって、１−１なし、し１−３はプロセッサ、
２は多数決回路、３は命令レジスタ、４は制御レジスタ
（例えばＰＳＷ）、５は制御回路、６は主メモリ、７は
ファイル、８は出力用装置、ＭＡ．ないしＭＡ３はデイ
ステインクト・プログラム・モジュール、ＡＤ，はデイ
ステインクト・プログラム・モジュールＭＡ，の先頭ア
ドレス、ＡＤ２はデイステインクト・プログラム・モジ
ュールＭＡ２の先頭アドレス、ＤＰＥはエラー信号ビッ
ト、ＤＰはデイステインクト・プログラム・モード表示
ビット、Ｄ，ないしＤ３は診断用ェリャ、Ｐ．ないしＰ
３はディスティンクト・プログラム用処理ェリャ、１は
入力データ・ェリャをそれぞれ示している。
同一機能を行う複数種類のディスティンクト・プログラ
ム・モジュール切替え命令を含む一連のプログラムが格
納されているメモリ装置と、複数のプロセッサとを備え
、モジュール切替え命令が説出されたとき、上記複数の
プロセッサのそれぞれが、１個のデイステインクト・プ
ログラム・モジュールを実行し、複数の処理結果が比較
されることを特徴とするものである。以下、本発明を図
面を参照しつつ説明する。図は本発明の１実施例のブロ
ック図であって、１−１なし、し１−３はプロセッサ、
２は多数決回路、３は命令レジスタ、４は制御レジスタ
（例えばＰＳＷ）、５は制御回路、６は主メモリ、７は
ファイル、８は出力用装置、ＭＡ．ないしＭＡ３はデイ
ステインクト・プログラム・モジュール、ＡＤ，はデイ
ステインクト・プログラム・モジュールＭＡ，の先頭ア
ドレス、ＡＤ２はデイステインクト・プログラム・モジ
ュールＭＡ２の先頭アドレス、ＤＰＥはエラー信号ビッ
ト、ＤＰはデイステインクト・プログラム・モード表示
ビット、Ｄ，ないしＤ３は診断用ェリャ、Ｐ．ないしＰ
３はディスティンクト・プログラム用処理ェリャ、１は
入力データ・ェリャをそれぞれ示している。
本明細書において、ディスティンクト・プログラムとは
、機能は同一であるが、ハードウエアとソフトウエアの
構成の異なるプログラム・モジュールを意味している。
命令レジスタ３に格納されている「ＥＣ，ＡＤ，，ＡＤ
２・・・・・・」は、モジュール切替え命令を示すもの
であって、上記モジュール切替え命令が諭出されると、
データ処理システムは、ディスティンクト・プログラム
・モードで動作する。
、機能は同一であるが、ハードウエアとソフトウエアの
構成の異なるプログラム・モジュールを意味している。
命令レジスタ３に格納されている「ＥＣ，ＡＤ，，ＡＤ
２・・・・・・」は、モジュール切替え命令を示すもの
であって、上記モジュール切替え命令が諭出されると、
データ処理システムは、ディスティンクト・プログラム
・モードで動作する。
ディステインクト・プログラム・モードでは、プロセッ
サ１−１，１−２，１一３のそれぞれは、指定されたデ
イステインクト・プログラム・モジュールＭＡ，，ＭＡ
２，Ｍんを実行する。プロセッサー−１は処理ェリャＰ
，を用いて処理を行い、その処理結果をェリャＰ，に格
納する。同様に、プロセッサー−２は処理結果をェリャ
Ｐ２へ格納し、プロセッサ１一３は処理結果をェリャＰ
３に格納する。入力データ・ェリャ１には、直前のモジ
ュールの処理結果が格納されている。ディスティンクト
・プログラム用処理ェリャＰ，，Ｐ２，Ｐ３は例えば作
業用レジス外こ設けられる。また、ディスティンクト−
プログラム用処理ェリャＰ，，Ｐ２，Ｐ３は、上記作業
用レジスタ、作業用メモリ又は作業用ファイルに設けて
も良く、或はこれらの組合せで構成しても良い。入力デ
ータ・ェリヤ１は、例えばメモＩＪ‘こ準備されている
。ディスティンクト・プログラム・モード表示ビットが
オンであると、ェリャＰ，，Ｐ２，Ｐ３内の処理結果は
、多数決回路２で多数決がとられる。
サ１−１，１−２，１一３のそれぞれは、指定されたデ
イステインクト・プログラム・モジュールＭＡ，，ＭＡ
２，Ｍんを実行する。プロセッサー−１は処理ェリャＰ
，を用いて処理を行い、その処理結果をェリャＰ，に格
納する。同様に、プロセッサー−２は処理結果をェリャ
Ｐ２へ格納し、プロセッサ１一３は処理結果をェリャＰ
３に格納する。入力データ・ェリャ１には、直前のモジ
ュールの処理結果が格納されている。ディスティンクト
・プログラム用処理ェリャＰ，，Ｐ２，Ｐ３は例えば作
業用レジス外こ設けられる。また、ディスティンクト−
プログラム用処理ェリャＰ，，Ｐ２，Ｐ３は、上記作業
用レジスタ、作業用メモリ又は作業用ファイルに設けて
も良く、或はこれらの組合せで構成しても良い。入力デ
ータ・ェリヤ１は、例えばメモＩＪ‘こ準備されている
。ディスティンクト・プログラム・モード表示ビットが
オンであると、ェリャＰ，，Ｐ２，Ｐ３内の処理結果は
、多数決回路２で多数決がとられる。
ディスティンクト・プログラム・モード表示ビットＤＰ
は、操作盤から手動にオン／オフすることも出来また、
命令でオン／オフすることも出釆る。多数決回路２では
、多い方の値が正解値とされる。この正総値は、出力用
装置８によってファイル７に書込まれる。正解値のファ
イル７への書込みは、次のモジュールの処理の実行とは
独立に行われる。複数の処理結果の全てが一致しない場
合には、エラー信号ビットＤＰＥがオンとなり、制御回
路５はゲート制御を行い、この結果、ェリャＰ，，Ｐ２
，Ｐ３内の処理結果が診断ヱリャＤ１，Ｄ２，Ｄ３に書
込まれる。なお、デイスティンクト・プログラム・モジ
ュールが２個の場合には、多数決回路の代りに比較器が
設けられることは言うまでもない。上述の実施例におい
ては、ディスティンクト・プログラム・モード表示ビッ
トは、制御レジス夕４内に設けられているが、この表示
ビットをメモ川こ設けるようにしても良い。
は、操作盤から手動にオン／オフすることも出来また、
命令でオン／オフすることも出釆る。多数決回路２では
、多い方の値が正解値とされる。この正総値は、出力用
装置８によってファイル７に書込まれる。正解値のファ
イル７への書込みは、次のモジュールの処理の実行とは
独立に行われる。複数の処理結果の全てが一致しない場
合には、エラー信号ビットＤＰＥがオンとなり、制御回
路５はゲート制御を行い、この結果、ェリャＰ，，Ｐ２
，Ｐ３内の処理結果が診断ヱリャＤ１，Ｄ２，Ｄ３に書
込まれる。なお、デイスティンクト・プログラム・モジ
ュールが２個の場合には、多数決回路の代りに比較器が
設けられることは言うまでもない。上述の実施例におい
ては、ディスティンクト・プログラム・モード表示ビッ
トは、制御レジス夕４内に設けられているが、この表示
ビットをメモ川こ設けるようにしても良い。
また「上述の実施例では、正鱗値はファイルに書込まれ
ているが、正解値をメモリへ書込むようにしても良い。
正解値の書込みを次のモジュールの処理の実行とは独立
に行う理由は、デイステインクト・プログラムを行うと
、処理速度が落ちるが、それを少しでも救うためである
。さきの説明では、入力データ・ヱリャがメモリ内に設
けられているとしたが、入力データ・ェリャをレジスタ
又はファイル内に設けても良い。
ているが、正解値をメモリへ書込むようにしても良い。
正解値の書込みを次のモジュールの処理の実行とは独立
に行う理由は、デイステインクト・プログラムを行うと
、処理速度が落ちるが、それを少しでも救うためである
。さきの説明では、入力データ・ヱリャがメモリ内に設
けられているとしたが、入力データ・ェリャをレジスタ
又はファイル内に設けても良い。
ディスクテインクト・プログラム・モジュールＰ，ない
しＰ３直前のモジュールの処理結果は、処理ェリャＰ，
，Ｐ２又はＰ３に書込まれているが、この処理結果をハ
ードウェア機構もしくはファームウェアで入力データ・
ェリャ１に移しても良く、或はェリャＰ，，Ｐ２又はＰ
３内の処理結果格納部分を次のモジュールの入力データ
・ェリャとする切替え機構を設けても良い。専用の入力
データ・ェリャを設け、こ）に直前のモジュールの処理
結果を格納する理由は、いちいち主メモリをアクセスす
ることをなくし、システムの処理速度を向上させるため
である。以上の説明から明らかなように、本発明によれ
ば、プログラムのデバツクやハードウエアのデバックを
簡単且つ迅速に行うことが出釆る。
しＰ３直前のモジュールの処理結果は、処理ェリャＰ，
，Ｐ２又はＰ３に書込まれているが、この処理結果をハ
ードウェア機構もしくはファームウェアで入力データ・
ェリャ１に移しても良く、或はェリャＰ，，Ｐ２又はＰ
３内の処理結果格納部分を次のモジュールの入力データ
・ェリャとする切替え機構を設けても良い。専用の入力
データ・ェリャを設け、こ）に直前のモジュールの処理
結果を格納する理由は、いちいち主メモリをアクセスす
ることをなくし、システムの処理速度を向上させるため
である。以上の説明から明らかなように、本発明によれ
ば、プログラムのデバツクやハードウエアのデバックを
簡単且つ迅速に行うことが出釆る。
また、本発明を用いて、特に重要なプログラム・モジュ
ール、例えばＯＳのディスパツチヤなどの信頼度を向上
させることも出釆る。
ール、例えばＯＳのディスパツチヤなどの信頼度を向上
させることも出釆る。
【図面の簡単な説明】
図は本発明の１実施例のブロック図である。
１一１なし、し１−３……プロセッサ、２……多数決回
路、３・・・・・・命令レジスタ、４…・・・制御レジ
スタ、５……制御回路、６……主メモリ、７・・・…フ
ァイル、８……出力用装置、ＭＡ，ないしＭＡ３……デ
イステインクト・プログラム・モジュール、ＡＤ，……
デイステインクト・プログラム・モジュールＭＡ，の先
頭アドレス、ＡＤ２・・・・・・ディステインクト・プ
ログラム・モジュールＭＡ２の先頭アドレス、ＤＰＥ・
…・・エラー信号ビット、ＤＰ・・・・・・ディスティ
ンクト・プログラム・モード表示ビット、Ｄ，ないしＤ
３……診断ェリヤ、Ｐ，ないしＰ３……デイステインク
ト・プログラム用処理ェリャ、１・・・・・・入力デー
タ・エリヤ。
路、３・・・・・・命令レジスタ、４…・・・制御レジ
スタ、５……制御回路、６……主メモリ、７・・・…フ
ァイル、８……出力用装置、ＭＡ，ないしＭＡ３……デ
イステインクト・プログラム・モジュール、ＡＤ，……
デイステインクト・プログラム・モジュールＭＡ，の先
頭アドレス、ＡＤ２・・・・・・ディステインクト・プ
ログラム・モジュールＭＡ２の先頭アドレス、ＤＰＥ・
…・・エラー信号ビット、ＤＰ・・・・・・ディスティ
ンクト・プログラム・モード表示ビット、Ｄ，ないしＤ
３……診断ェリヤ、Ｐ，ないしＰ３……デイステインク
ト・プログラム用処理ェリャ、１・・・・・・入力デー
タ・エリヤ。
Claims (1)
- 【特許請求の範囲】 １ 同一機能を行う複数種類のデイステインクト・プロ
グラム・モジユール及びモジユール切替え命令を含む一
連のプログラムが格納されているメモリ装置と、複数の
プロセツサとを備え、モジユール切替え命令が読出され
たとき、上記複数のプロセツサのそれぞれが、１個のデ
イステインクト・プログラム・モジユールを実行し、複
数の処理結果が比較されることを特徴とする並列データ
処理システム。 ２ 複数の処理結果が不一致である場合には、制御レジ
スタにエラー信号ビツトが立てられることを特徴とする
特許請求の範囲第１項記載の並列データ処理システム。 ３ 複数の処理結果の多数決が取られることを特徴とす
る特許請求の範囲第１項記載の並列データ処理システム
。４ 複数の処理結果に不一致が生じた時、当該複数の
処理結果を診断エリヤに書込むことを特徴とする特許請
求の範囲第１項、第２項又は第３項記載の並列データ処
理システム。 ５ デイステインクト・プログラム・モード表示ビツト
が、制御レジスタ又はメモリに準備され、上記デイステ
インクト・プログラム・モード表示ビツトがオンである
場合のみ、複数のデイステインクト・プログラムの処理
結果が比較されることを特徴とする特許請求の範囲第１
項、第２項、第３項又は第４項記載の並列データ処理シ
ステム。 ６ 複数の処理結果のそれぞれを格納するエリヤをデイ
ステインクト・プログラム用に準備されていることを特
徴とする特許請求の範囲第１項、第２項、第３項、第４
項又は第５項記載の並列データ処理システム。 ７ 処理結果の正解値を、次のプログラム・モジユール
の処理の実行とは、独立にフアイル又はメモリに書込む
ことを特徴とする特許請求の範囲第１項、第２項、第３
項、第４項、第５項又は第６項記載の並列データ処理シ
ステム。 ８ 専用入力データ作業エリヤを有し、該専用入力デー
タ作業エリヤに直前のプログラム・モジユールの処理結
果が格納されていることを特徴とする特許請求の範囲第
１項、第２項、第３項、第４項、第５項、第６項又は第
７項記載の並列データ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53079598A JPS60698B2 (ja) | 1978-06-30 | 1978-06-30 | 並列デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53079598A JPS60698B2 (ja) | 1978-06-30 | 1978-06-30 | 並列デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS556683A JPS556683A (en) | 1980-01-18 |
| JPS60698B2 true JPS60698B2 (ja) | 1985-01-09 |
Family
ID=13694431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53079598A Expired JPS60698B2 (ja) | 1978-06-30 | 1978-06-30 | 並列デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60698B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5862408A (ja) * | 1981-10-09 | 1983-04-13 | Nippon Gakki Seizo Kk | 液体燃料燃焼装置 |
-
1978
- 1978-06-30 JP JP53079598A patent/JPS60698B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS556683A (en) | 1980-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5932045A (ja) | 情報処理装置 | |
| JPS61204758A (ja) | コ・プロセツサ制御方式 | |
| US5307482A (en) | Computer, non-maskable interrupt trace routine override | |
| JPS60698B2 (ja) | 並列デ−タ処理システム | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| US4594710A (en) | Data processing system for preventing machine stoppage due to an error in a copy register | |
| JPS60699B2 (ja) | デ−タ処理システム | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| EP0655686B1 (en) | Retry control method and device for control processor | |
| JPS59172044A (ja) | 命令制御方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JP2507789B2 (ja) | 仮想計算機の論理シミュレ―ション処理方式 | |
| SU1520533A1 (ru) | Электронна вычислительна машина | |
| JPS63168762A (ja) | マルチプロセツサ起動装置 | |
| JPH03103924A (ja) | データ処理装置 | |
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2515333B2 (ja) | システムの動的情報収集処理装置 | |
| JPH0746320B2 (ja) | 履歴情報記憶装置 | |
| JP2654105B2 (ja) | マイクロプロセッサ | |
| JPS60250440A (ja) | リトライ制御方式 | |
| JP2000353109A (ja) | エミュレータ及びエミュレーションシステム | |
| JPH01169641A (ja) | ソフトエラー検出方式 |