JPS6068746A - モデム選択回路 - Google Patents

モデム選択回路

Info

Publication number
JPS6068746A
JPS6068746A JP58176332A JP17633283A JPS6068746A JP S6068746 A JPS6068746 A JP S6068746A JP 58176332 A JP58176332 A JP 58176332A JP 17633283 A JP17633283 A JP 17633283A JP S6068746 A JPS6068746 A JP S6068746A
Authority
JP
Japan
Prior art keywords
modem
signal
circuit
discriminating
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58176332A
Other languages
English (en)
Inventor
Nobuyuki Sato
信行 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP58176332A priority Critical patent/JPS6068746A/ja
Publication of JPS6068746A publication Critical patent/JPS6068746A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03038Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 未発131はテレックス、FAX、データ処理等の通信
端末機において相「端末機の使用モデムの種類と通(+
i速度を相手端末機からの受信モデム信号から判別する
事に関するものである。
(背以技術) 従来、受信モデム信号からそのモデムの種類と必信速度
を判別するには、モデム信号を帯域フィ −ルターに通
してそのスペクトル分布の特徴から判定する方法がある
が複雑で高価である欠点がある。または複数のモデムを
用意して同時にあるいは複数の種類のモデムに切替えで
きるモデ1.1つを用意して順次モデム信号を入力させ
、正しく受信したモデムを検出して判定する方法がある
が、前者は並列に動作するモデムと受信回路が多くなり
、後者は判別までの処理時間がかかるという欠点がある
(発明の効果) 本発明の1」的はこれらの欠点を解決するため、伝達関
数に零と極をふくんでかつ安定で位相推移の最小になる
ようにまた差分信号の振幅が最小となるよう入力信号に
より逐次制御される予測フィルタからなるADPCM 
(適応差分PCM)にモデム信号を入カレ、逐次更新さ
れる予測フィルタのタップ係数又はADPCMの残差信
号の特徴からモデムの種類と通信速度を判別するように
したもので以下詳細に説明する。
(発明の構成および作用) 第1図は本発明の実施例を示す。0−1はA/Dコンバ
ーター、1−0はADPCM、0−2はモデム判別回路
、0−3は少なくとも2つ以」二の種類又は通4eE速
度のモデムから1つを選択できるモデム、0−4はモデ
ムを介して通信を行う通信端末機(DTE)、0−10
はモデム信号入力端子、o−11はモデム判別信号入力
端子、0−12はモデムとDTEとの相互接続回路であ
る。0−10の端子は例えば電話回線等に接続されここ
に入力された相手側モデム信号はA/Dコンバータ0−
1によってデジタル信号に変換され端子1−1を介して
ADPCMI−0に人力される。モデムの種類と通信速
度によってその特徴が現われるADPCMの差分信号e
Rが端子12に、適応予測フィルターのタップ係数ci
、diが端子1−10 、〜1−12に出力される。こ
れらの出力の特徴をモデム判別回路0−2がモデムの種
類と通信速度を判別し、同じモデムと通信速度を選択す
る選択信号を端子0−11を介してモデム0−3に支持
する。
以下にADPCMI−0の詳細を第2図により説明する
1−1は入力信号端子、1−2は出力信号端子、1−3
は人力信号とI−5の予測信号の加算器、l−4は適応
予測フィルタ、t−eは適応予測フィルターの安定性判
定とター7プ係数更新回路である。系の動作は、時刻k
において離散的入力信号9に対して、線形予測方式に基
づいた予測信号9を発生させ、入力信号Sにと加算され
て、差分信号eg =SドーSにを得る。
この様な帰還ループを含む系においては、雑音による誤
動作、適応制御による安定条件からの離脱によって系が
発振し易くなることが知られている。予411フィルタ
の安定性判定のため予測フィルタを構成する伝達関数の
根を厳密に制御しなければならない。
従来、予N11lフィルタの安定性判定は、フィルタの
伝達関数の分母多項式の根を実時間でめインパルス応答
の収束条件から根が1より大(Z−jOル ーe で定義した場合、lより大)の判定を基準として
行ってきた。しかし、分母多項式の次数が増すに従って
実時間での処理は不jj)能となり、分l1l)多xt
r式の次数を2次に制限しなりればならなかった。
本発明は、任意次数の極と零点を含む伝達関数によって
構成された予測フィルタの安定性管理を容易にし、同時
に逐次最小位相、I′lL移形を保証する。
チェビシェフ近似より、Zのn次多項弐〇(z)が、 H(z) =ao+ a 、 Z −’+ a2Z −
’−1−−−−+ an z (1) で表わされ、Z−”が(Z−”(≦1の範囲で所望特性
に最も良く近似された時、次項が成り立つ。
1) nが偶数の場合 H(z) + εは、z−”=−1で草根、H(z) 
−εはz”=+1で草根を持ち、(II(z)+ε)/
(z−’+l)と()l(z)−−ε )パz−’−1
)の根は、一対の共役複素根となり、2平面上における
単位円−Lにおいてdi=2(e’“” + e−”’
 ) : 2CO3θ工ある。第2式、第3式より明ら
かに次式が成立つ。
1−1(Zl= −I Ul(71+U2(211(4
12) nが奇数の場合 第1項と同様にして、 dl=2(e’θ’ + e−J0’ ) = 2co
sθ・、第5式、第6式より明らかに次式が成り立つ。
)1(z) = (G+ (zl +G2 (zl l
 (71本発明は、上記第1.2.3.4式、あるいは
、第5. fl、 7式を適応予測デジタルフィルタと
じて適用することにより、任意次数のフィルタの根(極
と零点)の逐次制御を容易に行うことによって、逐次最
適系の構成を目的とするものである。すなわち、上記伝
達関数の次数■を奇数とすると(偶数としても同一の取
扱いが可能である)第2式中の係数ci(ω1としても
同様の取扱いができる)、および、第3式中の係数di
((Jiとしても同様の取扱いができる)は、Z平面上
の単位円上に存在し、分離則を満足する。ここで、第2
.3式又は、f55.e式の根が複素’tL面上におい
て単位円の周上で交η二に存在することを分離則と看う
。すなわち、適応予測デジタルフィルタの安定性は、−
■二記係数ci(又はω1)とdi(又はθ1)の分離
則だけを逐次管理することによって保証される。
また、この係数ci、diは例えばコロナ社電子通信学
会編ディジタル信号処理P228〜P22θに記載の最
大傾斜法に基づいた次式により、逐次更新され、差分信
号e:kを最小とするように最適制御されるものである
ここでΔはOく△≦1の定数であり、kは時刻を表わす
以」−述べたように差分信号e に応じて逐次求められ
る係数ci 、diを簡単な演算により補正することに
より系の安定性を得ることができまた、この係数ci 
、diは音声データ又はモデムデータの特徴を表わす。
さて、式(2)、(3)又は、式(5)、(El)の根
ωl 。
Oi (i= 1−11/2)は、角周波数の口ime
nsionを持っており、それぞれZ−”平面の単位円
上でOく(萌、Ot)<πの範囲に本発明の特徴である
分離則に従って配置される。従って1人力信号の特徴に
応じた各相の位置および相互間距離が限定できる。
以上説明したように、第1の実施例では、伝達関数に極
と零点を含んでかつ安定性のよい適応予測フィルターか
らなるADPCMを使用し。
(1)位相と振幅か瞬峙変化するモデム信号等を人力し
ても安定にしかも追従性がよく、 (2)シかもモデム信号の特徴が差分信号e1(タップ
係数ck、dLに出るのであるから、モデムの種類と通
信速度を判別するのに用意に利用しやすい利点がある。
なお、極と零点をふくむ適応制御フィルタについては本
出願人による特願昭58−4214に記載されている。
第3図は第1図モデム判別回路0−2の詳細を示す図で
ある。2−1は微分器、2−2は比較器、2−3はOR
回路、2−4はOR回路、2−5は差分信−fek 、
タップ係数ci、diの特徴を数種もつ係数テーブル、
2−6はマイクロプロセッサ−等のデーター処理装置、
2−7は係数テーブルの組合せからモデムど通信速度を
特定するためのモデム・通信速度テーブル、2−8はR
AM、2−9はタイマー、他の端子は図1と同じである
差分信号ek と適応予測フィルターのタップ係数Ci
、diは人力信号に応じて逐次変化するが、モデム信号
のように位相と振幅が瞬時変化する変調時点付近では、
大幅に変化し、変化の周期と仕方モデムの種類と通信速
度により特徴がある。この変調時点と時間幅を与えるタ
イミング信号tpを差分信号ek 及びタップ係数ci
 、 dl各々に接続された微分器2−1.比較器2−
2とOR回路2−3からめ、これをデータ処理装置に通
知するとともに、タイミング信号tpが出ている間バッ
ファ2−4のゲートを開き、差分信号ek、タップ係数
ci、diをバッファ2−4に格納する。
データ処理装置2−6は図4に示されたフロー手順によ
りモデム選択信号を端子0−11に出力する。
図4において、係数テーブルの組合せの特徴からモデム
と通信速度を特定するのは、位相と振幅の変化の仕方は
1つのモデム・通信速度でも数種あり、そのうちのいく
つかの変化は他のモデム・通信速度の変化と同じ場合が
あるからである6所定回数はモデム拳通信速度が特定で
きる回数であればよく任意である。
第2の実施例では微分器、比較器とバッファを使ってモ
デム変調時点のタップ係数と差分信号のみを処理すれば
よいので、マイクロプロセッサ−等の処理速度でも処理
でき、(1)安価、(2)小型、(3)モデムの種類及
び通信速Iffをいろいろ変えるとき簡単なテーブル変
更ですむ。
等の利点がある。
(発り1の効果) 本発明は相手通信端末の使用モデムがわからない場合で
も受信モデム信号からモデムの種類と通信速度が判別で
きるので、例えばテレックス端末のように物理、リンク
(リンクレイヤーは再送手順を有す)、ネットワークレ
イヤー等の上位レイヤーの通信手順は規定されていて、
モデムの種類と通信速度はあるいくつかの中から任意に
1つ選んで使用しても通信できる端末機と最近のLSI
モデムのように価格はあまり上昇しないで数種のモデム
と通信速度を!、!J換えられモデムを本発明に使用す
ると次のような通信運用ができる。
(1)テレテックス端末のモデムと通信速度は国によっ
て異なるが、外国のテレテックス端末と直接通信できる
。(FAX、データ端末も同様に可能)。
(2)ある一つのネットワーク内で既イfとは異なる新
しいモデムを導入して端末機を増設する場合、新規端末
機は既存のモデムと新モデムを併せ持てば既存のモデム
端末はそのままにして相互通信ができる。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図はADP
CMのブロック図、第3図はモデム判別回路のブロック
図、第4図はデータ処理装置の動作フローである。 0−1 ; A/D変換器 1−0 ; ADPCM O−2;モデム判別回路 O−3;モデム 0−4;通信端末機 第1図 ノ −3 第2図

Claims (2)

    【特許請求の範囲】
  1. (1)受信信号と受容する入力端子と、これに接続され
    るA/D変換器と、その出力に接続され逐次適応予測フ
    ィルタのタップ係数が逐次更新される適応差分PCM回
    路と、逐次更新されるタップ係数又は差分信号の振幅の
    特徴から送信側のモデムの種類と通信速度を判別するモ
    デム判別回路と、該判別回路の出力に従って少なくとも
    2以」二のモデムから1のモデムを選択する手段とを有
    することを特徴とするモデム選択回路。
  2. (2)受信信号と受容する入力端子と、これに接続され
    るA/D変換器と、その出力に接続され逐次適応予測フ
    ィルタのタップ係数が逐次更新される適応差分PCM回
    路と、逐次更新されるタップ係数又は差分信号の振幅の
    特徴から送信側のモデムの種類と通信速度を判別するモ
    デム判別回路と、該判別回路の出力に従って少なくとも
    2以上のモデムから1のモデムを選択する手段とを有し
    、前記判別回路が、逐次更新されたタップ係数のうち少
    なくとも1つ以上をそれぞれ微分器と比較器に通してタ
    ップ係数が急激に変化している開信号を出力するタイミ
    ングパルスをめ、このタイミングパルスが出ている間、
    逐次更新されるタップ係数を格納するバッファと少なく
    とも2つ以上の係数テーブルの内容とバッファの内容と
    比較し一致する係数テーブルを判足し、所定回数繰り返
    した後、モデムジノ換信号を出力することを特徴とする
    モデム選択回路。
JP58176332A 1983-09-26 1983-09-26 モデム選択回路 Pending JPS6068746A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58176332A JPS6068746A (ja) 1983-09-26 1983-09-26 モデム選択回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58176332A JPS6068746A (ja) 1983-09-26 1983-09-26 モデム選択回路

Publications (1)

Publication Number Publication Date
JPS6068746A true JPS6068746A (ja) 1985-04-19

Family

ID=16011735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58176332A Pending JPS6068746A (ja) 1983-09-26 1983-09-26 モデム選択回路

Country Status (1)

Country Link
JP (1) JPS6068746A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557644A (en) * 1993-04-07 1996-09-17 Hitachi, Ltd. Signal demodulating and decoding apparatus and signal demodulating and decoding method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557644A (en) * 1993-04-07 1996-09-17 Hitachi, Ltd. Signal demodulating and decoding apparatus and signal demodulating and decoding method

Similar Documents

Publication Publication Date Title
US5398029A (en) Sampling rate converter
US4847864A (en) Phase jitter compensation arrangement using an adaptive IIR filter
US4453259A (en) Digital synchronization technique
DE3171426D1 (en) Method and circuit for converting the sampling frequency of a series of samples avoiding conversion into a continuous signal
JPH01143447A (ja) 受信装置のタイミング獲得装置
US4896285A (en) Calculation of filter factors for digital filter
US5933452A (en) Timing interpolator in digital demodulator
US4016410A (en) Signal processor with digital filter and integrating network
KR920022683A (ko) 샘플링 주파수 변환기
JPS63139451A (ja) 周期的信号における位相跳躍を検出識別する装置
JPS6068746A (ja) モデム選択回路
RU2130233C1 (ru) Система передачи с восстановлением пропущенных отсчетов сигнала
US5446728A (en) Method and arrangement for use in the elimination of echoes in a subscriber line circuit
CA1261008A (en) Adaptive transversal filter
JPS6477327A (en) Sample rate converting circuit
JPS6261440A (ja) クロツク制御回路
JPH05288794A (ja) 加入者線におけるブリッジタップ伝送線路位置特定方式
JPH01264307A (ja) 変調装置
Karaboyas et al. Highly parallel multichannel LS algorithms and application to decision-feedback equalizers
CA1321273C (en) Circuit arrangement for the regeneration of digital signals received in analog form
JPS6242609A (ja) 間引き補間装置
SU1539833A1 (ru) Устройство дл магнитной записи цифровой информации
JPH05114924A (ja) データ伝送方法およびその装置
CA2188693A1 (en) Signal interpolator
JPS6238645A (ja) 復調器