JPS6068733A - 擬似線路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、擬似線路装置、特にディジタル素子で擬似線
路を構成し、入力されたパルス列に応じた線路出力波形
を出力する擬似線路装置に関するものである。

酊１図は従来の擬似線路の基本回路を示したもので、従
来の擬似線路は構成素子としてコイルエ、コンデンサ２
、抵抗３ないし６の各位を適宜組み合せ、幾段も接続し
使用することで要求する周波数特注全実現していた。

しかしながら、コイル１、コンデンサ２、抵抗３ないし
６を適宜組み合せた基本回路を幾段も接続する従来の擬
似線路では、多種類の擬似線路全用意しなければならな
いとき、それに応じてコイル１．コンデンサ２．抵抗３
ないし６の定数を種類毎に用意しなければならず、大規
模となる欠点があった。そのうえ、例えば第２図に示し
たようにブリッジタツゾ８ないしｌＯを有する線路７の
一端Ｘ側から他端Ｙ（ｌ′ＩＩＩまでの周波数特注は第
３図に示されたようになり、このような周波数行ａを従
来の基本回路であるコイル１、コンデンサ２、抵抗３な
いし６で構成することは極めて困難であり、精度が粗い
もので近似するとか、規模が大きく々るとかの欠点があ
った。

本発明は上記の欠点を解決すること全目的としており、
従来のコイル、コンデンサ、抵抗等の集中定数による組
み合せの擬似線路に替え、伝送線路毎の）々ルス応答波
形を基１ｃ線路出力波形の波形データを計算に依ってめ
、その波形データを記憶装置（以下メモリと称す）にそ
れぞれ格納しておき、メモリに格納された線路出力波形
の波形データを続み出し、それ全アナログ化゛Ｔること
によって、多種類の線路について従来のコイル、コンデ
ンサ、抵抗等の構成索子からなる擬似線路に比し、高精
度のさら［ＬＳＩ化により小形化が可能な擬似線路が得
られる擬似線路装置全提供すること全目的としている。

以下第４図以降の図面を参照しながら不発明の擬似線路
装置を説明する。

第４図は不発明に係る擬似線路装置の一芙流側購成、＠
５１１．第６図はメモリに格納されている線路出力波形
の波形データの説明図、第７図は本発明に係る擬似線路
装置の他の実施例構成を示している。

第４図ＶＣおいて、入力信号のパターン、すなわち入力
信号の）ξルス列は続み出し装置１７のシフトレジスタ
１１に入力され、このシフトレジスタ１１に格納された
パルス列がメモリ１３の第１のアドレスＡ０〜Ａｌｃを
指定する。入力信号の周期Ｔ。の１／ｎの周期で発生さ
れるサンプリング信号は、続み出し装置１７のカウンタ
１２に入力し、このサンプリング（Ｆｉ号がカウンタ１
２に入力する毎に１歩進する。カウンタ１２はメモリ１
３の第２のアドレスＢ０〜Ｂｎを指定するとともに、キ
ャリイ信号（タイミング信号）？シフトレジスタ１１に
出力し、ソフトレジスタ１１に格納されているパルス列
金シフトさせる。メモリ１３１Ｃは後に詳しく説明する
が、線路出力信号を記憶しており、このメモリ１３に記
憶された線路出力信号の波形データがシフトレジスタ１
１とカウンタ１２とのアドレスで指定されてメモリ１３
から順次続み出され、出力回路１４（以下ディジタル−
アナログ変換器と称す）で出力信号に変換される。

線路長や線路に取付けられたブリッジタップの数によっ
て異なる伝送線路の線路出力信号の切替は％擬似線路切
替器１５の出力によって行われる。

次にメモリ１３ｖｃ格納されている線路出力波形につい
て説明する。

今、伝送線路り、に第５図（１）に示された１個のパル
スを加えたとき、伝送線路り、の他端から同図（１１）
に示された線路出力波形が出力する。そしてこの線路出
力波形のノぐルス応答時間Ｐかにビット以内１例えば８
ビット以内であるものとして説明する。すなわち伝送線
路り、に印加されたパルスの線路出力信号、すなわちパ
ルス応答波形が８ビット以内に完全に減衰しているもの
とする。このときｌｔ６＋ｔｌ＋・・・・・・ｔ７とす
る。メモリ１３の第１のアドレス人。−Ａｙｋタイミン
グｔ。、ｔ５．・・・・・・ｊ、　ｉｃ対して表−１の
ように対応付ける。表−１においてＷＩは第２のアドレ
スＢＯ＋　）３１　＊・・・Ｂｎがすべて零のときのメ
モリ１３に格納されている内容である。

表−１ タイミングｔ。に赴ける線路出力波形の振幅値ｆ１（Ｖ
Ｏ）は画工のアドレスＡ６〜Ａ７がｒｌｏｏｏｏｏｏｏ
Ｊ（このときメモリ１３の第２のアドレスＢ。〜Ｂｎは
総て「Ｏ」）の指定アドレス上に書き込まれている。同
様ＶＣタイミングｔ、における線路出力波形の振幅値ｆ
１（ｖｌ）はメモリ１３の第１のアドレスがｒｏｌｏｏ
ｏｏｏｏＪ　（このときのメモリ１３の第２のアドレス
Ｂ。−ＢｎＵ総で「０」）の指定アドレス上に書き込１
れている。以下同様にタイミングｔ、〜ｔ、における線
路出力波形の振幅値ｆ１（Ｖｌ）〜ｆ＊　（Ｖｙ　）が
それぞれの指定アドレス上に書き込まれている。

また、タイミングｔ。−ｔ１間＋ｔｌ−ｔｔ間、・・・
・・・ｔｏ−１７間のそれぞれのタイミング谷間１２ｎ
＝Ｎ個でサンプリングされたときの線路出力波形の（辰
幅値がそれぞれの指定アドレス上に書き込まれている。

例えば、ｎが４ビット″′ｃ１６個のサンプリングが行
われるとき、タイミングｔｏ−ｔ、間の第１番目におけ
る線路出力波形の振幅値ｆ＋（Ｖａｔ）は、メモリ１３
の第１のアドレスＡ。−Ａ、がｒｌｏｏｏｏｏｏｏＪで
第２のアドレスＢ。−Ｂ、がｒｌｏｏｏＪのアドレス上
に書き込まれている。以下同様に、第２番目における線
路出力波形の振幅値ｆ、（Ｖ。、）は、メモリ１３の第
１のアドレスＡ０〜人、がｒｌｏｏｏｏｏｏｏ　Ｊで第
２のアドレスＢｏ−Ｂ、がｒｏｌｏｏＪのアドレス上Ｖ
Ｃ＠き込まれている。第３番目〜第１６番目における線
路出力波形の振幅値ｆ＋（Ｖｏｓ）〜ｆ、（Ｖａｔａ）
が指定アドレス上に書き込まれている。

次ニノぞルス列がｒｌｏｏｏｏｏｌｏ　Ｊの８ビツトの
繰返しの場合のメモリ１３に畳き込まれている線路出力
波形の波形データを第６図金柑いて説明する。

ノ々ルス列がｒｌｏｏｏｏｏｌｏ　Ｊの場合は、第６図
（１１と（ｉｌｌの波形金加えた同ｉｏ＋の線路出力波
形が各タイミングｔ。−ｔ、Ｖｃ現われることになる。

なおメモリ１３の第１のアドレスＡ。−ｈ７はａ−ｚの
ように対応付けられる。表−２においてＷ、は第２のア
ドレスＢ、、Ｂ、、・・・Ｂｎがすべて零のときのメモ
リ１３に格納されている同容である〇 タイミングｔ。のとき、すなわちメモリ１３の汀１のア
ドレスＡ。−Ａ７がｒｌｏｏｏｏｏｌｏＪ　（このとき
メモリ１３の第２のアドレスＢ。−Ｂｎはすべて「０」
）のアドレス上には、第６図（１）のタイミングｔ。［
おける線路出力波形の振幅値と同図ｆｌｌｌのタイミン
グｔ。における線路出力波形の振幅値とを加えた同図の
１）のタイミングｔ。［おける線路出力波形の振幅値ｆ
！（ＶＯ）が書き込まれている。以下同様にタイミング
ｔ１〜ｔアのとき、第６図（１１のタイミング１．−１
．における線路出力波形の振幅値と同図叩のタイミング
ｔ、〜ｔ、ｌｃｂける線路出力波形の振幅値とを加えた
同図（ｆｉｌｌのタイミングｔ、〜ｔ、　Ｋおける線路
出力波形の振幅値ｆ２（Ｖｌ）〜ｆｔ（Ｖｙ）が表−２
に示されたメモリ１３の指定アドレス上に畳き込まれて
いる。

またタイミング１ｏ−１，間ｅｔ、−ｔ！間、・・・・
・・ｔｓ−ｔ７間のそれぞれのタイミング区間に２”＝
Ｎ個でサンプリングされたときの第６図（１１Ｖｃおけ
る線路出力波形の振幅値と同図（１）における線路出力
波形の振幅値とを加えた同口Ｑｌｌｌ　Ｉｃおける線路
出力波形の振幅値がそれぞれの指定アドレス上に書き込
まれている。

メモリ１３に格納されているノξＩレス列の数はシフト
レジスタ１１のビット数ｋによって決捷り、当該シフト
レジスタ１１のビット数ｋについて、２に通すのパルス
列についての線路出力波形の振幅値を上記の如くメモリ
１３に一瞥き込んでおく。

なおメモリ１３へ２に通りの・々ルス列の瞥き込みに当
って上記説明のノξパルス列ｒｌｏ００００００　Ｊの
パルス全伝送線路に印ノ几し、その線路出力波形の振幅
値を笑測するだけで他のＡＪレス列しこついてのだ）路
出力波形の振幅値は計′Ｊｌ！ｆ−によってめられるこ
とは上記説明から明らかである。

ノぐルス列ｒｌｏ００００１０　Ｊが入力されると、シ
フトレジスタＩＩＶＣパルス列ｒｌ　Ｏ００００１０Ｊ
が格納される。そして、メモリ１３の第１のアドレスＡ
。−Ａ７にｒｌｏｏｏｏｏｌｏ　Ｊが、またサンプリン
グ信号によりカウンタ１２の同容カニ零のときメモ１月
３は、第６図ＣｌＩＤのタイミンク”　ｔｏの振１隅値
ｆ、（Ｖｏ）の波形データ金出力する。サンゾＩＪング
信号をカウンタ１２が受ける毎に、カウンタ１２は１歩
進するから、メモリ１３は第６図曲）のタイミングｔ。

−ｔｌの区間ｔ２”＝Ｎ等分した波形データが格納され
ているアドレスでＪｒ次続み出しのアクセスが行われる
。メモリ１３がらＪＩ２次続み出された波形データはデ
ィジタル−アナログ変換器１４でアナログ化され、爾６
図（１１１１のタイミングｊｏ　ｔ＋の区間のアナログ
波形が出方してくる。カウンタ１２がＮをカウントする
とキャリイ信号をシフトレジスタ１１へ送るとともに、
カウンタ１２は零ＶＣ戻る。カウンタ１２がらのキャリ
イ信号によってシフトレジスタ１１は前記パルス列ｒｌ
ｏ００００１０ＪＩＣＩビットシフトさせｒｏｌｏｏｏ
ｏｏｌＪとする。これによりメモリ１３のアドレスＡ０
〜Ａ。

社ｒｏ１０００００１Ｊに変るがら、メモリ１３がらは
第６図（１１Ｄのタイミング１．の波形データが続み出
される。以下カウンタ１２が１歩進する毎［第６図（＋
１１１のタイミング１＋　−１，の区間の波形データが
メモリ１３から順次読み出される。以下同様にしてキャ
リイ信号がシフトレジスタ１１へ出方する毎にメモリ１
３のアドレスＡ。−Ａアが表−２のタイミングに＋ｔ！
＋・・・・・・の如くシフトして行く。従がってディジ
タル−アナログ変換２３１４がら第６融帥に示されｆｃ
、ｌｌｌｌｌ力出力信号形全発生させることができる。

また、数種類の伝送線路Ｌｌ＋Ｌｔ＋・・−・・ＴＪｉ
の線路出力波形の波形データ全それぞれの伝送線路に対
応してメモリ１３に記憶させ、擬似線路切替器１５を切
替えることにより、所望の伝送線路Ｌｉについての線路
出力波形を発生させることができる。

なおシフトレジスタ１１は、入力信号の１ビツトの周期
信号でシフトされながら入力パルスの有無を順次格納す
るものでもよく、また、入力信号の１ビツトの周期信号
とカウンタ１２のキャリイ（８号とのアンド出力で７７
トされながら入力パルスの有無を順次格納・するもので
もよい。この場合。

カウンタは、シフトレジスタの７７ト信号により零に戻
るようにされてぃｎば、入力信号の１ビツトの周期とサ
ンプリング信号の周期とは同期して匹なくともよい。

第６図から容易に判るように、シフトレジスタ１１のビ
ット数に−１、伝送線路のパルス応答時間Ｐ（第５図参
照）を入力信号の１ビツトの時間Ｔ。

で割った値以上のビット数であればよい。すなわちシフ
トレジスタ１１のビット数ｋＵ、時１１（１ｋ・＋１＋
　ｏが伝送線路に印力Ｉされた）ぐルスによって生じた
線路出力波形が、他のパルスの線路出力波形に影響を与
えなくなるような時間に相当するビット数以上であれば
よい。従がってメモリ１３に書き込んで卦＜線路出力波
形の波形データもこのビット数の２ｋ（ｉｌＩａと分解
能を左右するタイミング区間の波形データの２ｎ個との
積２に×２ｎの個数だけ１つの伝送線路について少なく
とも格納しておけばよいことになる。

第７図は本発明に係る擬似線路装置の他の実施例を示し
ており、正極性パルスと負極ｆｌｙＺルスとを有するＡ
ＭＩ信号（Ａｌｔｅｒｎａｔｅ　Ｍａｒｋ　Ｉｎｖｅｒ
ｓ　−１ｏｎ　）用のものである。

同図１ｃ　ｈいて１１ないし１５は第４図のものに対応
し、１１’Ｕシフトレジスタ、１３′はメモリ全表わし
、第４図の１１．１３１Ｃそれぞれ対応している。１６
は加算回路を表わしている。

シフトレジスタ１１には正極性のノｑルス列〃よ入力さ
れ、従がってメモリ１３には正極性の波形データが第４
図で説明したように予め暑き込ｆ、ｉしている。またシ
フトレジスタ１１’ＦＣは負極性の／ξルス列が入力さ
れ、従がってメモリ】３′には負極性の波形データが正
極性のメモリ１３と同様に予め書き込まれている。

第７図の動作は第４図のものと全く同様であり、シフト
レジスタ１１．カウンタ１２及びメモリ１３でＡＭＩ信
号の正極団ノξルス列用の擬似線路となり、シフトレジ
ス、り１１′、カウンタ１２及びメモリ１３でＡＭＩ信
号の負極性・ξルス列用の擬似線路となる。そして加算
回路１６により、正負極性の波形データが加算され、こ
の加算出力がディジタル−アナログ変換器１４でアナロ
グ化される。

以上説明した如く１本発明によれば、集中定数のコイル
、コンデンサ、抵抗ｔ−ｉ用しなくても擬似線路のパル
ス応答波形を発生させることができ。

ノぐルス応答時間の長さに対しシフトレジスタのビット
ｉｋ対応して設けられるので、どのような伝送線路の特
注も擬似し得る。そして伝送線路の長さやブリッジタッ
プの取り付は個数や取り付は位置Ｖこよって複雑に変化
する周波数特注を１回の実測によって多種類のパターン
を精度よく擬似する擬似線路の線路出力波形を発生させ
ることができる。またメモリに計１かく波形データ全書
き込んでおけば線路出力波形の精度はディジタル−アナ
ログ変換器の変換精度に依存するようになり、精度が向
上する。

擬似線路切替器により所望する擬似線路が容易に（Ｉ　
ラれる。そしてパルス列のピットレートに対してはサン
プリング周波数を対応させて変化させることも容易とな
る。

【図面の簡単な説明】 第１図はコイル、コンデンサ、及び抵抗で擬似線路を構
成するときの基本回路、第２図はブリッジタップを備え
た線路の一例、第３図は第２図の周波数特性曲線、第４
図は本発明に係る擬似線路装置の一実施例構成、第５図
、第６図はメモリに格納されている線路出方波形の波形
データの説明図、第７図は本発明に係る擬似線路装置の
他の実施例構成を示している。 図中、１１．１１’はシフトレジスタ、１２はカウンタ
、１３．１３’はメモリ、１４はディジタル−アナログ
変換ｉ！Ｓ、１５祉擬似線路切替藷、１７は続み出し装
置を表わしている。 特許出願人　安夏電気株式会社 第１図 第２図 第３Ｎ 第４「り 第５図 （ｌぐルスンｌ）

Claims (1)

【特許請求の範囲】
1. 入力されるパルス列に対応して出力される線路出力波形
   の波形データを、入力されるパルス列に対応して配憶し
   た記憶装置１３と：入力されたパルス列を判別し、該入
   力されたパルス列に相当する線路出力波形の波形データ
   を続み出す続み出し装置１７と；該続み出された波形デ
   ータ全線路出力波形に変換して出力する出力回路１４と
   を備えた擬似線路装置。