JPS6065570A - サイリスタの製造方法 - Google Patents
サイリスタの製造方法Info
- Publication number
- JPS6065570A JPS6065570A JP17371183A JP17371183A JPS6065570A JP S6065570 A JPS6065570 A JP S6065570A JP 17371183 A JP17371183 A JP 17371183A JP 17371183 A JP17371183 A JP 17371183A JP S6065570 A JPS6065570 A JP S6065570A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- diffused
- boron
- oxide film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052796 boron Inorganic materials 0.000 claims abstract description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000007547 defect Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052733 gallium Inorganic materials 0.000 abstract description 5
- 238000005247 gettering Methods 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 2
- 230000003647 oxidation Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明はＮ型半導体基板を用いるサイリスタの製造方法
に関する。
に関する。
第１図１ａｌ〜ｆｃｌはそのような製造方法の各工程を
示し、第１図ｆａｌにおいては、Ｎ壓半導体基板１０表
面よりアルミニウムおよびガリウムを拡散して所定の濃
度勾配を有するＰ型領域２を形成する。
示し、第１図ｆａｌにおいては、Ｎ壓半導体基板１０表
面よりアルミニウムおよびガリウムを拡散して所定の濃
度勾配を有するＰ型領域２を形成する。
次に第１図ｆｂｌのように両表面を酸化膜３により被覆
する。さらに第１図ｆｃｌのように表面の酸化膜３を選
択的に除去し、その部分にりんを拡散してＮエミツタ層
となるＮ型高濃度領域４を形成する。
する。さらに第１図ｆｃｌのように表面の酸化膜３を選
択的に除去し、その部分にりんを拡散してＮエミツタ層
となるＮ型高濃度領域４を形成する。
このあと酸化膜３を除去して下側のＰ 領域２にアノー
ド電極、上側のＮ＋領域４にカソード電極、上の表面に
露出した上側のＰ＋領域２にゲート電極を設けることに
よりサイリスタができ上がる。
ド電極、上側のＮ＋領域４にカソード電極、上の表面に
露出した上側のＰ＋領域２にゲート電極を設けることに
よりサイリスタができ上がる。
しかし第１図ｆｂｌに示す酸化膜付けの際に酸化誘起績
１’Ｓ２欠陥が発生し、この欠陥がサイリスタの基板の
ライフタイムの低下やＰＮ接合の逆方向特性のソフト化
の原因となる。第１図（ｅｌに示す工程においてりんの
拡散（でより生ずるＮ領域４およびその下側の領域の積
層欠陥はりんのゲッタリング作用により除去されるが、
その他の部分に存在する欠陥はゲッタリングができず、
そのまま残る。
１’Ｓ２欠陥が発生し、この欠陥がサイリスタの基板の
ライフタイムの低下やＰＮ接合の逆方向特性のソフト化
の原因となる。第１図（ｅｌに示す工程においてりんの
拡散（でより生ずるＮ領域４およびその下側の領域の積
層欠陥はりんのゲッタリング作用により除去されるが、
その他の部分に存在する欠陥はゲッタリングができず、
そのまま残る。
本発明の目的は上記の酸化誘起種層欠陥による特性劣化
を防止し、逆方向特性がシャープで、オン電圧の低いサ
イリスタを製造する方法を提供することにある。
を防止し、逆方向特性がシャープで、オン電圧の低いサ
イリスタを製造する方法を提供することにある。
本発明１ｄ、酸化誘起積層欠陥の形成は欠陥発生の核を
除去すること如より阻止できるとの認識に基づき、Ｎ型
半導体基板の両面より拡散だよりＰ型領域を形成１．た
のち、さらに両面よりゲッタリングのための硼素の拡散
を行い、そのあとＮ型領域の選択拡散のための酸化膜を
形成することにより上記の目的を達成する。
除去すること如より阻止できるとの認識に基づき、Ｎ型
半導体基板の両面より拡散だよりＰ型領域を形成１．た
のち、さらに両面よりゲッタリングのための硼素の拡散
を行い、そのあとＮ型領域の選択拡散のための酸化膜を
形成することにより上記の目的を達成する。
第２図ｔａ）〜ｆｄｌは本発明の一実施例の工程を順次
示１．１、第１図と共通の部分には同一の符号が付され
ている。第２図１ｃＩは第１図ｆａｌと同様にＮ型半導
体基板１の両表面よりアルミニウムおよびガリウムを拡
散して所定の濃度勾配を持つＰ型領域２を形成すること
を示す。第２図１ｃＩにおいては、本発明によりさらに
半導体基板１の両側から硼素を拡散してより高濃度のＰ
型領域５を形成し、第２図（ａ）のアルミニウムおよび
ガリウム拡散の熱処理時あるいはそれ以前に形成された
積層欠陥発生核を硼素によりゲッタリングして消滅させ
る。このあと第２図１ｃＩのように酸化膜３により両面
を被覆するが、発生核が存在しないので酸化誘起積層欠
陥の形成、まない。最後尾、第２図ＦｄｌＫ示すように
一方の面の酸化膜３の大部分を除去し、残った酸化膜を
マスクとしてりんの選択拡散を行い、Ｎエミツタ層４を
形成する。以乍は従来のサイリスタと同様の這極付けを
行うことによりサイリスタを完成する。
示１．１、第１図と共通の部分には同一の符号が付され
ている。第２図１ｃＩは第１図ｆａｌと同様にＮ型半導
体基板１の両表面よりアルミニウムおよびガリウムを拡
散して所定の濃度勾配を持つＰ型領域２を形成すること
を示す。第２図１ｃＩにおいては、本発明によりさらに
半導体基板１の両側から硼素を拡散してより高濃度のＰ
型領域５を形成し、第２図（ａ）のアルミニウムおよび
ガリウム拡散の熱処理時あるいはそれ以前に形成された
積層欠陥発生核を硼素によりゲッタリングして消滅させ
る。このあと第２図１ｃＩのように酸化膜３により両面
を被覆するが、発生核が存在しないので酸化誘起積層欠
陥の形成、まない。最後尾、第２図ＦｄｌＫ示すように
一方の面の酸化膜３の大部分を除去し、残った酸化膜を
マスクとしてりんの選択拡散を行い、Ｎエミツタ層４を
形成する。以乍は従来のサイリスタと同様の這極付けを
行うことによりサイリスタを完成する。
本発明はサイリスタの基板のライフタイムの低下、逆方
向特性のソフト化の原因となる酸化誘起積層欠陥の形成
を防ぐために、選択拡散のための酸化膜の形成の前に両
面より硼素を拡散し、硼素のゲッタリング作用によりそ
れ以前の工程で生じた欠陥の発生核を消滅させるもので
ある。従ってシャープな逆方向特性を示し、かつオン電
圧の小さい特性良好なサイリスクを他の工程を変えるこ
となく得ることができるので、特に耐圧の高い大型サイ
リスタの製造に有効に適用できる。
向特性のソフト化の原因となる酸化誘起積層欠陥の形成
を防ぐために、選択拡散のための酸化膜の形成の前に両
面より硼素を拡散し、硼素のゲッタリング作用によりそ
れ以前の工程で生じた欠陥の発生核を消滅させるもので
ある。従ってシャープな逆方向特性を示し、かつオン電
圧の小さい特性良好なサイリスクを他の工程を変えるこ
となく得ることができるので、特に耐圧の高い大型サイ
リスタの製造に有効に適用できる。
第１図ｉａｌ〜ｆｃｌは従来のサイリスタの製造方法め
工程を順次示す断面図、第２図ｆａｔ〜ｉｄｌは本発明
の一実施例の工程を順次示す断面図である。 １・・・Ｎ型半導体基板、２・・・Ｐ型領域、３・・・
酸化膜、４・・・Ｎ型高濃度領域、５・・・硼素拡散領
域。 才ｆ図 才２図
工程を順次示す断面図、第２図ｆａｔ〜ｉｄｌは本発明
の一実施例の工程を順次示す断面図である。 １・・・Ｎ型半導体基板、２・・・Ｐ型領域、３・・・
酸化膜、４・・・Ｎ型高濃度領域、５・・・硼素拡散領
域。 才ｆ図 才２図
Claims (1)
- 【特許請求の範囲】 １）Ｎｍ半導体基板の両面側にＰ型頭域を形成し。 一方のＰ型頭域に酸化膜をマスクとする選択拡散により
Ｎエミツタ層を成すＮ型領域を形成する工程を含む方法
において、酸化膜形成の前に両Ｐ型領域の表面からさら
に硼素を拡散することを特徴とするサイリスタの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17371183A JPS6065570A (ja) | 1983-09-20 | 1983-09-20 | サイリスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17371183A JPS6065570A (ja) | 1983-09-20 | 1983-09-20 | サイリスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6065570A true JPS6065570A (ja) | 1985-04-15 |
Family
ID=15965710
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17371183A Pending JPS6065570A (ja) | 1983-09-20 | 1983-09-20 | サイリスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6065570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154519A (ja) * | 1997-07-30 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1983
- 1983-09-20 JP JP17371183A patent/JPS6065570A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154519A (ja) * | 1997-07-30 | 1999-02-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0738102A (ja) | 高耐圧半導体装置の製造方法 | |
| JPH09232332A (ja) | 半導体装置 | |
| JPS6065570A (ja) | サイリスタの製造方法 | |
| JPS61285766A (ja) | 半導体装置の製造方法 | |
| JPS62128532A (ja) | 半導体装置及びその製造方法 | |
| JPH06120523A (ja) | 半導体装置 | |
| JPS63211680A (ja) | 半導体素子およびその製造方法 | |
| JPH0786562A (ja) | サイリスタの製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS6245709B2 (ja) | ||
| JP2814034B2 (ja) | 電力制御用半導体素子の製造方法 | |
| JPS6223177A (ja) | 半導体装置の製造方法 | |
| JPH07263668A (ja) | 複合型半導体素子 | |
| JPS61182258A (ja) | 半導体装置の製造方法 | |
| JPH02105410A (ja) | 半導体装置の製造方法 | |
| JPS6221277B2 (ja) | ||
| JPH0345549B2 (ja) | ||
| JPS6140026A (ja) | 半導体装置の製造方法 | |
| JPS61234065A (ja) | 半導体装置の製造方法 | |
| JPH01223740A (ja) | 半導体集積回路の製造方法 | |
| JPS60101966A (ja) | 半導体集積回路の製造方法 | |
| JPS59172264A (ja) | 半導体装置 | |
| JPH01260832A (ja) | 半導体素子の製造方法 | |
| JPH01307216A (ja) | 半導体装置の製造方法 | |
| JPH04164374A (ja) | 半導体装置の製造方法 |