JPS606472A

JPS606472A - プリンタヘツド駆動装置

Info

Publication number: JPS606472A
Application number: JP58113796A
Authority: JP
Inventors: Tadashi Yamakawa; 正山川; Hideaki Furukawa; 英昭古川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1983-06-24
Filing date: 1983-06-24
Publication date: 1985-01-14
Anticipated expiration: 2010-07-12
Also published as: JPH0764096B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明はドツト表現形式のプリンタヘッド駆動装置値に
関する。更に詳しく言えば、ドツト画素出力部に存する
特性のばらつきを等測的に補正したプリンタヘッド駆動
装置に関する。

従来技術ドツト表現形式の出力像を得るプリンタヘッドには種々
のものがある。具体例を上げればワイヤドツトプリンタ
ヘッド、静電プリンタヘッド、インクジェットプリンタ
ヘッド、サーマルプリンタヘッド、ＬＥＤアレイプリン
タヘッド等である。

中でもＬＥＤをドツト発生素子として１ｍｍ当り８〜数
十個並へたＬＥＤアレイプリンタヘッドは極めて高い分
解能が得られることから近年注目されている。これを従
来の電子写真式複写機の光学走査機構に替えて用いれば
、−直線上に並んだＬＥＤをビデオ信号に従って選択点
灯させ、これにほぼ面接する感光体表面に潜像を形成し
、更に現像と用紙への転写の過程を経て可視像を得ると
ころのプリンタ装置を構成することができる。この様な
プリンタ装置では帯電条件やトナーを変えることによっ
てＬＥＤが点灯した部位を黒い可視像とすることも、又
は白い可視像とすることも可能であることが知られてい
る。

第１図は従来のＬＥＤアレイプリンタヘッド駆動回路を
示す回路図である。一画面の画像をプリントアウトする
ために、−直線上に並んだＬＥＤを電気的に走査する主
走査と、これと垂直な方向に感光面を移動させる副走査
とがある。図において、データイネーブル信号ｒＤＡＴ
Ａ−ＥＮ」７はこの主走査に同期を与えると共にビデオ
信号ｒＶＩＤＥＯＪ　５が有効にプリントされる期間を
決定する。具体的に言えば、データイネーブル信号７が
１になるときカウンタｌとデコーダ４が付勢される。カ
ウンタ１は主走査クロック信号「ＣＬＫＪ　２の計数を
開始して計数値の出方信号３を出力する。同時にデコー
ダ４はこの出力信号３をデコードしてその値０−　ｎ　
−１の順にラッチパルス信号４□〜４ｎを出方する。一
方ラッチフリップフロツプ（以下ラッチと呼ぶ）ＦＦ、
−ＦＦｎのデータ入力端子りにはビデオ信号５が共通し
て入力されるが、ラッチパルス信号４墓〜４ｎはこれを
所定の順番でサンプリングして夫々ラッチＦＦ、〜ＦＦ
ｎに記憶させている。ＬＥＤアレイプリンタヘット′６
にはｎ個の発光素子ＬＥＤ、〜ＬＥＤ’ｎが隣接してい
る。そしてこれらを個別に駆動するドライバＤ１〜Ｄｎ
はＬＥＤ、　〜ＬＥＤｎに流れる電流をオン／オフ制御
するためのものである。例えばラッチＦＦ、がｌのドツ
ト画素信号を記憶したときはＬＥＤ、に電流を流してこ
れを発光させ、またラッチＦＦ、がＯのドツト画、も信
号を記憶したときはＬＥＤ、の電流を遮断してこれを消
去させる。Ｒ１−ＲｎはＬＥＤ、〜ＬＥＤｎの電流制御
抵抗である。かかる構成において、主走査のプリンティ
ングが行われるときには感光面も副走査される。このと
きラッチＦＦ、〜ＦＦｎは記憶したドツト画素信号を次
の１三走査にラッチタイミングまで保持するから、この
保持時間は全てのＬＥＤについて等しい。そしてこの期
間に副走査を所定長だけ行えば、感光面にはＩライフ分
の潜像が形成されることになる。これを現像して用紙に
転写するとＬＥＤに感光した部分の黒と、感光しなかっ
た部分の白から成る可視像が得られるというものである
。

しかしながら、ＬＥＤに同じ電流を流しても発光の輝度
にはばらつきがある。そしてこの【２らつきはＬＥＤ別
に顕著であるのが現状でもある。従って従来技術にある
如く、これらＬＥＤを定形的に駆動した場合は、プリン
ト結果の可視像にもしＥＤの発光むらに起因する濃淡む
らが生ずるのを防ぎ得ない。しかもこの現象はＬＥＤア
レイブ１ノンタヘットを用いた構成にのみ特有なもので
ｔ士ない。例えば現在普及しているワイヤドットプ１ノ
ンタヘッドについて言えば、ピンヘッド機構部の摩耗や
アクチュエータの電気的特性に不ぞろｌ、１カーあれば
当然に発生する現象である。しかしワイヤド′ツＩ・プ
リンタにおいてはドツトのピン数力く少なｌ、％ことと
、出力像にあまり精度が要求されなしλこともあって、
従来はこれが熟練者の調整番とよって解決されていた場
合も少なくない。しかるに出力ドツトの数も膨大でかつ
その出力像にも高い精度が要求されるような用途にあっ
ては、もはやこの特性のばらつきを無視し得ない。しか
も高密度に構成されたＬＥＤアレイプリンタヘッドでは
４．ｌｆ性の不均一なドツト素子を交換することもでき
ないから、いわゆる歩留まりを悪くする原因ともなって
いた。これに対処するため適当な長さのＬＥＤアレイプ
リンタヘッドをつなぎ合せて用いる方法が考えられる。

しかしこうしても歩留まりの観点からは多少の効果しか
期待されない。またＬＥＤに流れる電流で合せ込む方法
も考えられるが、ＬＥＤの数が膨大であるために電流制
御抵抗もアレー抵抗で構成されるのが通常であり、従っ
てこの方法も実際的ではない。

目的本発明は上述従来技術にある問題点に鑑みて為されたも
のであってその目的とする所は、ドツト画素出力部に存
する機械的、電気的特性のばらつきを簡単な構成で効果
的に補正したプリンタヘッド駆動装置を提案することに
ある。

第１実施例以下、図面を参照して本発明の実施例を詳細に説明する
。第２図は第１実施例のＬＥＤアレイプリンタヘッド駆
動回路を示す回路図である。ここで第１図にあるものと
同様の機能を果たすものには同一の参照番号又は記号を
付した。以下にそれ以外の構成について述べる。図にお
いて、８はカウンタｌの出力信号３１〜３３　（計数値
）をアドレス入力として時間制御のためのデータＤＯ２
Ｄ１を出力するメモリ、９はメモリ８からの読出しデー
タＤ、、Ｄ、が充分に安定するまでの時間だけの主走査
クロック信号２を遅延させる遅延回路、ｌ　ＯＩ”　ｌ
　Ｏ４はアンドゲートＡ１〜Ａ４を介して夫々ＬＥＤ、
〜Ｌ　Ｅ　Ｄ　４　、　Ｌ　Ｅ　Ｄ　ｓ〜ＬＥＤ８の組
を交互に、かつその中でＬＥＤの点灯時間を個別に制御
する時間制御回路である。個別の点灯時間の設定は、ラ
ッチパルス信号４１〜４４がメモリ８からの共通読出し
データＤｏ、Ｄ、を時間制御回路１０．−１０４へ順番
に設定する構成によって得られる。実施例では８個のＬ
ＥＤ素子を４個ずつの２グループに分けた。これは説明
の便宜を計るための構成であって、ｎ個のＬＥＤ素子を
ｍグループについて制御するものが、実際的である。カ
ウンタｌの出力Ｑ２は計数値の上位ビットである。従っ
てその計数値がＯ〜３の期間はＬＯレベルで４〜７の期
間はＨＩレベルにナル。

この様子は第３図に示す動作タイミングチャートの信号
「Ｑ２」に示されている。出力。２がＬＯである期間は
、イン／しタドライバ１１の出方がＨＩになってトラン
ジスタＴｒＩ　、Ｔｒ２を導通ずる。このときＬＥＤ、
〜ＬＥＤ、はドライバＤ１〜Ｄ４によって点灯制御され
る。また出力Ｑ２がＨＩである期間は、ドライバ１２の
出方がＨＩになってトランジスタＴｒ３　、Ｔｒ４を導
通ずる。このときはＬＥＤ５〜ＬＥＤ８がドライバＤＩ
〜Ｄ４によって点灯制御される。カウンタ１の計数値は
０〜７まで計数されるからこの計数値の出力信号３１〜
３３をアドレス入力とするメモリ８はＬＥＤ、〜ＬＥＤ
８に対して固有の読出しデータを出力することになる。

第４図には時間制御回路１０．の回路構成例を示した。

他の１０２〜１０．につぃても同一である。図において
ダウンカウンタ１０１への入カ信号ハ、その計数値を初
期設定するためのメモリ８からの読出しデータＤｏ、Ｄ
、、前記初期設定を選択的に付勢するラッチパルス信号
４１、前記読出しデータが充分に安定するのを待って実
際に初期設定のタイミングを与える遅延クロック信りｒ
ＤＣＬＫＪである。この遅延クロック信号はタウンカウ
ンタ１０１が後に逆計数を行うときのクロック信号でも
ある。初期設定の値が“０°”でない限りは出力端子Ｑ
　Ａ　Ｉ　Ｑ　ｓの何れかに１の信けが出力される。こ
のときＮＯＲゲー）１０２の出力信号は０で、ダウンカ
ウンタ１０１の逆ＡＩ数４＝Ｊ勢端子Ｔを付勢する。ま
たインバータ１０２で反転したｌの信号Ｑは時間制御回
路１０．がら出力される。更にタウンカウンタ１０１は
次の遅延クロック信号から逆計数を開始して、やがてそ
の計数値の値が“０′°に達すると出力端子ＱＡ、ＱＢ
の信号が共にＯになり、ＮＯＲゲートｌＯ２の出力信号
はｌになる。このときダウンカウンタ１０１の逆計数付
勢端子Ｔは消勢されて以後の計数動作を停止する。また
同時に時間制御回路の出力信号Ｑは０になって次の初期
設定が行われるまでこの状ｙｒＬ″、を保持するもので
ある。

以下第３図の動作タイミングチャートに従って第２図の
回路動作を説明する。図には主走査クロック信号「ＣＬ
Ｋ」２と、これを所定時間だけ遅延させた遅延クロック
信号ｒＤｃＬＫｊどの位相を示した。主走査はデータイ
ネーブル信号ｒＤＡＴＡ　−Ｅ　ＮＪ　７と同期して行
われ、Ａ番目とＡ＋１番目の主走査について示されてい
る。ビデオ信３　ｒＶ　Ｉ　ＤＥＯＪ　５はＡ番目の主
走査について言えばその内容はｉ、ｏ、ｏ、ｏ、ｏ、ｔ
、ｉ、ｉの８ドツト画素信号であり、１クロック分の間
をおいてｌ＋１番目についても同様にして読み取れる。

実施例では１のビデオ信号に対しては黒色が、またＯの
ビデオ信号に対して白色の可視像が得られる場合を示し
た。カウンタｌの出力下位ビットをデコードしたラッチ
パルス信号４１〜４４は主走査の期間に２度ずつ得られ
る。そしてラッチパルス信号４１〜４４とカウンタ１の
Ａｎ値との関係を図面に付した。カウンタ１の出力１：
　ｆ）’ｉヒツトＱ２はメモリ８のに位ビットにアドレ
ス入力されるから読出しデータＤ０．Ｄ、は主走査の期
間に８個の固有な値となる。またカウンタｌの出力上位
ビットＱ２はＬＥＤ、〜ＬＥＤ、ｌとＬＥＤ５〜ＬＥＤ
８の組を時分割して伺勢するから、結局ＬＥＤ、〜ＬＥ
Ｄ８は個別に固有の時間制御を受けることになる。

以下具体的に説明すると、ラッチＦＦ、は最初のラッチ
パルス信号４１の立上りでビデオ信号ｒＶＩＤＥＯＪを
記憶し、出力信号「ＦＦＩ−Ｑ」はこの時点で１になる
。またラッチＦＦ２の出力信号’ＦＦ２　ＱＪは最初の
ラッチパルス信号４２の立上りでは０である。一方時間
制御回路１０１には、最初のラッチパルス信号４蓋で、
選択される期間に、メモリ８のＯ番地の読出しデータＤ
Ｏ、Ｄ、が初期設定される。実際に設定をするタイミン
グは遅延クロック信号ｒＤｃＬＫＪの立」ニリであり、
この時点で、時間制御回路１０□の出力信号「１０□−
Ｑ」はｌになる。また同様にして時間制御回路ｌＯ２の
出力信号「１０２−ＱＪは最初のラッチパルス信号４２
で選択される期間に１になる。実施例ではＬＥＤ、の輝
度が弱いのでその初期設定値を３とし、またそれ以外の
ＬＥＤ２〜ＬＥＤ８の輝度は標準的なものとじてその初
期設定値を２とした。時間制御回路の中ではダウンカウ
ンタ１０１の計数値が前記初期設定に続く遅延クロック
信号ｒＤｃＬＫ」の発生する度に−１される。従ってそ
の出力信号ｒｌＯ，−Ｑ」は３個目の遅延クロック信号
の立上りで、また出力信号ｒ１０２−ＱＪは２個目の遅
延クロック信号の立上りで０に戻り、夫々、次の初期設
定が行われるまでＯのレベルを保持する。次の初期設定
は夫々第２ラツチパルス信号４１＋４２で行われる。こ
のように実施例の装置では、主走査の期間を２分割し、
同一の時間制御回路を異なるＬＥＤの駆動時間制御のた
めに使用した。従って制御できる時間の最大値は１／２
主走査期間ということになる。つまりこの１／２主走査
期間は、少なくともこの期間内において、感光性が十分
に感光する等を最短の条件として決定される。多分割の
場合も同様である。アンドゲートＡ１にはラッチＦＦ、
と時間制御回路１０．の出力が入力されているから、ラ
ッチＦＦ、の出力が１のときにアントゲ−）　Ａ　１の
１の出力は時間的な制限を受けることになる。アンドゲ
ートＡｌの出力が１である期間はドライバＤ五を付勢し
てＬＥＤ、に電流を流す。一方うツ千ＦＦ２の出力はＯ
であるからこの場合は何ら時間的な制限を受けない。ラ
ッチＦＦ２の出力が時間的な制限を受けるのはＬＥＤ６
を点灯制御するときの時間であることが分かる。このよ
うにしてＬＥＤ、はこれが点灯するときは、その輝度が
弱いために常に３クロック分の期間で発光し、またそれ
以外のＬＥＤ２〜ＬＥＤ８は、その輝度が相対的に強い
ために常に２クロック分の期間で発光する。勿論、この
時間制御は補数的な制御であっても良い。補数的な制御
とは、実施例についてＪえば、１７２主走査期の中でＬ
ＥＤを点灯させないための時間を快足する制御を言う。

具体的に計うと、ｌ　／　２　、ｇ）、走査の期間は４
クロック分あり、ＬＥＤ、はその輝度が弱いために点灯
を消勢する期間をｌクロック分とする。これに比べてＬ
ＥＤ２〜ＬＥＤ８はその輝Ｉ隻が相対的に強いから点灯
を消勢する期間は２クロック分である。従ってメモリ８
のＯ番地からはｌのデータが、また１〜７番地からは２
のデータか読み出される。実施例をこの様な構成に変え
るには、時間制御回路ｌＯ□〜１０４の各出力線は第４
図の出力端子互から取れば良い。また」−記憶れかの方
法で駆動時間の制御を行うかはメモリ８のデータ読出し
ビット数を最少とするような条件が考慮される。

実施例の目的はこのような点灯時間の個別ａｌＩ御によ
って感光面に結果として均一なドツト感光像を得ようと
するものである。もし主走査期間に副走査を停止させる
ような制御を想定すれば、ＬＥＤの発光時間を制御する
ことによって単位感光面の感光量が均一化される効果が
ある。また副走査を同時に行うような制御下では、結果
として感光した面積の大きさに差が生じ、その可視像を
巨視的に見れば濃度の均一化が得られるという効果も利
用し得る。

前述した如く本願発明の目的とする簡単な構成で効果的
な補正をするとは、例えば適当な素子数から成るＬＥＤ
アレイプリンタヘッド複数個に対してこれをマトリクス
状に制御することにより、共有し得る回路（ＬＥＤドラ
イバ、時間制御回路等）の数を格段に節約することにあ
る。このようにすれば、メモリ８に格納されている全Ｌ
ＥＤの補正データはその全ては有効に使用されると同時
に、共有し得る回路の素子数を極めて少ないものとした
廉価なプリンタヘッド駆動装置が実現される。

以上述べた実施例の構成、制御によってｉｉｆ視像の画
質の改善が計られた。またかかる駆動時間の制御が従来
技術において述べた他のプリンタヘッドに対しても応用
できることは自明である。尚、第２図において、データ
書込線１３はマイクロコンピュータ（図示せず）からメ
モリ８へのデータ書込みを行える構成を示すものである
。もちろんヘッド個々に対してそれぞれ補正データを占
込んだＲＯＭをメモリ８として用いるときはデータ書込
線は不用である。ＬＥＤアレイプリンタヘッドに限らず
、他のプリンタ機構やプリンタ素子においても、その特
性に経時的な変化があることは避けられない。本発明に
よれば、その様な特性の変化を容易に補正するための手
段として、マイクロコンピュータや直接の手操作を介し
て容易に内容を書き変え可能に構成したところのメモリ
８を備えて良い。このように構成すれば、前記経時的な
変化を補正できることは勿論のこと、メモリ８の全ての
内容に＋ｌ又は−エする等の一律な処理を行って、可視
像の濃度を均一なままで増減することも容易に可能とな
る。

第２実施例第５図は第２実施例のＬＥＤアレイプリンタヘッド駆動
回路を示す。ここでは８ビツトパラレルで入力されるビ
デオデータＶＤ１〜ｖＤ８に駆動時間制御を施す一例を
示した。１４．〜１４４はセレクタで端子Ｓの入力信号
が０であるときに端子Ａ側のデータを選択して出方し、
また端子Ｓの入力信号が１であるときに端子Ｂ側のデー
タを選択して出力する。１５は独自のクロックセネレー
タでデータイネーブル信号ｒＤＡＴＡ−ＥＮＪ　７に同
期して主走査クロック信号に相当する独自のクロック信
号ＣＬＫを出力する。メモリ８のデータビット数Ｄ０〜
Ｄｎは増大されており、きめ細かい時間制御を可能にし
ている。このために時間制御回路１０１〜ｌＯ４に供給
されるクロック信号ＴＣＬＫは主走査クロック信号ＣＬ
Ｋよりも周波数を高くしている。そして初期設定を行う
ときのラッチパルス信号４１〜４４の選択付勢時間幅を
このクロック信号ＴＣＬＫと同期させるためにＴＣＬＫ
の一周期分のパルス幅を有するラッチイネーブルゲート
信号ＬＥがデコーダ４に加えられている。このような構
成はビデオデータが並列で読み出されるような情報源に
対して本発明に係るプリンタヘッド駆動装置を適応させ
る一例を示す。また具体的には図示しないが１本来は並
列で一斉に駆動させるようなドツト出力素子、例えば周
知のワイヤドツトプリンタヘッドに対してもその適用可
能性を示す。第５図を参照して４ドツト分のワイヤドツ
トプリンタヘッドを同時に駆動する場合を考えると、従
来技術に従えばアンドゲートＡ１〜Ａ４の各下側の入力
端子は共通にされて、これに所定のパルス幅の駆動パル
スが加えられることになる。従ってドツト出力部に存す
る特性のばらつきは何ら補償されない。本発明に従えば
、図示の如くアントゲ−）Ａ、−Ａ４の各入力端子を個
別に制御する。しかもクロック信号ＣＬＫの周期を短く
すれば、デコーダ４は高速に時間制御回路１０．〜１０
４の初期設定を完了する。

つまり、はぼ−斉にプリンタヘッドを駆動開始する動作
が得られる。このとき、°カウンタエの計数は前記初期
設定の終了後に止められる。また時間制御回路１０．〜
１０４はその後設定値に従って個別に駆動時間を制御し
て前記特性のばらつきを補償するというものである。

第３実施例第６図には第３実施例のＬＥＤアレイプリンタヘッド駆
動回路を示す。ここでは第２図にあるラッチフリップフ
ロップＦ　Ｆ　Ｉ”　Ｆ　Ｆ　４を省略して、更に回路
素子の節約された構成としている。

ラッチフリップフロップの行っているような機能は時間
制御回路１０．〜１０．によって実質的に代行できるか
らである。この場合はアントゲ−１・Ａ１−Ａ４を時間
制御回路１０１〜１０．１の入力端に配置してビデオ信
号５が１であるとき以外は時間制御回路が働かないよう
にしている。

効果以上述べた如く本発明によれば、ドツト画素出力部の機
構的、電気的特性にばらつきがあっても、また経時的に
変化が生じても、これらを簡単な構成で容易に補正する
ことの可能なプリンタヘッド駆動装置を廉価に提供でき
る。ばらつきの補正値をメモリに記憶させる構成は補正
のための調整を極めて容易なものとする。またドツト画
素出力部の特性に従って最小のビット数となるような補
正値をメモリに記憶させる構成は経済的な効果を生じる
。従って、これをドツト出力の素子数が膨大なＬＥＤア
レイプリンタヘッドに用いれば。

特に大きな効果を発揮する。勿論、マイクロコンピュー
タ等の制御の下に濃度の均一性を損わずに自動補正を行
うことや、あるいは積極的に濃度の自動変更を行うこと
の可能性をも生ずるものである。

【図面の簡単な説明】

第１図は従来のＬＥＤアレイプリンタヘッド駆動回路を
示す回路図、第２図は本発明に係る一実施例のＬＥＤアレイプリンタ
ヘッド駆動回路を示す回路図、第３図は第２図に示す実
施例のＬＥＤアレイプリンタヘッド駆動回路の動作タイ
ミングチャート、第４図は時間制御回路構成の一例を示すブロック図、第５図は本発明に係る他の実施例のＬＥＤアレイプリン
タヘッド駆動回路を示す回路図、第６図は本発明に係る
更に他の実施例のＬＥＤアレイプリンタヘッド駆動回−
を示す回路図である。ここで、■・−・カウンタ、２・・・主走査クロック信
号、３・・・計数値の出力信号、４・・・デコーダ、４
１〜４ｎ・・・ラッチパルス信号、５・・・ビデオ信号
、６．６．．６．・・・ＬＥＤアレイプリンタヘッド、
７・・・データイネーブル信号、８・・・メモリ、９・
・・遅延回路、１０．〜ｌＯ４・・・時間制御回路、１
１・・・インバータドライバ、１２・・・ドライバ、１
３・・・データ書込線、１４□〜１４４・・・セレクタ
、１５・・・クロックゼネレータ、ＦＦ、〜ＦＦｎ・・
・ラッチフリップフロップ、Ａ１−Ａ４・・・アンドゲ
ート、Ｄ１〜Ｄｎ・・・ドライバ、Ｌ　Ｅ　Ｄ　、　〜
Ｌ　Ｅ　Ｄ　ｎ−・・ＬＥＤ発光素子、Ｒ８−Ｒｎ・・
・電流制限抵抗である。

Claims

【特許請求の範囲】

（１）複数のドツト出力素子の駆動時間制御情報を記憶
した記憶手段と、前記複数のドツト出力素ｒをグループ
４σに選択付勢する選択付勢手段と。付勢されているグループのドツト出力素子に対して独立
に制御可能に設けられた駆動時間制御手段とを備え、該
駆動時間制御手段は前記駆動すべきドツト出力素子を前
記記憶手段から読み出された１駆動時間制御情報に従っ
て駆動の時間制御をすることを特徴とするプリンタヘッ
ド駆動装置。
（２）複数のドツト出力素子がＬＥＤアレイプリンタヘ
ットであることを特徴とする特許請求の範囲第１項に記
載のプリンタヘッド駆動装置。
（３）記憶手段は少なくともドツト出力素７−１７１に
固有な駆動時間制御情報を記憶していることを特徴とす
る特許請求の範囲第１ダｊに記載のプリンタヘッド駆動
装置。
（４）記憶手段は駆動時間；ＩＪ］御情報を外部から占
き込み可能に構成されていることを特徴とする特許請求
の範囲第１項に記載のプリンタヘット駆動装置。
（５）駆動の時間制御は駆動時間制御手段がドツト出力
素子の駆動をしない時間を制御することによって与えら
れることを特徴とする特許請求の範囲：３１項に記載の
プリンタヘット駆動装置。