JPS6062729A - 複数ビツトを含むデジタルワ−ドをアナログ信号に変換する装置 - Google Patents
複数ビツトを含むデジタルワ−ドをアナログ信号に変換する装置Info
- Publication number
- JPS6062729A JPS6062729A JP59158547A JP15854784A JPS6062729A JP S6062729 A JPS6062729 A JP S6062729A JP 59158547 A JP59158547 A JP 59158547A JP 15854784 A JP15854784 A JP 15854784A JP S6062729 A JPS6062729 A JP S6062729A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- value
- output
- digital
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/82—Digital/analogue converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はデジタル・アナログ変換器(以後DACと呼
ぶ)、特にテレビジョン(以後TVと呼ぶ)受像機に有
用な高解像度DACに関する。
ぶ)、特にテレビジョン(以後TVと呼ぶ)受像機に有
用な高解像度DACに関する。
DACld f ’;タルワードを対応するアナログ信
号に変換するもので、このため広く用いられている。
号に変換するもので、このため広く用いられている。
例えば、ラジオ受像機やTV受像機用の同調装置Kid
、チャンネル選択に応じて発生されるデジタルワードを
同調器のバラクタ−ダイオードのような電圧制御周波数
選択装置に印加するだめの同調電圧に変換するためにD
ACを用いることもできる。
、チャンネル選択に応じて発生されるデジタルワードを
同調器のバラクタ−ダイオードのような電圧制御周波数
選択装置に印加するだめの同調電圧に変換するためにD
ACを用いることもできる。
同調装置には、パルス幅変調器や2進レ一ト増倍器を含
んで、低域濾波によシアナログ同調電圧を引出す上向き
可変の衝撃係数を持つパルス信号を発生する型のDAC
が含まれていることが多い。
んで、低域濾波によシアナログ同調電圧を引出す上向き
可変の衝撃係数を持つパルス信号を発生する型のDAC
が含まれていることが多い。
2進レ一ト増幅器型のDACtriデジタルワードに応
じて、各変換サイクル中の数かアナログ信号の大きさに
比例する均一に短い持続時間のパルスから成るパルス信
号を発生し、パルス幅変調器型DACは各変換サイクル
中にアナログ同調電圧の大きさに比例する持続時間を持
つ単一パルス信号を発生する。
じて、各変換サイクル中の数かアナログ信号の大きさに
比例する均一に短い持続時間のパルスから成るパルス信
号を発生し、パルス幅変調器型DACは各変換サイクル
中にアナログ同調電圧の大きさに比例する持続時間を持
つ単一パルス信号を発生する。
TV同調系に必要な解像度は一般に16000C214
)分のlであるから、2進レ一ト増倍器型DACからの
パルス信号は上下の遷移を何回も行うが、パルス幅変調
器型DACからのパルス信号はこの遷移を2回しか行わ
ない。パルス幅変調器型DACからのパルス信号は、比
較的値が大きくてそのDACの応答を比較的遅くするよ
うなコンデンサを持つ低域濾波器を必要とする。2進レ
一ト増倍器型DACの濾波器の条件は軽減されるが、パ
ルス信号の遷移の数が比較的多いため、温度変化に対す
るDACの動作が悪くなる。
)分のlであるから、2進レ一ト増倍器型DACからの
パルス信号は上下の遷移を何回も行うが、パルス幅変調
器型DACからのパルス信号はこの遷移を2回しか行わ
ない。パルス幅変調器型DACからのパルス信号は、比
較的値が大きくてそのDACの応答を比較的遅くするよ
うなコンデンサを持つ低域濾波器を必要とする。2進レ
一ト増倍器型DACの濾波器の条件は軽減されるが、パ
ルス信号の遷移の数が比較的多いため、温度変化に対す
るDACの動作が悪くなる。
従来法の同調器には、粗同調電圧(すなわちデジタルワ
ードの最上位ビット群)を表わす信号と、微同調電圧(
すなわちデジタルワードの残シの最下位ビット)を表わ
す信号との2つのパルス信号を並列に発生する型のDA
Cを用いたものがある。
ードの最上位ビット群)を表わす信号と、微同調電圧(
すなわちデジタルワードの残シの最下位ビット)を表わ
す信号との2つのパルス信号を並列に発生する型のDA
Cを用いたものがある。
これによると2進レ一ト増倍器型DACを用いるときよ
シパルス遷移数が減少して低速の処理回路の使用が可能
になシ、DACの価格も軽減されるが、微細なパルス信
号の貢献度を精確に比例させて粗大なパルス信号に適合
させ、粗大パルスと微細パルスの組合せによって均一単
調なアナログ電圧出力が得られるようにするために、精
密切換回路を要する。ここで均一単調とは、デジタル入
力ワードの1ビツト変化当シの出力変化量が等しい連続
関数であることをいうが、この余分の回路のためにDA
Cがさらに複雑高価になる。
シパルス遷移数が減少して低速の処理回路の使用が可能
になシ、DACの価格も軽減されるが、微細なパルス信
号の貢献度を精確に比例させて粗大なパルス信号に適合
させ、粗大パルスと微細パルスの組合せによって均一単
調なアナログ電圧出力が得られるようにするために、精
密切換回路を要する。ここで均一単調とは、デジタル入
力ワードの1ビツト変化当シの出力変化量が等しい連続
関数であることをいうが、この余分の回路のためにDA
Cがさらに複雑高価になる。
DACの性能は一般にその解像度(増分数)、絶対精度
(理想的出力電圧に対する実際のアナログ出力電圧の精
度)、動作速度および価格によって評価される。
(理想的出力電圧に対する実際のアナログ出力電圧の精
度)、動作速度および価格によって評価される。
ここでDACは絶対精度のような他の性能が緩和されれ
ば高解像度低価格のものが得られることが考えられる。
ば高解像度低価格のものが得られることが考えられる。
特に精度は出力電圧性能が緩漫に非単調になる点まで緩
和することができる。この発明によるDACは、デジタ
ルワードの最上位ビット群に対応する上向き可変の衝撃
係数を持つ第1の信号と、そのデジタルワードの次の最
上位ビット群に対応する上向き可変の衝撃係数を持つ第
2の信号を発生し、この第1および第2の信号が各振幅
にその第1の信号の1つの増分値よシ第2の信号の最大
平均直流電位の方が大きくなるように差動的に重み付け
されて組合され、低域濾波されてアナログ電圧として取
出される。この型の差動的加重法によシ、加重機能を果
すために用いる各抵抗の値に必要な公差が実質的に緩和
されるため。
和することができる。この発明によるDACは、デジタ
ルワードの最上位ビット群に対応する上向き可変の衝撃
係数を持つ第1の信号と、そのデジタルワードの次の最
上位ビット群に対応する上向き可変の衝撃係数を持つ第
2の信号を発生し、この第1および第2の信号が各振幅
にその第1の信号の1つの増分値よシ第2の信号の最大
平均直流電位の方が大きくなるように差動的に重み付け
されて組合され、低域濾波されてアナログ電圧として取
出される。この型の差動的加重法によシ、加重機能を果
すために用いる各抵抗の値に必要な公差が実質的に緩和
されるため。
DACの価格が低下する。第2の信号の全貢献度は第1
の信号の1増分値よシ大きいため、このDACは非単調
であるが、なおアナログ電圧の全範囲を高解像度で取出
すことができ、抵抗成分のレーザートリミングや高精度
の切換回路を要しないため、さらにDACの価格が低下
する。この型のDACの応用の1つが以下説明するTV
同調方式におけるものである。
の信号の1増分値よシ大きいため、このDACは非単調
であるが、なおアナログ電圧の全範囲を高解像度で取出
すことができ、抵抗成分のレーザートリミングや高精度
の切換回路を要しないため、さらにDACの価格が低下
する。この型のDACの応用の1つが以下説明するTV
同調方式におけるものである。
掃引型TV同調器用の同調用ランプ電圧発生器のような
ある種の用途では、非単調出力がその各非単調上昇点に
同調電圧の急激な変化があるため好ましくないことがあ
るが、この発明の特徴によシ上記DAC用の単調出力を
生ずる装置が提供される。
ある種の用途では、非単調出力がその各非単調上昇点に
同調電圧の急激な変化があるため好ましくないことがあ
るが、この発明の特徴によシ上記DAC用の単調出力を
生ずる装置が提供される。
従って、非単調上昇が生ずる前にDACの発生するアナ
ログ信号レベルに対応する信号レベルを記憶し、その記
憶されたアナログ信号レベルに再び対応するまでアナロ
グ信号のレベルを引上げるようにデジタルワードの値を
急速に引上げる装置を備え、このようにしてDACの出
力の非単調部分に対応するデジタルワードの値を速やか
に通過し、低域濾波によってアナログ信号のレベルを実
質的に単調に維持するようになっている。
ログ信号レベルに対応する信号レベルを記憶し、その記
憶されたアナログ信号レベルに再び対応するまでアナロ
グ信号のレベルを引上げるようにデジタルワードの値を
急速に引上げる装置を備え、このようにしてDACの出
力の非単調部分に対応するデジタルワードの値を速やか
に通過し、低域濾波によってアナログ信号のレベルを実
質的に単調に維持するようになっている。
第1図において、レジスタ10はアナログ値に変換すべ
きデジタルワードの16ピツトを記憶しておシ、この1
6ビツトデジタルワードの8つの最上位ピッ)(MSB
)が(幅広の矢印で示すように)デジタル衝撃係数変換
器12に印加されて端子14に出力パルス信号C0AR
8Eを生成する。このC0AR8E信号はそのデジタル
ワードの8つのMSHの値を表わす平均直流レベルを有
する。
きデジタルワードの16ピツトを記憶しておシ、この1
6ビツトデジタルワードの8つの最上位ピッ)(MSB
)が(幅広の矢印で示すように)デジタル衝撃係数変換
器12に印加されて端子14に出力パルス信号C0AR
8Eを生成する。このC0AR8E信号はそのデジタル
ワードの8つのMSHの値を表わす平均直流レベルを有
する。
変換器12は所定の変換周期内の数が8つのMSHの値
に比例する持続時間が短くて均一な複数の出力パルスを
生ずる2進レ一ト増倍器を用いて構成することもできる
。すなわち、変換器12ハアール・シー・ニー社(RC
A Corp、 )の1978年度CO8/MO8集積
回路データ集(1978RCA CO8/MO8Int
egrated C1rcuits Data Boo
k )第246頁第13図に示された集積回路CD 4
089型のような4ビツト2進レート増倍回路を2個「
加算」型に縦続接続することによ)構成することもでき
る。同様に、レジスタ10に記憶されたデジタルワード
の残シのビットである8つの最下位ビット(LSB )
は(幅広の矢印で示すように)デジタル衝撃係数変換器
16に印加されて端子18に端子14のパルス信号と同
様であるがその8つのLSBを表わす衝撃係数を有する
パルス信号FINEを発生する。
に比例する持続時間が短くて均一な複数の出力パルスを
生ずる2進レ一ト増倍器を用いて構成することもできる
。すなわち、変換器12ハアール・シー・ニー社(RC
A Corp、 )の1978年度CO8/MO8集積
回路データ集(1978RCA CO8/MO8Int
egrated C1rcuits Data Boo
k )第246頁第13図に示された集積回路CD 4
089型のような4ビツト2進レート増倍回路を2個「
加算」型に縦続接続することによ)構成することもでき
る。同様に、レジスタ10に記憶されたデジタルワード
の残シのビットである8つの最下位ビット(LSB )
は(幅広の矢印で示すように)デジタル衝撃係数変換器
16に印加されて端子18に端子14のパルス信号と同
様であるがその8つのLSBを表わす衝撃係数を有する
パルス信号FINEを発生する。
第1A図の出力パルス信号波形は変換器12または16
が2進レ一ト増倍器型で、各変換サイクル当シ256の
時間区間を持ち、その256の増分において0から10
0係まで上向きに可変の衝撃係数を持つパルス出力を生
成するとき、その変換器12または16によって一般に
与えられる。この図示の出力パルスは1時間区間に等し
い持続時間を持ち振幅が■のパルスを4時間区間ごとに
1つずつ有し、従って最大デジタル値の25係を表わす
V/4 ボルトの平均直流レベルを持っている。例えば
、出力信号cOAR8E、 FINEが図示の通りであ
れば、それは8つのMSBを表わすデジタル値の25%
と8つのLSB ヲ表わすデジタル値の25係をそれぞ
れ表わす。
が2進レ一ト増倍器型で、各変換サイクル当シ256の
時間区間を持ち、その256の増分において0から10
0係まで上向きに可変の衝撃係数を持つパルス出力を生
成するとき、その変換器12または16によって一般に
与えられる。この図示の出力パルスは1時間区間に等し
い持続時間を持ち振幅が■のパルスを4時間区間ごとに
1つずつ有し、従って最大デジタル値の25係を表わす
V/4 ボルトの平均直流レベルを持っている。例えば
、出力信号cOAR8E、 FINEが図示の通りであ
れば、それは8つのMSBを表わすデジタル値の25%
と8つのLSB ヲ表わすデジタル値の25係をそれぞ
れ表わす。
一般に従来法のDACけFINE信号の最大増分貢献度
がC0AR8E信号の1増分貢献度よシ正確にFINE
信号の1増分だけ少なくなるように両信号を組合せるだ
めの精密切換回路を含んでいて、このようにして均一単
調の出力が得られる。C0AR,S E信号の1増分貢
献度が上記よシ大きければ、出力関数は単調ではあるが
均一ではなく、出力レベル群がスキップする(すなわち
引出せない)。
がC0AR8E信号の1増分貢献度よシ正確にFINE
信号の1増分だけ少なくなるように両信号を組合せるだ
めの精密切換回路を含んでいて、このようにして均一単
調の出力が得られる。C0AR,S E信号の1増分貢
献度が上記よシ大きければ、出力関数は単調ではあるが
均一ではなく、出力レベル群がスキップする(すなわち
引出せない)。
この発明の原理によシ、C0AR,SB倍信号FINE
信号は非単調な出力を緩漫に生成するように組合される
。従ってこの組合せは安価な標準公差(例えば10q6
)の抵抗を用い、出力レベルがスキップする不均一単調
な出力を生ずる怖れなく達することができる。
信号は非単調な出力を緩漫に生成するように組合される
。従ってこの組合せは安価な標準公差(例えば10q6
)の抵抗を用い、出力レベルがスキップする不均一単調
な出力を生ずる怖れなく達することができる。
すなわち、低域濾波器20は端子14に結合された標準
公差抵抗22と端子16に結合された標準公差抵抗24
を含み、変換器12.16からのパルス出力信号を接続
点26で組合せる。抵抗22.24による分圧作用によ
シ、接続点26においてFINE信号の最大平均直流値
がC0AR8E信号の1増分の平均直流値より大きくな
るように、両信号が差動的に減衰または加重される。接
続点26と大地の間に結合されたコンデンサ28はその
加重されて組合された信号を平滑化してアナログ信号を
取出す。抵抗32とコンデンサ34を含む追加の濾波部
30はそのアナログ信号をさらに平滑化する。
公差抵抗22と端子16に結合された標準公差抵抗24
を含み、変換器12.16からのパルス出力信号を接続
点26で組合せる。抵抗22.24による分圧作用によ
シ、接続点26においてFINE信号の最大平均直流値
がC0AR8E信号の1増分の平均直流値より大きくな
るように、両信号が差動的に減衰または加重される。接
続点26と大地の間に結合されたコンデンサ28はその
加重されて組合された信号を平滑化してアナログ信号を
取出す。抵抗32とコンデンサ34を含む追加の濾波部
30はそのアナログ信号をさらに平滑化する。
均一単調性を望むならば、抵抗22.24によシ256
: lの差動加重を行う必要があるが、これは次式で
表される。
: lの差動加重を行う必要があるが、これは次式で
表される。
Rf= 256R6
ここでRf、′fLoはそれぞれ抵抗24.22の実際
の抵抗値に等しい。均一単調性の確保に要する公差は2
16(65536)分の1すなわち0.0015%であ
る・この発明によシ非単調出力を生ずるように。
の抵抗値に等しい。均一単調性の確保に要する公差は2
16(65536)分の1すなわち0.0015%であ
る・この発明によシ非単調出力を生ずるように。
C0AR8E信号とFINE信号を減衰させるだめの抵
抗22.24の抵抗値の関係は、次式で表わすことがで
きる。
抗22.24の抵抗値の関係は、次式で表わすことがで
きる。
R,f< 256 R8
抵抗の公差を考慮すると、この不等式は次のように書く
ことができる。
ことができる。
Rf(1士公差)<25aR,。(1士公差)例えば公
差10係の抵抗を用いることが決っておれば、最悪の場
合の値の効果は次のようになる。
差10係の抵抗を用いることが決っておれば、最悪の場
合の値の効果は次のようになる。
R((1+O,l)< 256Ro(1−0,1)従っ
て、抵抗24.22にそれぞれ公称値比200:1で公
差10%の抵抗を用いると、非単調出力(すなわち全出
力レベルを引出し得るもの)が充分に保証される。例え
ば、抵抗22の公称値をIKΩ、抵抗24の公称値を2
00にΩとすることができるが、公称抵抗値比が200
: 1から256 : lまで増大すると、非単調性
の度合が低下するため、抵抗22.24の許容公差を厳
しくする必要がある。逆にその比が200 : lから
減少すると、非単調性の度合が上昇するため、それに応
じて公差の大きい抵抗を用いることができる。
て、抵抗24.22にそれぞれ公称値比200:1で公
差10%の抵抗を用いると、非単調出力(すなわち全出
力レベルを引出し得るもの)が充分に保証される。例え
ば、抵抗22の公称値をIKΩ、抵抗24の公称値を2
00にΩとすることができるが、公称抵抗値比が200
: 1から256 : lまで増大すると、非単調性
の度合が低下するため、抵抗22.24の許容公差を厳
しくする必要がある。逆にその比が200 : lから
減少すると、非単調性の度合が上昇するため、それに応
じて公差の大きい抵抗を用いることができる。
第2図の波形はこの発明の原理によるC0AR8E信号
とFINE信号の加重組合せを示す。波形(a)はC0
AR8E信号がないとき接続点26に生ずるF’INF
信号の256の増分平均直流値を示す。図示の各垂直増
分はデジタル値の実際の増分約20個分に当るが、その
デジタル値は水平軸に沿って示されている。FINE信
号はデジタルワードのLSB 8個に応じて発生される
から、波形(a)には平均直流値の増分255を含む反
復階段が示されている。増分255の後の最大平均直流
値は、抵抗22.24によって200 : lの加重を
行ったとき、V/ 200となる。
とFINE信号の加重組合せを示す。波形(a)はC0
AR8E信号がないとき接続点26に生ずるF’INF
信号の256の増分平均直流値を示す。図示の各垂直増
分はデジタル値の実際の増分約20個分に当るが、その
デジタル値は水平軸に沿って示されている。FINE信
号はデジタルワードのLSB 8個に応じて発生される
から、波形(a)には平均直流値の増分255を含む反
復階段が示されている。増分255の後の最大平均直流
値は、抵抗22.24によって200 : lの加重を
行ったとき、V/ 200となる。
波形(b)はFINE信号がないとき接続点26に生ず
るC0AR,SE倍信号数個の増分を示す。C0AR8
E信号はデジタルワードのMSB8個に応じて発生され
るから、 C0AR8E信号の1増分に対応するデジタ
ル値はFINE信号の256増分に等しい。これは波形
(a)の振幅増分255個の後に波形(b)の振幅増分
が1つ生じていることから明らかである。
るC0AR,SE倍信号数個の増分を示す。C0AR8
E信号はデジタルワードのMSB8個に応じて発生され
るから、 C0AR8E信号の1増分に対応するデジタ
ル値はFINE信号の256増分に等しい。これは波形
(a)の振幅増分255個の後に波形(b)の振幅増分
が1つ生じていることから明らかである。
Co、’IsE信号の各増分の平均直流値はV/256
であるが、前述のように、 FINE信号の最大平均直
流値がV/200 であるため、波形(a)、(b)を
組合せると、波形(c)のようにFINE信号の増分2
55の後の最大平均直流値が、均−単調型DACの場合
のように、C0AR8E信号の1増分よυFINF信号
の1増分だけ小さくならず、COA几SE信号の1増分
の平均直流値よシ一定量大きくなることが明らかである
。図示実施例ではこの量がl/200−1/256すな
わち約22%に相当する。従って組合された信号は単調
ではなく、波形(C)に示すようにデジタル値の増分2
56個ごとに非単調部を含んでいる。
であるが、前述のように、 FINE信号の最大平均直
流値がV/200 であるため、波形(a)、(b)を
組合せると、波形(c)のようにFINE信号の増分2
55の後の最大平均直流値が、均−単調型DACの場合
のように、C0AR8E信号の1増分よυFINF信号
の1増分だけ小さくならず、COA几SE信号の1増分
の平均直流値よシ一定量大きくなることが明らかである
。図示実施例ではこの量がl/200−1/256すな
わち約22%に相当する。従って組合された信号は単調
ではなく、波形(C)に示すようにデジタル値の増分2
56個ごとに非単調部を含んでいる。
波形(c)に示す組合せ信号の最初の512個の増分は
拡大して示されているが、残シの第512番目から第6
5535番目までの増分は簡単のため圧縮して示されて
いる。16ピツトデジタルワードの最大デジタル値は2
16すなわち65535 で、得られる最大平均直流値
すなわちVに相当する。
拡大して示されているが、残シの第512番目から第6
5535番目までの増分は簡単のため圧縮して示されて
いる。16ピツトデジタルワードの最大デジタル値は2
16すなわち65535 で、得られる最大平均直流値
すなわちVに相当する。
従ってアナログ信号を精確に引出すだめの解像素子は6
5536個あるが、変換の非単調性のため、各非単調増
分後組合せ信号にその前の増分値を反復させるデジタル
値群が生ずる。例えば、期間t工ではレジスタ10から
のデジタルワードの値が0から255まで増大し、その
255増分後の組合せ信号の平均直流値が約V/200
であるが、期間t2の始めには組合せ信号の平均直流値
が降下して、それが再びV/ 200の平均直流値に達
するまでにデジタルワードの正の増分約56個を要する
。
5536個あるが、変換の非単調性のため、各非単調増
分後組合せ信号にその前の増分値を反復させるデジタル
値群が生ずる。例えば、期間t工ではレジスタ10から
のデジタルワードの値が0から255まで増大し、その
255増分後の組合せ信号の平均直流値が約V/200
であるが、期間t2の始めには組合せ信号の平均直流値
が降下して、それが再びV/ 200の平均直流値に達
するまでにデジタルワードの正の増分約56個を要する
。
0とVの間の各アナログ出力は引出すことができ、また
上述の例で説明したように、約567256すなわち2
2俤に対応する非単調性による重なり分だけ216(6
5535)分の1より少ない程度の高い解像度を有する
。このため綜合解像度は51176分の1になり、これ
はTV同調系に通常必要な14ビット解像度の1638
4分の1よシなお相当に高い。
上述の例で説明したように、約567256すなわち2
2俤に対応する非単調性による重なり分だけ216(6
5535)分の1より少ない程度の高い解像度を有する
。このため綜合解像度は51176分の1になり、これ
はTV同調系に通常必要な14ビット解像度の1638
4分の1よシなお相当に高い。
第8図において、出力818,822を有するデジタル
衝撃係数変換器816,820は第1図のデジタル衝撃
係数変換器12.16と同様に働らく。第1図の抵抗2
2.24かコンデンサ28に結合されているのと同様に
、抵抗826,828がコンデンサ831と和算点83
0に結合されている。第8図のその他の装置は非単調増
分後デジタルワードの値を迅速に変えて、濾波されたア
ナログ出力信号中の非単調性を実質的に消去するように
なっている。16ビツト計数器810は0と2(655
36)の間で可変の値を持つデジタルワードを供給する
。単極双投スイッチ812は通常クロック信号源814
から比較的遅い(例えば1KHz)クロック信号を計数
器810のクロック人力Cに印加して、デジタルワード
の値を周期的かつ一様に変化させる。計数器810はア
ップ・ダウン信号U/Dの高論理レベルに応じてそのデ
ジタルワードの値を正の向きに変え(減算計数し〕、ま
た付勢信号Eに応じて印加されるタロツク信号の計数を
始める。
衝撃係数変換器816,820は第1図のデジタル衝撃
係数変換器12.16と同様に働らく。第1図の抵抗2
2.24かコンデンサ28に結合されているのと同様に
、抵抗826,828がコンデンサ831と和算点83
0に結合されている。第8図のその他の装置は非単調増
分後デジタルワードの値を迅速に変えて、濾波されたア
ナログ出力信号中の非単調性を実質的に消去するように
なっている。16ビツト計数器810は0と2(655
36)の間で可変の値を持つデジタルワードを供給する
。単極双投スイッチ812は通常クロック信号源814
から比較的遅い(例えば1KHz)クロック信号を計数
器810のクロック人力Cに印加して、デジタルワード
の値を周期的かつ一様に変化させる。計数器810はア
ップ・ダウン信号U/Dの高論理レベルに応じてそのデ
ジタルワードの値を正の向きに変え(減算計数し〕、ま
た付勢信号Eに応じて印加されるタロツク信号の計数を
始める。
検知器832はデジタルワードの8つのLSBに応じて
、DAC出力が非単調増分を示す直前に出力信号を発生
する。この検知器832は例えば8つのLSBがすべて
1であること(この状態は計数器810が負の向きに変
りつ\あるときの非単調増分の直前にある)を感知して
出力を発生する8ビツト排他的ノアゲートで構成し得る
。検知器832の出力信号はセット・リセットe7リツ
プフロツブ834のセット人力Sに印加される。フリッ
プフロップ834はそのセット入力の信号に応じてその
Q出力に高論理レベルを生じ、この高論理レベルがサン
プル・アンド・ホールド回路83已に供給されて、それ
に各非単調増分の直前に得られたDACのアナログ出力
信号レベルのサンプリング保持をさせる。この保持され
た信号レベルVHは比較器838の一方の入力に印加さ
れる。また、フリップフロップ834のQ出力信号はス
イッチ812に印加されてそれにクロック信号源840
からの比較的速い(例えば10KHz)クロック信号を
計数器810のクロック人力Cに印加させると共に、計
数器810からタロツク信号源814の比較的遅い(I
KH2)クロック信号を遮断させる。これに応じて計数
器810のデジタル値は非単調増分から迅速に引上げら
れるが、この引上げられたデジタル値はその非単調増分
の前の予め与えられた出力信号レベルを反復するDAC
の出力信号レベルに対応する。
、DAC出力が非単調増分を示す直前に出力信号を発生
する。この検知器832は例えば8つのLSBがすべて
1であること(この状態は計数器810が負の向きに変
りつ\あるときの非単調増分の直前にある)を感知して
出力を発生する8ビツト排他的ノアゲートで構成し得る
。検知器832の出力信号はセット・リセットe7リツ
プフロツブ834のセット人力Sに印加される。フリッ
プフロップ834はそのセット入力の信号に応じてその
Q出力に高論理レベルを生じ、この高論理レベルがサン
プル・アンド・ホールド回路83已に供給されて、それ
に各非単調増分の直前に得られたDACのアナログ出力
信号レベルのサンプリング保持をさせる。この保持され
た信号レベルVHは比較器838の一方の入力に印加さ
れる。また、フリップフロップ834のQ出力信号はス
イッチ812に印加されてそれにクロック信号源840
からの比較的速い(例えば10KHz)クロック信号を
計数器810のクロック人力Cに印加させると共に、計
数器810からタロツク信号源814の比較的遅い(I
KH2)クロック信号を遮断させる。これに応じて計数
器810のデジタル値は非単調増分から迅速に引上げら
れるが、この引上げられたデジタル値はその非単調増分
の前の予め与えられた出力信号レベルを反復するDAC
の出力信号レベルに対応する。
比較器838のリセット人力はDACの出力信号V。u
tに応じて、DAC出力レベルが非単調増分の直前の出
力に達したとき信号を発生してフリップ70ツブ834
をリセットする。フリップフロップ834が比較器83
8の出力でリセットされると、スイッチ812がクロッ
ク信号源8400代シにタロツク信号源814を再び計
数器810に結合し、その計数器がその比較的遅い増分
動作を再開するようにする。
tに応じて、DAC出力レベルが非単調増分の直前の出
力に達したとき信号を発生してフリップ70ツブ834
をリセットする。フリップフロップ834が比較器83
8の出力でリセットされると、スイッチ812がクロッ
ク信号源8400代シにタロツク信号源814を再び計
数器810に結合し、その計数器がその比較的遅い増分
動作を再開するようにする。
再び第2図の波形(c)につ−て、計数器810がクロ
ック信号源814からのクロック信号に応じてすべてO
の状態から計数を増すときの状態に対し、この発明の詳
細な説明する。計数器810は期間t工きのDACの出
力信号の平均直流値がサンプル・アンド・ホールド回路
836によって保持されて比較器838の一方の人力に
印加される。保持された信号レベルは波形(c)ではV
nで表されている。すると、フリップフロップ834、
スイッチ812、クロック信号源840によシ計数器8
10が、比較器838がDACの出力信号レベルが再び
■に達したのを示すまで、10倍速く計数を進める。こ
の急速計数のため、期間t2は期間t2で示すように1
0分の1に短縮される。この期間t21の終シに計数器
810は比較的遅い計数に戻る。検知器832は計数2
55に対する全部1を検知した直後に計数256に対す
る全部ることがないため、これはサンプル・アンド囃ホ
ールド回路836またはスイッチ812に影響しない。
ック信号源814からのクロック信号に応じてすべてO
の状態から計数を増すときの状態に対し、この発明の詳
細な説明する。計数器810は期間t工きのDACの出
力信号の平均直流値がサンプル・アンド・ホールド回路
836によって保持されて比較器838の一方の人力に
印加される。保持された信号レベルは波形(c)ではV
nで表されている。すると、フリップフロップ834、
スイッチ812、クロック信号源840によシ計数器8
10が、比較器838がDACの出力信号レベルが再び
■に達したのを示すまで、10倍速く計数を進める。こ
の急速計数のため、期間t2は期間t2で示すように1
0分の1に短縮される。この期間t21の終シに計数器
810は比較的遅い計数に戻る。検知器832は計数2
55に対する全部1を検知した直後に計数256に対す
る全部ることがないため、これはサンプル・アンド囃ホ
ールド回路836またはスイッチ812に影響しない。
このようにして比較的短時間t2の間に波形(c)の約
56の増分が生じ、DACの濾波供出力信号から非単逐
次均一な増大を示す破線によって示されている。
56の増分が生じ、DACの濾波供出力信号から非単逐
次均一な増大を示す破線によって示されている。
第8図0DACI′iTV受像機に用いてTV同調器8
420局部発振器部分に掃引型同調電圧を供給し、各チ
ャンネルを順次同調することができる。この場合けV。
420局部発振器部分に掃引型同調電圧を供給し、各チ
ャンネルを順次同調することができる。この場合けV。
utをさらに平滑化してその掃引型同調電圧として用−
るに適するV。utを発生するため、低域濾波器824
の時定数に比較して時定数が比較的長い他の低域濾波器
846を設けるのが望ましい。
るに適するV。utを発生するため、低域濾波器824
の時定数に比較して時定数が比較的長い他の低域濾波器
846を設けるのが望ましい。
チャンネル選択器844ハアツプとダウンの押しボタン
を持つ通常の視聴者操作式押しボタン装置を含むもので
よく、視聴者が操作すると付勢信号Eと高低の各論理レ
ベルの信号U/Dを生ずる。DACの出力の逐次上昇(
または下降)するアナログ信号に応じて、TV同調器8
42によ)逐次増大Cまたは減少)順に同調され、視聴
者が所要のチャンネルの受像を認めたとき、チャンネル
選択器844の押しボタンを放すと、付勢信号Eが計数
器810に印加されなくなって計数器810は計数を中
止する。
を持つ通常の視聴者操作式押しボタン装置を含むもので
よく、視聴者が操作すると付勢信号Eと高低の各論理レ
ベルの信号U/Dを生ずる。DACの出力の逐次上昇(
または下降)するアナログ信号に応じて、TV同調器8
42によ)逐次増大Cまたは減少)順に同調され、視聴
者が所要のチャンネルの受像を認めたとき、チャンネル
選択器844の押しボタンを放すと、付勢信号Eが計数
器810に印加されなくなって計数器810は計数を中
止する。
DACの出力信号の非単調部がこの発明の装置によるよ
うに実質的に消去されなければ、1つのチャフ ネルカ
2回(例えば255のデジタル値で1回と約315のデ
ジタル値でもう1回)同調される可能性があシ、これは
視聴者が同調されているチャンネルを混同する原因にな
る。
うに実質的に消去されなければ、1つのチャフ ネルカ
2回(例えば255のデジタル値で1回と約315のデ
ジタル値でもう1回)同調される可能性があシ、これは
視聴者が同調されているチャンネルを混同する原因にな
る。
第7図のTV受像機では、第8図の掃引型TV同調器と
は違って、マイクロコンピュータ700がその内部で1
6ピツトのデジタルワードを発生して出カフ10.71
2にそれぞれデジタルワードの8つのMSBと8つのL
SBを表わすパルス出力信号C0AR8EとFINEを
生成する。この端子710.712のパルス出力信号は
それぞれ低域濾波器ワ14の標準公差抵抗716.71
8によシ差動的に加重して組合され。
は違って、マイクロコンピュータ700がその内部で1
6ピツトのデジタルワードを発生して出カフ10.71
2にそれぞれデジタルワードの8つのMSBと8つのL
SBを表わすパルス出力信号C0AR8EとFINEを
生成する。この端子710.712のパルス出力信号は
それぞれ低域濾波器ワ14の標準公差抵抗716.71
8によシ差動的に加重して組合され。
第1図について説明したと同様にコンデンサ719の両
端間にアナログ信号を発生する。このアナログ信号はさ
らに抵抗722,724を含む他の低域濾波器ワ20に
よって平滑化され、同調器726の局部発振器部に同調
電圧として印加される。
端間にアナログ信号を発生する。このアナログ信号はさ
らに抵抗722,724を含む他の低域濾波器ワ20に
よって平滑化され、同調器726の局部発振器部に同調
電圧として印加される。
必要な最大同調電圧を超える基準電圧を発生するために
、抵抗728を介して30Vツエナーダイオード730
の陰極に動作電圧源Vが結合されている。
、抵抗728を介して30Vツエナーダイオード730
の陰極に動作電圧源Vが結合されている。
抵抗732はツェナーダイオード730の陰極から30
Vをマイクロコンピュータ’700の出力段に端子71
0を介して印加し、これによって端子710に第2図0
COAR8E信号と同様であるがパルス振幅が30Vの
C0AR,8F信号を発生する。5vのツェナーダイオ
ード734はダイオード730から抵抗ワ36を介しテ
電圧を受け、マイクロコンピュータ’700に対して5
vの動作電位を供給する。マイクロコンピュータ700
内の各半導体素子の電圧取扱条件を緩和するため、端子
712に対する出力段に5vの動作電位が用いられ、F
INE信号のパルス振幅は5vテアル。マイクロコンピ
ュータワOOが信号C0AI(SEとFINEを発生す
る方式は第4図につめて詳細に後述する。
Vをマイクロコンピュータ’700の出力段に端子71
0を介して印加し、これによって端子710に第2図0
COAR8E信号と同様であるがパルス振幅が30Vの
C0AR,8F信号を発生する。5vのツェナーダイオ
ード734はダイオード730から抵抗ワ36を介しテ
電圧を受け、マイクロコンピュータ’700に対して5
vの動作電位を供給する。マイクロコンピュータ700
内の各半導体素子の電圧取扱条件を緩和するため、端子
712に対する出力段に5vの動作電位が用いられ、F
INE信号のパルス振幅は5vテアル。マイクロコンピ
ュータワOOが信号C0AI(SEとFINEを発生す
る方式は第4図につめて詳細に後述する。
FINE信号のパルスの振幅はC0AR8B信号の′ゞ
ルスの振幅の6分の1であるから1M波器714の各抵
抗器に要する加重は第1図について説明した比200
: lの1/6すなわち33:1によって達せられる。
ルスの振幅の6分の1であるから1M波器714の各抵
抗器に要する加重は第1図について説明した比200
: lの1/6すなわち33:1によって達せられる。
従って(10係公差の抵抗を用いたとき)抵抗716の
公称値はIKΩ、抵抗718の公称値は33にΩとなる
。
公称値はIKΩ、抵抗718の公称値は33にΩとなる
。
動作時には、受信アンテナ938が受信した無線周波数
(1F)信号を同調器72已に印加し、ここでその信号
は局部発振器段739から発生されたLO倍信号ヘテロ
ダイン処理されて、例えばNTSCテレビジョン方式で
は45.75MH2の公称周波数を有する画像搬送波を
含む中間周波数(IF)信号を発生する。このIP倍信
号IP段740で増幅されてTV受像機742の残部に
印加され、選択されたチャンネルに対応する画像および
音声部を再生する。
(1F)信号を同調器72已に印加し、ここでその信号
は局部発振器段739から発生されたLO倍信号ヘテロ
ダイン処理されて、例えばNTSCテレビジョン方式で
は45.75MH2の公称周波数を有する画像搬送波を
含む中間周波数(IF)信号を発生する。このIP倍信
号IP段740で増幅されてTV受像機742の残部に
印加され、選択されたチャンネルに対応する画像および
音声部を再生する。
TV受像機の同調を制御するために、キーボード人力装
置または遠隔制御送信機等のチャンネル選択器ワ44が
利用者によって操作されて受像を必要とするチャンネル
を表わす信号をマイクロコンピュータ700に供給する
。マイクロコンピュータ700はこのチャンネル選択信
号に応じて選ばれたチャンネルに対応するRF倍信号正
しく同調するに要する実際のLO倍信号表わす信号をレ
ジスタ746に記憶する。マイクロコンピュータ700
は同調器の局部発振信号を分周器749で分周してマイ
クロコンピュータ700で取扱い易い周波数にしたもの
に応じて、LO倍信号実際の周波数を表わす信号を記憶
する。レジスタ746と748に記憶された信号は比較
器ワ50で比較され、LO信号周波数。
置または遠隔制御送信機等のチャンネル選択器ワ44が
利用者によって操作されて受像を必要とするチャンネル
を表わす信号をマイクロコンピュータ700に供給する
。マイクロコンピュータ700はこのチャンネル選択信
号に応じて選ばれたチャンネルに対応するRF倍信号正
しく同調するに要する実際のLO倍信号表わす信号をレ
ジスタ746に記憶する。マイクロコンピュータ700
は同調器の局部発振信号を分周器749で分周してマイ
クロコンピュータ700で取扱い易い周波数にしたもの
に応じて、LO倍信号実際の周波数を表わす信号を記憶
する。レジスタ746と748に記憶された信号は比較
器ワ50で比較され、LO信号周波数。
従ってアナログ同調電圧が低過ぎか高過ぎかを判定する
。レジスタ748の記憶信号値がレジスタ7460゜そ
れより大き(小さ)ければ、LO信号周波数が高(低)
過ぎる。
。レジスタ748の記憶信号値がレジスタ7460゜そ
れより大き(小さ)ければ、LO信号周波数が高(低)
過ぎる。
LO倍信号正しい周波数に同調するために、マイクロコ
ンピュータ700の制御部752はレジスタ754の記
憶する16ビツトデジタルワードの値を引上げまたは引
下げる命令を発する。レジスタ754に記憶されたデジ
タルワードは、パルス信号C0AR,S EとFINE
を形成してそれぞれ端子710.712に供給するため
に用いられる。記憶されたワードのデジタル値は、実際
のLO信号周波数が正しいチャンネル選択に必要な周波
数に一致したことを比較器750が示す(すなわちレジ
スタ746゜748に記憶された各ビットの比較をめる
)までC後述の逐次近似法を用いて)変化される。
ンピュータ700の制御部752はレジスタ754の記
憶する16ビツトデジタルワードの値を引上げまたは引
下げる命令を発する。レジスタ754に記憶されたデジ
タルワードは、パルス信号C0AR,S EとFINE
を形成してそれぞれ端子710.712に供給するため
に用いられる。記憶されたワードのデジタル値は、実際
のLO信号周波数が正しいチャンネル選択に必要な周波
数に一致したことを比較器750が示す(すなわちレジ
スタ746゜748に記憶された各ビットの比較をめる
)までC後述の逐次近似法を用いて)変化される。
人シ、固定信号分周器751で適当に分周されたIF信
号の画像搬送波の周波数に応じて、実際のIP信号周波
数を表わす値を記憶し、これを画像搬送波(すなわち4
5.75MH2)の公称周波数を表わす記憶値と比較す
る。レジスタワ54に記憶されたデジタルワードは、探
索モードについて上述したと同様に引上げまたは引下げ
られ、実際のIE’画像搬送波周波数を公称周波数に維
持する同調電圧を発生するようになる。
号の画像搬送波の周波数に応じて、実際のIP信号周波
数を表わす値を記憶し、これを画像搬送波(すなわち4
5.75MH2)の公称周波数を表わす記憶値と比較す
る。レジスタワ54に記憶されたデジタルワードは、探
索モードについて上述したと同様に引上げまたは引下げ
られ、実際のIE’画像搬送波周波数を公称周波数に維
持する同調電圧を発生するようになる。
前述のように、レジスタ754に記憶されたデジタルワ
ードの各ビットは逐次近似法で決定される。
ードの各ビットは逐次近似法で決定される。
制御器752けレジスタ754に記憶されたデジタルワ
ードのMSBf:最初1に設定し、残シのビットを0に
設定する。これは可能な最大デジタル値の50係のデジ
タル値に対応する。比較器’75QがLO信号周波数す
なわち同調電圧が高過ぎる(すなわち選ばれたチャンネ
ルの同調に必要なものよシ高い)ことを示すと、レジス
タ754に記憶されたデジタル値が50%だけ引下げら
れる。これはMSBを0に変え、次のMSBを1に変え
る(残りのビットは0のまま)ことにより行われる。逆
に同調電圧が低過ぎるときは、MSBを1としたまま次
のMSBを0から1に変えることによシ、デジタル値ヲ
50%引下げる。この過程を順次16回繰返すことによ
シ。
ードのMSBf:最初1に設定し、残シのビットを0に
設定する。これは可能な最大デジタル値の50係のデジ
タル値に対応する。比較器’75QがLO信号周波数す
なわち同調電圧が高過ぎる(すなわち選ばれたチャンネ
ルの同調に必要なものよシ高い)ことを示すと、レジス
タ754に記憶されたデジタル値が50%だけ引下げら
れる。これはMSBを0に変え、次のMSBを1に変え
る(残りのビットは0のまま)ことにより行われる。逆
に同調電圧が低過ぎるときは、MSBを1としたまま次
のMSBを0から1に変えることによシ、デジタル値ヲ
50%引下げる。この過程を順次16回繰返すことによ
シ。
レジスタワ54に記憶されたデジタル値は選ばれたチャ
ンネルを正しく同調する同調電圧を発生する値になる。
ンネルを正しく同調する同調電圧を発生する値になる。
このようにしてマイクロコンピュータ7oo、低域濾波
器714.720、同調器726および信号分周器74
9を含む帰還ループ760はアナログ同調電圧を正確に
決定する。第2図の波形(c)で示すように、DACの
伝達関数は非単調であるが、前述のように通常TV同調
系で必要とされるより実質的に高い約1750000の
解像度でOなAしvポルトの任意のアナログ同調電圧を
発生することができる。
器714.720、同調器726および信号分周器74
9を含む帰還ループ760はアナログ同調電圧を正確に
決定する。第2図の波形(c)で示すように、DACの
伝達関数は非単調であるが、前述のように通常TV同調
系で必要とされるより実質的に高い約1750000の
解像度でOなAしvポルトの任意のアナログ同調電圧を
発生することができる。
第3図の回路では、この発明の原理によってDACを構
成する第8図の回路の相当部分がマイクロコンピュータ
300で置換されている。このマイクロコンピュータ3
00r!′i、アナログ電圧を表わす16ビツトのデジ
タルワードを記憶するランダムアクセス記憶装置(RA
M )の記憶位置を含むレジスタ312と共働して、デ
ジタルワードの8つのMSBと8つのLSBを表わす出
力信号C0AR8BとFINE’tそれぞれレジスタ3
14と316に供給する。低域濾波器318はそのパル
ス出力信号を差動的に加重して組合せる抵抗314,3
16を含み、第1図について説明したと同様にしてコン
デンサ320にアナログ信号■。utを発生する。
成する第8図の回路の相当部分がマイクロコンピュータ
300で置換されている。このマイクロコンピュータ3
00r!′i、アナログ電圧を表わす16ビツトのデジ
タルワードを記憶するランダムアクセス記憶装置(RA
M )の記憶位置を含むレジスタ312と共働して、デ
ジタルワードの8つのMSBと8つのLSBを表わす出
力信号C0AR8BとFINE’tそれぞれレジスタ3
14と316に供給する。低域濾波器318はそのパル
ス出力信号を差動的に加重して組合せる抵抗314,3
16を含み、第1図について説明したと同様にしてコン
デンサ320にアナログ信号■。utを発生する。
このC0AR8EとFINEのノゞルス信号の発生に用
いる演算方式は第3図および第7図の回路にも当テはま
る。(レジスタ312.746に記憶されたデジタルワ
ードのそれぞれ8つのMSBと8つのLSBを表わす)
パルス信号C0AR8EとFINEを生成するため、マ
イクロコンピュータ300.700が256の増分を持
つ期間を設定する。この期間の各増分に1回ずつ中央処
理装置(CPU ) 310 、752が累算器の内容
に8つのMSBを加え、この加算によって第9番目のビ
ット(桁上げビット)が生ずると、高い信号レベルを抵
抗314,716に印加し、桁上げビットを生じなけれ
ば、低い信号レベルをそれに印加する。この演算方式の
フローチャートを第4図に示す。第4図の過程が256
回連続して反復された後、抵抗314、ワ16に生ずる
出力信号はその8つのMSHのデジタル値を表わす衝撃
係数(従って平均直流値)を有する。例えば2ビツトで
表わし得る最大デジタル値の25係に対応する2進数0
1を考える。任意の2ビツト数にこの01を逐次加算す
ると、時間の25q6で桁上げビットが生ずる。レジス
タ312に記憶されたデジタルワードの8つのLSBに
応じて、8つのMSHの場合と同様にして抵抗316,
718に衝撃係数信号が発生する。
いる演算方式は第3図および第7図の回路にも当テはま
る。(レジスタ312.746に記憶されたデジタルワ
ードのそれぞれ8つのMSBと8つのLSBを表わす)
パルス信号C0AR8EとFINEを生成するため、マ
イクロコンピュータ300.700が256の増分を持
つ期間を設定する。この期間の各増分に1回ずつ中央処
理装置(CPU ) 310 、752が累算器の内容
に8つのMSBを加え、この加算によって第9番目のビ
ット(桁上げビット)が生ずると、高い信号レベルを抵
抗314,716に印加し、桁上げビットを生じなけれ
ば、低い信号レベルをそれに印加する。この演算方式の
フローチャートを第4図に示す。第4図の過程が256
回連続して反復された後、抵抗314、ワ16に生ずる
出力信号はその8つのMSHのデジタル値を表わす衝撃
係数(従って平均直流値)を有する。例えば2ビツトで
表わし得る最大デジタル値の25係に対応する2進数0
1を考える。任意の2ビツト数にこの01を逐次加算す
ると、時間の25q6で桁上げビットが生ずる。レジス
タ312に記憶されたデジタルワードの8つのLSBに
応じて、8つのMSHの場合と同様にして抵抗316,
718に衝撃係数信号が発生する。
第8図のサンプル・アンド・ホールド回路の機能を果す
ため、第3図のマイクロコンピュータ300はコンデン
サ320に発生する電圧V。utを追跡する電圧VTを
コンデンサ324に発生するデジタルワードの値を記憶
するRAMの記憶位置を含む第2の16ビツトレジスタ
322を含んでbる。追跡電圧VrTjriCPU 3
10から抵抗326.328に供給される2つの追加の
パルス信号の差動加重によシ、電圧V。utを発生する
上述の方法と同様にして発生される。電圧V。ulとV
Tは等値の抵抗330,332によシそれぞれ電圧比較
器3340入力に印加される。比較器334はV。ut
がVTを追跡したときを精確に検知し得るようにその両
入力間の電圧差がV。ulの1増分レベルのA未満のと
きCPUzloに高レベル信号を送る。
ため、第3図のマイクロコンピュータ300はコンデン
サ320に発生する電圧V。utを追跡する電圧VTを
コンデンサ324に発生するデジタルワードの値を記憶
するRAMの記憶位置を含む第2の16ビツトレジスタ
322を含んでbる。追跡電圧VrTjriCPU 3
10から抵抗326.328に供給される2つの追加の
パルス信号の差動加重によシ、電圧V。utを発生する
上述の方法と同様にして発生される。電圧V。ulとV
Tは等値の抵抗330,332によシそれぞれ電圧比較
器3340入力に印加される。比較器334はV。ut
がVTを追跡したときを精確に検知し得るようにその両
入力間の電圧差がV。ulの1増分レベルのA未満のと
きCPUzloに高レベル信号を送る。
低域濾波器318の時定数は、voutがVTを追跡し
たかどうかを比較器334が速やかに示し得るよう比較
的短いことが好ましい。TV受像機に同調信号を供給す
るために第3図のDACを用いるときけ、voulを更
に平滑化して同調信号として用いるに適するV。ulを
生成するため比較的長い時定数を持つ(破線の)抵抗3
40とコンデンサ342を含む低域濾波器338を追加
することが望ましい。
たかどうかを比較器334が速やかに示し得るよう比較
的短いことが好ましい。TV受像機に同調信号を供給す
るために第3図のDACを用いるときけ、voulを更
に平滑化して同調信号として用いるに適するV。ulを
生成するため比較的長い時定数を持つ(破線の)抵抗3
40とコンデンサ342を含む低域濾波器338を追加
することが望ましい。
次に第3図の動作を第5図のマイクロコンピュータ30
0の制御プログラムのフローチャートについて説明する
。
0の制御プログラムのフローチャートについて説明する
。
例えば第8図のチャンネル選択器844と同様の利用者
用制御器336からDACの動作を制御するだめの指令
かマイクロコンピュータ300に印加される。例として
利用者用制御器336がマイクロコンピュータ300に
上昇するアナログ信号出力の発生を命じたとする。CP
U 310はこの指令を受けるとし’; スタ312
、A22にまず最小のデジタル値ヲ設定した後、第5図
のプログラムの段階500〜550に従ってそのデジタ
ル値を逐次引上げて、レジスタ312に記憶されたデジ
タル値から単調に上昇するアナ口・グミ圧Vを、レジス
タ322に記憶されたデジタル値から電圧V。utの振
幅レベルを追跡する電圧所を発生する。抵抗314,3
16および抵抗326゜328の各抵抗値間の実際の差
に由来し得るV。ulとVTの振幅増分の僅かの差によ
シ、CPU310が制御プログラムの段階550で比較
器334の出力を感知してVTがV。uoを追跡したこ
とを保証することがある。
用制御器336からDACの動作を制御するだめの指令
かマイクロコンピュータ300に印加される。例として
利用者用制御器336がマイクロコンピュータ300に
上昇するアナログ信号出力の発生を命じたとする。CP
U 310はこの指令を受けるとし’; スタ312
、A22にまず最小のデジタル値ヲ設定した後、第5図
のプログラムの段階500〜550に従ってそのデジタ
ル値を逐次引上げて、レジスタ312に記憶されたデジ
タル値から単調に上昇するアナ口・グミ圧Vを、レジス
タ322に記憶されたデジタル値から電圧V。utの振
幅レベルを追跡する電圧所を発生する。抵抗314,3
16および抵抗326゜328の各抵抗値間の実際の差
に由来し得るV。ulとVTの振幅増分の僅かの差によ
シ、CPU310が制御プログラムの段階550で比較
器334の出力を感知してVTがV。uoを追跡したこ
とを保証することがある。
CPU 31oはV。utが非単調な上昇をしようとし
ていること、すなわちレジスタ312に記憶されたデジ
タルワードの8つのLSBが全部Oであることを感知す
ると、プログラムの段階540から段階560.570
.580を含むループに進み、レジスタ322に記憶さ
れたワードの値を引上げず、その代シにVoL、tが今
VTを追跡したことを示す信号を比較器334から受け
るまでレジスタ312に記憶されたワードの値を速やか
に引上げる。然る後CPU 310は再び非単調上昇の
切迫を感知するまでレジスタ312.322の逐次引上
げを続け、それを感知すると上述の過程を繰返す。利用
者用制御器336がマイクロコンピュータ300に下降
するアナログ信号の発生を命じたときは、レジスタ31
2,322に記憶されたデジタルワードの値がまず最大
値に設定された後、順次引下げられる。この動作はCP
U 310がそのデジタルワードの8つのLSBが全部
0のとき非単調上昇が生じようとしていることを検知す
ることを除−て上述の場合と実質的に同様である。
ていること、すなわちレジスタ312に記憶されたデジ
タルワードの8つのLSBが全部Oであることを感知す
ると、プログラムの段階540から段階560.570
.580を含むループに進み、レジスタ322に記憶さ
れたワードの値を引上げず、その代シにVoL、tが今
VTを追跡したことを示す信号を比較器334から受け
るまでレジスタ312に記憶されたワードの値を速やか
に引上げる。然る後CPU 310は再び非単調上昇の
切迫を感知するまでレジスタ312.322の逐次引上
げを続け、それを感知すると上述の過程を繰返す。利用
者用制御器336がマイクロコンピュータ300に下降
するアナログ信号の発生を命じたときは、レジスタ31
2,322に記憶されたデジタルワードの値がまず最大
値に設定された後、順次引下げられる。この動作はCP
U 310がそのデジタルワードの8つのLSBが全部
0のとき非単調上昇が生じようとしていることを検知す
ることを除−て上述の場合と実質的に同様である。
従って第3図の実施例の動作は第8図の実施例と同様で
、何れの実施例においても非単調上昇の発生を検知して
非単調上昇の直前にDACの出力し上昇の発生後DAC
の出力信号を変えてこれを非単^ 調上昇の直前の値に等しくする手段を含んでいる。
、何れの実施例においても非単調上昇の発生を検知して
非単調上昇の直前にDACの出力し上昇の発生後DAC
の出力信号を変えてこれを非単^ 調上昇の直前の値に等しくする手段を含んでいる。
これらの機能を果し得る他の実施例もあることは当業者
に自明である。例えば第3図の各非単調変化の発生を検
知するため、追加の電圧比較器の入力にV。ulとVT
f印加して、両者間の振幅差が期待値以上変化すれば
制御器310に出力信号を印加するようにすることもで
きる。また第3図ではVTがV。uoと同様にして発生
され、またデジタルワードのビット数も同じであったが
、他の方法で追跡電圧を発生することもできる。さらに
非単調上昇感知後のデジタルワードの値の迅速な変更を
この発明に適合する他の方法で行うこともできる。例え
ばこの装置を始動するとき、アナログ信号レベルをそれ
ぞれの非単調上昇直前のレベルに復帰させる値に対応す
るデジタル値をRAMの記憶位置(例工ばマイクロコン
ピュータ300)に記憶する較正掃引を始めてもよい。
に自明である。例えば第3図の各非単調変化の発生を検
知するため、追加の電圧比較器の入力にV。ulとVT
f印加して、両者間の振幅差が期待値以上変化すれば
制御器310に出力信号を印加するようにすることもで
きる。また第3図ではVTがV。uoと同様にして発生
され、またデジタルワードのビット数も同じであったが
、他の方法で追跡電圧を発生することもできる。さらに
非単調上昇感知後のデジタルワードの値の迅速な変更を
この発明に適合する他の方法で行うこともできる。例え
ばこの装置を始動するとき、アナログ信号レベルをそれ
ぞれの非単調上昇直前のレベルに復帰させる値に対応す
るデジタル値をRAMの記憶位置(例工ばマイクロコン
ピュータ300)に記憶する較正掃引を始めてもよい。
動作中これらのデジタル値はそれぞれ各非単調上昇の検
知後(第3図の)レジスタ312に入力され、アナログ
信号レベルを非単調上昇の発生直前に得られたレベルに
復帰させるに要する時間を短縮する。
知後(第3図の)レジスタ312に入力され、アナログ
信号レベルを非単調上昇の発生直前に得られたレベルに
復帰させるに要する時間を短縮する。
第1図のDACはレジスタ10に記憶されたデジタルワ
ードをビット数の等しい2群に分けて処理する、が、他
の群分けも可能である。例えば、第6図に示すようにC
0AR8E、 MεDIUM、 FINEのパルス信号
を発生することもできる。レジスタ610ハ18ビツト
のデジタルワードを記憶し、デジタル衝撃係数変換器6
12.614.616がそのデジタルワードのMSBか
ら始まる6ビツトずつの群に応じて前述の(すなわち第
1図、第3図、第7図または第8図の)パルス信号C0
IS EおよびFINEの発生と同様にその出力にC0
AR,SElMEDIUM、 F’I隅の各パルス信号
を発生する。各変換器612.614.616の出力に
は標章公差の抵抗618,620,622か結合され、
この発明の原理に従ってパルス信号を組合せ、低い順番
のビット群を表わす各パルス信号の最大平均直流値が次
のMSB群を表わすパルス信号の1つの増分値よシ大き
くなるようにする。
ードをビット数の等しい2群に分けて処理する、が、他
の群分けも可能である。例えば、第6図に示すようにC
0AR8E、 MεDIUM、 FINEのパルス信号
を発生することもできる。レジスタ610ハ18ビツト
のデジタルワードを記憶し、デジタル衝撃係数変換器6
12.614.616がそのデジタルワードのMSBか
ら始まる6ビツトずつの群に応じて前述の(すなわち第
1図、第3図、第7図または第8図の)パルス信号C0
IS EおよびFINEの発生と同様にその出力にC0
AR,SElMEDIUM、 F’I隅の各パルス信号
を発生する。各変換器612.614.616の出力に
は標章公差の抵抗618,620,622か結合され、
この発明の原理に従ってパルス信号を組合せ、低い順番
のビット群を表わす各パルス信号の最大平均直流値が次
のMSB群を表わすパルス信号の1つの増分値よシ大き
くなるようにする。
さらに、デジタルワードのビットを同数のビットに分割
する必要はないが、パルス変換器に必要々動作周波数が
最低になるためそうするのが望ましい。またこの発明の
DACi−i T V同調系の帰還ループ中に用いたが
、その他多くの用途がある。例えば第1図の変換器は第
3図の実施例のマイクロコンピュータ300の代シに用
いることもできる。
する必要はないが、パルス変換器に必要々動作周波数が
最低になるためそうするのが望ましい。またこの発明の
DACi−i T V同調系の帰還ループ中に用いたが
、その他多くの用途がある。例えば第1図の変換器は第
3図の実施例のマイクロコンピュータ300の代シに用
いることもできる。
これらの変形はすべて特許請求の範囲記載のこの発明の
技術的範囲に属する。
技術的範囲に属する。
第1図はこの発明の原理によって構成されたDACの部
分ブロック回路図、第1A図および第2図は第1図のD
ACの動作の説明に用いられる波形図、第3図は第1図
の個別論理回路の代りにマイクロコンピュータを用いて
この発明の原理によシ構成されたDACの他の実施例の
部分ブロック回路図、第4図および第5図は第3図のD
AC用のマイクロコンピュータ制御プログラムの一部を
示すフローチャート、第6図はこの発明によって構成さ
れたDACの他の実施例の部分ブロック回路図、第7図
および第8図は第1図のDACを含むTV受像機用同調
装置の部分ブロック回路図である。 12・・・第1の群の変換手段、16・・・第2の群の
変換手段、20・・・組合せ手段。 手続補正書(自発) 昭和59年10月1:1日 1、事件の表示 特願昭59−15854’7号 2、発明の名称 複数ビットを含むデジタルワードをアナログ信号に変換
する装置 3、補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国 ニューヨーク州 10020
ニユーヨーク ロックフェラー フラサ30名 称 (
757) アールシーニー コーポレーション4、代理
人 住 所 郵便番号 651 5 補正の対象 明細書の「特許請求の範囲」および「発明の詳細な説明
」の各欄。 6 補正の内容 5(1)特許請求の範囲を別紙の通り訂正する。 (2)明細書の記載を下記正誤表の通り訂正する。 記 添付書類 特許請求の範囲 以 上 特許請求の範囲 (1) デジタルワードの最上位ビットの第1の群をに
変換する手段と、上記デジタルワードの次の最を持つ第
2のパルス信号に変換する手段と、上記第1および第2
のパルス信号を組合せてその出力信号を生成する手段と
を含む複数ビットを含むデジタルワードをアナログ信号
に変換する装置。
分ブロック回路図、第1A図および第2図は第1図のD
ACの動作の説明に用いられる波形図、第3図は第1図
の個別論理回路の代りにマイクロコンピュータを用いて
この発明の原理によシ構成されたDACの他の実施例の
部分ブロック回路図、第4図および第5図は第3図のD
AC用のマイクロコンピュータ制御プログラムの一部を
示すフローチャート、第6図はこの発明によって構成さ
れたDACの他の実施例の部分ブロック回路図、第7図
および第8図は第1図のDACを含むTV受像機用同調
装置の部分ブロック回路図である。 12・・・第1の群の変換手段、16・・・第2の群の
変換手段、20・・・組合せ手段。 手続補正書(自発) 昭和59年10月1:1日 1、事件の表示 特願昭59−15854’7号 2、発明の名称 複数ビットを含むデジタルワードをアナログ信号に変換
する装置 3、補正をする者 事件との関係 特許出願人 住 所 アメリカ合衆国 ニューヨーク州 10020
ニユーヨーク ロックフェラー フラサ30名 称 (
757) アールシーニー コーポレーション4、代理
人 住 所 郵便番号 651 5 補正の対象 明細書の「特許請求の範囲」および「発明の詳細な説明
」の各欄。 6 補正の内容 5(1)特許請求の範囲を別紙の通り訂正する。 (2)明細書の記載を下記正誤表の通り訂正する。 記 添付書類 特許請求の範囲 以 上 特許請求の範囲 (1) デジタルワードの最上位ビットの第1の群をに
変換する手段と、上記デジタルワードの次の最を持つ第
2のパルス信号に変換する手段と、上記第1および第2
のパルス信号を組合せてその出力信号を生成する手段と
を含む複数ビットを含むデジタルワードをアナログ信号
に変換する装置。
Claims (1)
- (1)デジタルワードの最上位ビットの第1の群を上向
きに可変の衝撃係数を持つ第1のパルス信号に変換する
手段と、上記デジタルワードの次の最上位ビットの第2
の群を上向きに可変の衝撃係数を持つ第2のパルス信号
に変換する手段と、上記第1および第2のパルスを組合
せてその出力に上記デジタルワードの値の連続する上昇
に応じて周期的に非単調な上昇を示すアナログ信号を生
成する手段とを含む複数ピットを含むデジタルワードを
アナログ信号に変換する装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/518,146 US4595910A (en) | 1983-07-28 | 1983-07-28 | Digital-to-analog converter useful in a television receiver |
US518146 | 1983-07-28 | ||
US528046 | 1983-08-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6062729A true JPS6062729A (ja) | 1985-04-10 |
Family
ID=24062757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59158547A Pending JPS6062729A (ja) | 1983-07-28 | 1984-07-27 | 複数ビツトを含むデジタルワ−ドをアナログ信号に変換する装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4595910A (ja) |
JP (1) | JPS6062729A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05507590A (ja) * | 1990-07-30 | 1993-10-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ディジタル―アナログ変換システム |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4617393A (en) * | 1985-07-19 | 1986-10-14 | American Home Products Corporation | 5-substituted-6-aminopyrimidines, composition and uses as cardiotonic agents for increasing cardiac contractility |
DE3916482A1 (de) * | 1989-05-20 | 1990-11-22 | Thomson Brandt Gmbh | Verfahren zur umwandlung von aus datenworten gebildeten digitalen signalen sowie digital/analog-wandler |
EP0406469B1 (de) * | 1989-07-06 | 1995-09-27 | Deutsche ITT Industries GmbH | Digitale Steuerschaltung für Abstimmsysteme |
US5323159A (en) * | 1990-04-20 | 1994-06-21 | Nakamichi Corporation | Digital/analog converter |
US5122799A (en) * | 1990-12-24 | 1992-06-16 | Motorola, Inc. | Multi-modulator digital-to-analog converter |
US5678211A (en) * | 1992-08-28 | 1997-10-14 | Thomson Consumer Electronics, Inc. | Television tuning apparatus |
US5712636A (en) * | 1996-07-09 | 1998-01-27 | Quantum Corp. | Pulse-width-modulated digital-to-analog converter with high gain and low gain modes |
FI105622B (fi) * | 1998-02-06 | 2000-09-15 | Nokia Networks Oy | Menetelmä suuren erottelukyvyn digitaali/analogia-muunnoksen suorittamiseksi ja digitaali/analogia-muunnin |
US6281822B1 (en) * | 1999-05-28 | 2001-08-28 | Dot Wireless, Inc. | Pulse density modulator with improved pulse distribution |
US6549155B1 (en) * | 2002-01-30 | 2003-04-15 | Texas Instruments Incorporated | Signal conversion using coarse and fine digital to analog converters |
US6798369B1 (en) | 2003-08-08 | 2004-09-28 | Visteon Global Technologies, Inc. | Precision, wide band pulse width modulator for digital to analog conversion |
DE102006012714A1 (de) * | 2006-03-17 | 2007-09-20 | Endress + Hauser Gmbh + Co. Kg | D/A-Wandler |
DE102007046560A1 (de) * | 2007-09-28 | 2009-04-02 | Siemens Ag | Feldgerät mit einem Analogausgang |
US7847715B2 (en) * | 2008-08-04 | 2010-12-07 | Honeywell International Inc. | Segmented optics circuit drive for closed loop fiber optic sensors |
GB2590514B (en) * | 2019-12-17 | 2022-01-12 | Cirrus Logic Int Semiconductor Ltd | Force sensing systems |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255854A (en) * | 1975-10-31 | 1977-05-07 | Fujitsu Fanuc Ltd | Digitalltooanalog converter system |
JPS58117722A (ja) * | 1981-12-30 | 1983-07-13 | Shimadzu Corp | D−a変換器 |
JPS58123229A (ja) * | 1982-01-13 | 1983-07-22 | ブラウプンクト−ヴエルケ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | D/a変換器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1492263A (en) * | 1974-05-17 | 1977-11-16 | Siemens Ag | Electrical control circuits |
US4016555A (en) * | 1975-04-07 | 1977-04-05 | Tyrrel Sylvan F | Signal converter |
JPS5227302A (en) * | 1975-08-27 | 1977-03-01 | Sony Corp | Station selecting device |
GB1531832A (en) * | 1976-02-05 | 1978-11-08 | Hughes Microelectronics Ltd | Digital to analogue converters |
JPS6013583B2 (ja) * | 1977-09-29 | 1985-04-08 | 松下電器産業株式会社 | D−a変換装置 |
US4292625A (en) * | 1979-07-12 | 1981-09-29 | Advanced Micro Devices, Inc. | Monolithic digital-to-analog converter |
DE3025358A1 (de) * | 1980-07-04 | 1982-01-21 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Regelsystem zum einstellen einer physikalischen groesse |
US4412208A (en) * | 1980-09-16 | 1983-10-25 | Nippon Telegraph & Telephone Public Corporation | Digital to analog converter |
JPS5810919A (ja) * | 1981-07-13 | 1983-01-21 | Nippon Telegr & Teleph Corp <Ntt> | アナログ・デイジタル変換器 |
US4484178A (en) * | 1982-06-22 | 1984-11-20 | International Business Machines Corporation | Digital-to-analog converter |
-
1983
- 1983-07-28 US US06/518,146 patent/US4595910A/en not_active Expired - Fee Related
-
1984
- 1984-07-27 JP JP59158547A patent/JPS6062729A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255854A (en) * | 1975-10-31 | 1977-05-07 | Fujitsu Fanuc Ltd | Digitalltooanalog converter system |
JPS58117722A (ja) * | 1981-12-30 | 1983-07-13 | Shimadzu Corp | D−a変換器 |
JPS58123229A (ja) * | 1982-01-13 | 1983-07-22 | ブラウプンクト−ヴエルケ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | D/a変換器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05507590A (ja) * | 1990-07-30 | 1993-10-28 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | ディジタル―アナログ変換システム |
Also Published As
Publication number | Publication date |
---|---|
US4595910A (en) | 1986-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6062729A (ja) | 複数ビツトを含むデジタルワ−ドをアナログ信号に変換する装置 | |
US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
US6417727B1 (en) | Circuit for automatically tuning filter circuits over process, voltage, and temperature | |
US4764750A (en) | Analog-to-digital converter | |
US5914682A (en) | Segmentwise operating digital-to-analog converter | |
EP0373211A1 (en) | ANALOG TO DIGITAL CONVERTER WORKING IN A LOWER FREQUENCY RANGE AND WITH POSSIBILITY OF CALIBRATION. | |
US4544911A (en) | Low cost monotonic digital-to-analog converter | |
US20160204792A1 (en) | Semiconductor device and semiconductor device operating method | |
JPH05122072A (ja) | デイジタル・アナログ変換回路及びデイジタル入力信号を変換する方法 | |
US20070024485A1 (en) | Reducing Variation in Reference Voltage When the Load Varies Dynamically | |
US20050118980A1 (en) | Variable rate RC calibration circuit with filter cut-off frequency programmability | |
US4872011A (en) | Plural stage switched capacitor integrating digital-to-analog converter | |
KR920008051B1 (ko) | 디지탈-아나로그 변환기 장치 | |
US5825316A (en) | Method for the self-calibration of an A/D or D/A converter in which the weighted references of the at least one main network are partially calibrated once per calibration cycle | |
US6259392B1 (en) | Multiplying digital-to-analog converters and methods that selectively connect unit and feedback capacitors to reference voltages and feedback voltages | |
US6340943B1 (en) | Analog to digital converter method and apparatus | |
US4498072A (en) | A/D Converter having a self-bias circuit | |
US5270716A (en) | Digital-to-analog converter with high linearity | |
JPH04152715A (ja) | ディジタル・アナログ変換器 | |
EP3734842A1 (en) | Incremental analog-to-digital converter | |
US7078960B2 (en) | Method and system for filter tuning using a digital trim value | |
EP0749084B1 (en) | Direct digital synthesizer | |
US4364026A (en) | Digital-to-analog converter useful in a television receiver | |
US20080309538A1 (en) | Digital/analog converting driver and method | |
EP0289082A1 (en) | Digital-to-analog converter |