JPS6061958A - 2値符号変換法 - Google Patents

2値符号変換法

Info

Publication number
JPS6061958A
JPS6061958A JP16818083A JP16818083A JPS6061958A JP S6061958 A JPS6061958 A JP S6061958A JP 16818083 A JP16818083 A JP 16818083A JP 16818083 A JP16818083 A JP 16818083A JP S6061958 A JPS6061958 A JP S6061958A
Authority
JP
Japan
Prior art keywords
bit
bits
word
data
code word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16818083A
Other languages
English (en)
Inventor
Hiroyuki Kimura
寛之 木村
Masahiro Ito
雅博 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16818083A priority Critical patent/JPS6061958A/ja
Publication of JPS6061958A publication Critical patent/JPS6061958A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はディジタル信号を伝送Tる際に適用される2値
打号変換法に関するものである。
〔発明の背景〕
ディジタル信号を記録媒体−こ記録再生をおこなう場合
には、記録密度の同士、再往時のクロツク再生を容易と
するために種々の変調方式がもちいられている。この変
調方式のなかにmビットのデータ語をnビットの符号語
に変換するクループコープインクか知られ′Cいる。こ
の1例として3 P M (3posltion mo
dulation。
m−3,n口6)か良く知られでいる。3PMの変換則
では隣り合うビット反転点の間に少なくとも2つ以上の
非ビット反転点を含む符号語から構成されている。この
変換則と変調波形を第1図に示す。これからデータの伝
送−1隔をTとすると、震換後の波形は 最小パルス* 1.sT 最大パルス幅 6.OT 検出窓幅 0.5T である。
最小パルス幅か広いほど伝送最高筒波数が下がるため好
ましく、最大パルス幅が狭いほど、伝送帯域幅が狭くか
つ受(111+のクロック豊住が容易となる。また検出
窓幅の広い方か、受信側における11”、10”の判定
が容易となる。
aPM方式では、最小パルス幅が広い利点を持つが、最
大パルス幅が6Tと大きく、かつ検出窓が0,5Tと狭
い欠点を持つ。
〔発明の目的〕
本発明の目的は、従来の変調方式に比べて伝。
送帯域幅を狭くしかつクロックMklを容易とする2値
打号変換法を提供することにある。
〔発明の概要〕
本発明は、8ビツトのデータ語を10ビツトの符号語に
変換するグループコーディングにおいで、符号語は隣り
合うビット反転点の間に多くとも2つまでの非ビット反
転点を含み、かつ10ビツトカ)ら構成される符号語の
正と負のパルス幅の総和がほぼ等しくなるような条件を
満たす符号語ワードを選択したものである。
〔発明の実施例〕
本発明では、10ビツトからなる符号語は次のような条
件を満たしている。
1)隣り合うビット反転点の間には非ビット反転点を含
彼ないかあるいは1つまたは2つの・ 3 ・ 非ビット反転点しか含まない。
2)各符号語をNRZI変病した後の正のパルス幅の総
和と負のパルス幅の総和がほぼ等しい0 上記条件を満たす符号語の1例を第2図に示す。第2図
のうち1)はNRZI変調後の正および負のパルス幅の
総和が等しいもので、このような条件を満たす符号語の
組み合せは次表1−1に示すよう141個ある。
表1−I DC成分0 ° 4 ゛ 2)は正および負のパルス幅の総和が−2となるもので
、このような条件を満たす符号語の組み合せは次表1−
2に示すよう68個ある。
表i−2DC成分−2 3)は正および負のパルス幅の総和が+2となるもので
、このような条件を満たす符号語の組み合せは次表1−
3に示すよう108個ある。
表1−3 DC成分+2 データ語は8ビツト(256通り)から構成され、符号
I!7のうち上記変調側を満たすものは、141 +6
8+ 108−317 (DC干Q)(DCセー2)CD0社+2)317通り
ある。
これから表1−1〜1−3より DC=0 から140個 DC−−2 から58個 DCツ+2 から58個 計256個選び出して、データ語8ビツトに対応させる
。データ語の値がランダムに発生する場合には、NRZ
I変a自した後の符号語の正および負のパルス鴨の総和
は、充分長い時間でみれは0となる。
また最小パルス1^、最大パルス幅、検出窓は第2図に
示すよう8ビツトのデータM(8T:Tはビット周期)
を10ビツトの符号語に変換したことにより 最小パルス幅 0.8T 最大パルス幅 2.4T 検出窓@ 0.81’ となり、従来例で示した3PM変調方式にくらべて、最
大パルス幅/城小パルス幅が3.0となり伝送帯域幅か
狭くてすみ、かつ検出窓幅が0.5T→0.8Tと1.
6倍ひろくなる。最小パルス幅は0.8Tと狭くなり、
伝送最高周波数は高くなるが、伝送帯域幅が狭くなると
いう点から問題とはなら・ 7 ・ ない。
第3図に本発明の一実施例を示す。#13図において、
1は変調回路である。2は8ビツトのシフトレジスタ(
以下8Rとする)、3は8ビット入力、10ビツト出力
のROM、4は10ビツトのSJ5はNRZl変調回路
である。10は復調回路である。11はクロック再生回
路、12はフリップフロップ(以下F/Pとする)、1
3はに、x −OR回路、14は10ビツト5R115
は10ビット入力、8ビツト出力の几OM、16は8ビ
ツトSRである〇 以下図をもちいて説明する。
変調回路1より説明する。データ118ビツトは8ビツ
トのSR2に順次シフトして入力される。8ビツト分の
データ語が入力されるとR10M3により、各データパ
ターンに対応した10ビツトの符号語データ7、、 R
OM 3が出力する0この10ビツトデータをいったん
10ビツトSR4にロードした後、1ビツトづつシフト
してシリアル出力を得る。この信号をNRZIi詞回路
5・ 8 ・ で変調して変調波形を得る。
再生時には変調波形をクロック再生回路11に入力して
変調信号に同期したクロックをつくる。
このクロックをもとにして、F/ F12、Ex −O
B回路13により信号変化点のみを抽出してNRZI変
調する。このデータを10ビット単位で5R14に入力
する。10ビット分のデータが8R14に入力された時
点でROM15により10ビット符号語に対応したデー
タ語8ビツトを選び出し、8ピツ)SR16にロードす
る。以上説明したように8ビツトあるいは10ビツトの
ビットパターンをROM入力データとして与えて変調あ
るいは復調をおこなうものである。
#!4図は本発明−こよる他の一実施例である。
第3図と同一符号は同一機能を有する。20は’ 10
01001001“パターン検出回路である。
本実施例は前記実施例に比べて、ワード同期信号を付加
することにより、より性能を高めたものである。前記実
施例においては、再生時に復調信号のビット同期ととも
にワード同期をとり、入ってくる信号列を10ビット単
位で区切らなければならない。一般には同期信号を基準
として10ビット単位で区切っている。しかしいったん
ワード同期が崩れると次に同期信号が正しく検出される
までは誤りなく復調することができない。本実施例では
信号内の特定パターンによりワード同期を取ることによ
り、自己復帰するようになしたものである。
本実施例では、符号語として表1−1の符号語より’ 
0100100101“、’ 0100100111r
?’ 1010010010“パターンを除く138パ
ターン、表1−2符号語より’ 0100100110
“パターンを除<59パターン、表1−3の符号語より
’ 1001001001“パターンを含む59パター
ンを選び出し、8ビツトのデータ語にそれぞれ対応づけ
る。
この結果再生時には’ 1001001001“パター
ンは誤ってワード同期の位置で検出されることがないた
め、このパターンを検出回路20で検知してクロック再
生回路11のワード同期クロックにリセットをかけるこ
とにより信号による自己復帰をすることができる。
第5図は本発明による他の実施例である。第5図におい
て、第3図、第4図と同一符号は同一機能を有する。本
実施例では前記実施例で述べた特異パターン’ 100
1001001“が誤ったワード同期タイミングでは検
出されないことを利用して’ 1001001001“
パターンをクロック再生回路11のリセット信号とする
とともに同期信号としたものである。この場合符号語パ
ターンは表1−1より’0100100101“、′0
100100111“、’ 1010010010“を
除<138パターン、我1−2より’ 0100100
110“そ除(69パターン、表1−3より’ 100
1001001“を除<59パターンを選び出し、8ビ
ツトのデータ語にそれぞれ対応づける。また同期信号と
して’ 1001001001“を選ぶ。
再生時には同期信号として11001001001″が
一定周期で記録されているので、このパターンを判別回
路20で検出し同期検出信号とすると・11 ・ ともに、クロック再生回路11にリセットをかけてワー
ド同期をとるものである。
次茨2−1〜2−5に本発明による他の符号語パターン
を示す。
本符号飴パターンは前記符号語の条件を満たし、かつ1
0ビツト目が必らず11“となるパターンで、I) C
成分が−4〜+4まで274パターン存在する。これを
8ビツトのデータ語256通りに割り合でるものである
表3は本発明による他の符号語パターンの1例を示す。
本符号語パターンは前記符号語の条件を満たし、かつ1
ビツト目が必らずゝ1“となるパターンでDC成分か−
4〜+4まで271パターン存在する。このパターンを
8ビツトのデータ語256通りζこ割り合でるものであ
る。
次表2−1〜2−5に本発明による他の符号語パターン
を示す。
・12・ 表2−I DC成分0 表2−2 DC成分−2 表2−3 DC成分+2 表2−4 DC成分−4 表2−5 DC成分+4 本符号語パターンは前記符号語の条件を満たし、かつ1
0ビツト目が必らず11“となるパターンで、DC成分
が−4〜+4まで274パターン存在する。これを8ビ
ツトのデータ語256通りに割り合゛(るものである。
次表3−1〜3−5は本発明による他の符号語パターン
の1例を示す。
本符号語パターンは前記符号語の条件を満たし、かつ1
ビツト目が必らず11“となるパターンでDC成分が−
4〜+4まで271パターン存在する。このパターン8
8ビツトのデータ語256通りに割り合でるものである
・15 ・ 表3−I DC成分0 ・16゜ 表3−2 DC成分+2 表3−3 DC’成分−2 表3−4 DC成分+4 表3−5 DC成分−4 〔発明の効果〕 本発明により最大パルス暢/M小パルス幅の比刀)3.
0を小さく選ぶことができ、伝送惜域を狭くすることが
できる。また検出窓も0.8Tと広くされ、データ復調
を容易にすることができる。
【図面の簡単な説明】
第1図は従来における3PfV1変幽の成形を示す区、
第2図は本発明による変調波形を示す図、第3図は本発
明による一実施例のブロック図、第4図、第5図は本発
明による他の一実施例のブロック図である。 1・・・変調回路 2.4,14,16・・・シフトレジスタ3.15・・
・ROM 5・・・NRZ i変調回路 10・・・:rM詞回路 11・・・クロック再生回路 第1図 茅 2図 シマ瞑−「1酎θ ゴー DC分−2 3) 0////100/コ 」]]]]1丁−−シC#t−2

Claims (1)

  1. 【特許請求の範囲】 1、 4続した21[データ系列を8ビット単位に分割
    し、該8ビツトのデータ飴をlθビットの符号語に変換
    し、該符号語をNRZI変鯛する2値打号変換法に2い
    て、咳符号語は隣り合うビット反転点の間に多くとも2
    つ談での非ビット反転点を含み、かつNRZi変調後の
    正の間隔幅の総和が少なくとも3ビツトとなるワードパ
    ターンとすることを特徴とする2値打号変換法。 2、特許請求の範囲第1項において、該符号語は、M2
    Rと9ビツト目およびL8Bと2ビツト目の値が100
    “とならないことを特徴とする2値打号変換法。 3、特許請求の範囲第1項において、再生時には特定パ
    ターン検出回路を設け、該検出N路出力によりワード同
    期回路をリセットすることにより再往時のワード同期を
    とることを特徴とする2値打号変換法。 4、特許請求の範囲第3項において、該符号語の特定パ
    ターンを’ 1001001001”としたことを特徴
    とする2値打号変換法。 5、特許請求の範囲第3項において、核特定パターンを
    同期信号とすることを特徴とする2値打号変換法。 6、特許請求の範囲第1項において、該符号語のM8B
    ビットが11“となること’&41徴とする21ぼ符号
    変換法。 7、%許請求の範囲第1項において、該符号語のLSB
    ビットが11“となること8特徴とする2値打号変換法
JP16818083A 1983-09-14 1983-09-14 2値符号変換法 Pending JPS6061958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16818083A JPS6061958A (ja) 1983-09-14 1983-09-14 2値符号変換法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16818083A JPS6061958A (ja) 1983-09-14 1983-09-14 2値符号変換法

Publications (1)

Publication Number Publication Date
JPS6061958A true JPS6061958A (ja) 1985-04-09

Family

ID=15863267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16818083A Pending JPS6061958A (ja) 1983-09-14 1983-09-14 2値符号変換法

Country Status (1)

Country Link
JP (1) JPS6061958A (ja)

Similar Documents

Publication Publication Date Title
JP3406440B2 (ja) パルス変調方法とパルス変調装置及びパルス復調装置
US4027335A (en) DC free encoding for data transmission system
EP1715485B1 (en) Signal forming apparatus and method
KR20010022324A (ko) 연속 최소 런 길이 제한이 있는 변조/복조 장치 및 방법
KR100291373B1 (ko) 동기 신호 검출기, 동기 신호 검출 방법 및 복호화 장치
JPH0683271B2 (ja) 情報変換方式
USRE31311E (en) DC Free encoding for data transmission system
US4577180A (en) Digital data converting method and apparatus thereof
US4549167A (en) Method of encoding and decoding binary data
US4502036A (en) Encoding and decoding systems for binary data
JPH059975B2 (ja)
JPH07326139A (ja) 記録符号化ディジタル信号再生装置
EP0206221B1 (en) Apparatus for recording and reproducing digital signal
JPS6061958A (ja) 2値符号変換法
JPS58139313A (ja) デイジタル磁気記録再生装置
JPS6069943A (ja) コ−ド変換方式
JP2586073B2 (ja) フレーム同期化方法
JPH0473339B2 (ja)
JPH0416979B2 (ja)
JPH0746480B2 (ja) デ−タ信号のベ−スバンド変調方法及び装置
JPH04111259A (ja) 情報伝送装置
JPH0356030B2 (ja)
JPS6221192B2 (ja)
JPS634270B2 (ja)
JPS6069928A (ja) デルタ変調信号の伝送方法