JPS6059842A - ハイレベル手順制御方式 - Google Patents
ハイレベル手順制御方式Info
- Publication number
- JPS6059842A JPS6059842A JP58168594A JP16859483A JPS6059842A JP S6059842 A JPS6059842 A JP S6059842A JP 58168594 A JP58168594 A JP 58168594A JP 16859483 A JP16859483 A JP 16859483A JP S6059842 A JPS6059842 A JP S6059842A
- Authority
- JP
- Japan
- Prior art keywords
- program
- character
- reception
- control field
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明は通信制御装置の処理方式に関するものでハイレ
ベルデータリンク制御手順における受信フレームの制御
フィールドの処理に係るものである。
ベルデータリンク制御手順における受信フレームの制御
フィールドの処理に係るものである。
(2)従来技術と問題点
従来、ハイレベルデータリンク制御手順によるデータ通
信方式においては、フレームの受信に際して通信制御装
置で該フレーム内の制御フィールドの解読を行なうこと
なく、すべてをデータとしてホスト側の処理装置に送シ
込んでいる。そしてホスト側の処理装置が該制御フィー
ルドを解読して該当する処理を行なっていた。
信方式においては、フレームの受信に際して通信制御装
置で該フレーム内の制御フィールドの解読を行なうこと
なく、すべてをデータとしてホスト側の処理装置に送シ
込んでいる。そしてホスト側の処理装置が該制御フィー
ルドを解読して該当する処理を行なっていた。
この様な従来の方式では、制御フィールドの解読に係る
処理速度が遅いと云う欠点があった。またホスト側の処
理装置の通信制御に係る負荷が大となるため、他の処理
に影響を与えると云う欠点があった。
処理速度が遅いと云う欠点があった。またホスト側の処
理装置の通信制御に係る負荷が大となるため、他の処理
に影響を与えると云う欠点があった。
(3)発明の目的
本発明は上記従来の欠点に鑑み、ハイレベルデータリン
ク制御手順のデータ通信方式において、受信フレームの
制御フィールドの解読に係る処理が迅速に行なえると共
に、ホスト側の処理装置の負担が少なくて済む通信制御
処理装置の処理方式を提供することを目的としている。
ク制御手順のデータ通信方式において、受信フレームの
制御フィールドの解読に係る処理が迅速に行なえると共
に、ホスト側の処理装置の負担が少なくて済む通信制御
処理装置の処理方式を提供することを目的としている。
(4)発明の構成
そして、この目的は本発明によれば、特許請求の範囲に
記載のとおυ、基本形伝送手順およびハイレベルデータ
リンク制御手順をサーボートする通信制御装置において
、記憶部にハイレベルデータリンク制御手順における受
信フレームの制御フィールドを解読することの出来るテ
ーブルを設け、ハイレベルデータリンク制御手順による
通信に際する受信フレームの制御フィールドの処理時、
基本形伝送手順と共用の索引回路によシ、前記テーブル
を検索することを特徴とするハイレベル手順制御方式に
よシ達成される。
記載のとおυ、基本形伝送手順およびハイレベルデータ
リンク制御手順をサーボートする通信制御装置において
、記憶部にハイレベルデータリンク制御手順における受
信フレームの制御フィールドを解読することの出来るテ
ーブルを設け、ハイレベルデータリンク制御手順による
通信に際する受信フレームの制御フィールドの処理時、
基本形伝送手順と共用の索引回路によシ、前記テーブル
を検索することを特徴とするハイレベル手順制御方式に
よシ達成される。
(5)発明の実施例
第1図は本発明の1実施例の処理の流れ図であって、通
信制御装置における制御フィールドの受信に際するハー
ドウェアからの文字受信処理要求(FCC)が発せられ
てからの処理の流れを示すものであり、1はミニプログ
ラムまたはハードウェアによる制御、2はマイクロプロ
グラムによる制御を示している。
信制御装置における制御フィールドの受信に際するハー
ドウェアからの文字受信処理要求(FCC)が発せられ
てからの処理の流れを示すものであり、1はミニプログ
ラムまたはハードウェアによる制御、2はマイクロプロ
グラムによる制御を示している。
第2図は文字分類テーブルを示す図です、〜ba、bs
〜b、は文字コードの該当ビットであ広また同時に相対
アドレスであって、3は■フレーム(アドレスはX ”
00’ 〜X ”7F” )、4は87レーム(アドレ
スはX″″80′〜X″BF’)、5はU7レーム(ア
ドレスはx”c。
〜b、は文字コードの該当ビットであ広また同時に相対
アドレスであって、3は■フレーム(アドレスはX ”
00’ 〜X ”7F” )、4は87レーム(アドレ
スはX″″80′〜X″BF’)、5はU7レーム(ア
ドレスはx”c。
〜X″’FF″)を示している。第2図の文字分類テー
ブル中の0〜9の数字(内部コード)は第1表のとおり
定義されるものである。
ブル中の0〜9の数字(内部コード)は第1表のとおり
定義されるものである。
第 1 表
第3図は制御フィールドの内容を示す図であって、(a
)はフレームの区分、(b)はSフレーム、(C)は■
フィールド挿入可能なUフレーム、(d)はIフィール
ド挿入不可能なUフレームを示している。
)はフレームの区分、(b)はSフレーム、(C)は■
フィールド挿入可能なUフレーム、(d)はIフィール
ド挿入不可能なUフレームを示している。
第1図に基づいて説明すると、回線を経由して送られて
来た文字データを受信するとハードウェアはミニプログ
ラムに“通知する。
来た文字データを受信するとハードウェアはミニプログ
ラムに“通知する。
ミニプログラムは受信モード分類によシそれが制御フィ
ールドの受信(MODEI )だと分かると、受信文字
のチェック加算を行なった後、文字分類テーブルを索引
するため文字索引テーブルの先頭アドレスに受信文字を
加算して文字分類テーブル索引アドレスを作成する。そ
して、該アドレスによシ第2図に示す様な文字分類テー
ブルを索引して、その結果をワークレジスタ(WK R
ag )に格納する。
ールドの受信(MODEI )だと分かると、受信文字
のチェック加算を行なった後、文字分類テーブルを索引
するため文字索引テーブルの先頭アドレスに受信文字を
加算して文字分類テーブル索引アドレスを作成する。そ
して、該アドレスによシ第2図に示す様な文字分類テー
ブルを索引して、その結果をワークレジスタ(WK R
ag )に格納する。
ワークレジスタは上位4ビツトに基本形伝送手順の内部
コードが、下位4ビツトにハイレベルデータリンク制御
手順の内部コードが格納されるので、上位4ビツトを消
去するかまたはシフトして、マイクロプログラムがアク
セス可能なレジスタ(CTB )に格納する。
コードが、下位4ビツトにハイレベルデータリンク制御
手順の内部コードが格納されるので、上位4ビツトを消
去するかまたはシフトして、マイクロプログラムがアク
セス可能なレジスタ(CTB )に格納する。
そしてマイクロプログラムへの割り込み(PFGC)を
作成する。
作成する。
マイクロプログラムは割り込み分類によりPFGC!だ
と分かるとプログラムシーケンスの分類を行なう。
と分かるとプログラムシーケンスの分類を行なう。
プログラムシーケンスがP8Q3であると、レジスタ(
CTB )の内容の分類を行ない、その値に応じて各々
の処理を行々う。CTBの値は文字分類テーブルの出力
であってO〜9の値を採シ得るものでアシ、前述したよ
うに第1表のとおシ定義されるものであるが、それぞれ
の場合の処理についてその概略を以下に説明する。
CTB )の内容の分類を行ない、その値に応じて各々
の処理を行々う。CTBの値は文字分類テーブルの出力
であってO〜9の値を採シ得るものでアシ、前述したよ
うに第1表のとおシ定義されるものであるが、それぞれ
の場合の処理についてその概略を以下に説明する。
(イ) P/Fピット1オフ”の1フレーム受信(CT
Bの値″0#)の場合。
Bの値″0#)の場合。
*制御フィールドの転送を行なう。
*続けて受信するIフィールドの受信準備を行なう。
* Fe2まで正常に受信したときは、コマンドを終了
させる。
させる。
(ロ) P/Fビット”オン”のIフレーム受信(CT
Bの値″1#)の場合。
Bの値″1#)の場合。
水制御フィールドの転送を行なう。
*続けて受信するエフイールドの受信準備を行なう。
* Fe2まで正常に受信したききは、コマンドを終了
させた後、チェインされたコマンドで、通信制御装置の
サブチャネルの内容を中央処理装置に転送す東。
させた後、チェインされたコマンドで、通信制御装置の
サブチャネルの内容を中央処理装置に転送す東。
(ハ) P/Fビット1オフ”のSフレーム(RR。
RNR)受信(CTBの値″′2″)の場合。
*無視する。
に) P/Fビット1オフ”のSフレーム(REJ。
5RIDJ )受信(CTBO値″3#)の場合。
*送信側サブチャネルにコマンドが発行されていないと
きのみ、制御フィールドの転送を行なう。
きのみ、制御フィールドの転送を行なう。
(へ) B/Fビット“オン“のSフレーム(RR。
REJ、5REJ )受信(CTB の値”4’)o場
合。
合。
*予め中央処理装置から知らされていた期待値がS 7
tz−A (RR,REJXSREJ )受信である
かをチェックする。
tz−A (RR,REJXSREJ )受信である
かをチェックする。
(へ) P/Fビット“オン”のSフレーム(RNR)
受信(CTBの値″5”)の場合。
受信(CTBの値″5”)の場合。
*予め中央処理装置から知らされてい友期待値がSフレ
ーム(RNR)受信であるかをチェックする。
ーム(RNR)受信であるかをチェックする。
()) P/Fビット1オフ”のUフレーム受信(CT
Bの値″″6”)の場合。
Bの値″″6”)の場合。
*ソフトエラーとして処理する。
(イ) P/Fビット0オン”のエフイールド挿入可能
なUフレーム受信(CTBO値″7”)の場合。
なUフレーム受信(CTBO値″7”)の場合。
水制御フィールドの転送を行なう。
*続けて受信するエフイールドの受信準備を行なう。
水制御フィールドをサブチャネル内に保持する。
(す) P/Fピッドパオン“のエフイールド挿入不可
能なUフレーム受信(CTBO値′″8#)の場合。
能なUフレーム受信(CTBO値′″8#)の場合。
水制御フィールドの転送を行なう。
水制御フィールドをサブチャネル内に保持する。
し)未定義のUフレーム受信(CTBの値″9”)の場
合。
合。
*ソフトエラーとして処理する。
(6)発明の効果
以上詳細に説明したように本発明の方式によれば、ハイ
レベルデータリンク制御手従順のデータ通信方式におい
て、受信フレームの制御フィールドの解読に係る処理が
迅速に行なえると共に、ホスト側の処理装置の負担が従
来の方式よシ少ないので効果は大である。
レベルデータリンク制御手従順のデータ通信方式におい
て、受信フレームの制御フィールドの解読に係る処理が
迅速に行なえると共に、ホスト側の処理装置の負担が従
来の方式よシ少ないので効果は大である。
また文字分類テーブルの索引回路を基本形伝送手順とハ
イレベルデータリンク制御手順とで共用する形式を採っ
ているので、ノ・−ドウエア量が従来より増加すること
無く実現し得る利点を有している。
イレベルデータリンク制御手順とで共用する形式を採っ
ているので、ノ・−ドウエア量が従来より増加すること
無く実現し得る利点を有している。
第1図は本発明の1実施例の処理の流れ図、第2図は文
字分類テーブルを示す図、第3図は制御フィールドの内
容を示す図である。 1・・・・・・・・・ミニプログラムまたはハードウェ
アによる制御、2・・・・・・・・・マイクロプログラ
ムによる制御、3・・・・・・・・・1フレーム、4・
・・・・・・・・Sフレーム、5・・・・・・・・・U
フレーム 11′頃ニー、−; 第 1 図 第2図 第3 回 (a) 第 3 図 (d)
字分類テーブルを示す図、第3図は制御フィールドの内
容を示す図である。 1・・・・・・・・・ミニプログラムまたはハードウェ
アによる制御、2・・・・・・・・・マイクロプログラ
ムによる制御、3・・・・・・・・・1フレーム、4・
・・・・・・・・Sフレーム、5・・・・・・・・・U
フレーム 11′頃ニー、−; 第 1 図 第2図 第3 回 (a) 第 3 図 (d)
Claims (1)
- 基本形伝送手順およびノ・イレベルデータリンク制御手
順をサポートする通信制御装置において、記憶部にノ・
イレベルデータリンク制御手順における受信フレームの
制御フィールドを解読するととの出来るテーブルを設け
、ノーイレベルデータリンク制御手順による通信に際す
る受信フレームの制御フィールドの処理時、基本形伝送
手順と共用の索引回路によシ、前記テーブルを検索する
ことを特徴とするハイレベル手順制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58168594A JPS6059842A (ja) | 1983-09-13 | 1983-09-13 | ハイレベル手順制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58168594A JPS6059842A (ja) | 1983-09-13 | 1983-09-13 | ハイレベル手順制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6059842A true JPS6059842A (ja) | 1985-04-06 |
Family
ID=15870945
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58168594A Pending JPS6059842A (ja) | 1983-09-13 | 1983-09-13 | ハイレベル手順制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6059842A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680248U (ja) * | 1993-04-26 | 1994-11-08 | 双葉電子工業株式会社 | 蛍光表示管 |
-
1983
- 1983-09-13 JP JP58168594A patent/JPS6059842A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0680248U (ja) * | 1993-04-26 | 1994-11-08 | 双葉電子工業株式会社 | 蛍光表示管 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4885770A (en) | Boot system for distributed digital data processing system | |
US4330847A (en) | Store and forward type of text processing unit | |
US6141713A (en) | Bus arbitrator with a hierarchical control structure | |
AU652371B2 (en) | Data transfer system | |
US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
EP0306920A2 (en) | Data processor having expanded operating functions | |
US5717949A (en) | System for reading transfer control parameters based on identification codes stored in first and second registers storing destination identification and designated control section identification data | |
JPS6059842A (ja) | ハイレベル手順制御方式 | |
EP0929847A1 (en) | Universal operator station module for a distributed process control system | |
JPS5840860B2 (ja) | 蓄積交換装置の動作方法 | |
JP2906413B2 (ja) | イメージ処理装置及びそのフォントファイル管理方法 | |
JPH09305485A (ja) | 画像メモリ制御方式 | |
KR0143933B1 (ko) | 호스트와 주변장치 간의 양방향 통신이 가능한 인터페이스 제어장치 및 방법 | |
EP0609083A1 (en) | Information transfer in a data processing system | |
CN113821456A (zh) | 存储器数据读取方法、装置、电子设备及可读介质 | |
JPS60214043A (ja) | パイプライン制御回路 | |
JPS62125458A (ja) | デ−タ転送制御回路 | |
JP2774375B2 (ja) | プリンタ装置 | |
JPH0619801A (ja) | 情報処理装置 | |
JPS63232545A (ja) | 回線アダプタ | |
JPH07236064A (ja) | ランレングス符号復号装置 | |
JPS5926060B2 (ja) | デ−タ処理装置 | |
JPS59215150A (ja) | デ−タ伝送装置 | |
EP0718771A1 (en) | DMA logic unit architecture | |
JPS59189430A (ja) | 割込み制御方式 |