JPS6059743A - 半導体素子接合装置 - Google Patents
半導体素子接合装置Info
- Publication number
- JPS6059743A JPS6059743A JP16857883A JP16857883A JPS6059743A JP S6059743 A JPS6059743 A JP S6059743A JP 16857883 A JP16857883 A JP 16857883A JP 16857883 A JP16857883 A JP 16857883A JP S6059743 A JPS6059743 A JP S6059743A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- manipulator
- bonded
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｆａｔ 発明の技術分野
本発明は多数のパンダをもつシリコンチップを高い精度
で位置合わせが可能な接合装置６、の構成に関する。
で位置合わせが可能な接合装置６、の構成に関する。
（１））技術の背景
半導体デバイスを形成する材料としてはシリコン（以下
略してＳｉ）ゲルマニウムなどの単体半導体、ガリウム
砒素、イジウム燐などの化合物事ｉ７：体など各種のも
のがあるがＳｔ単結晶基板が最も多く使用されＩＣ，Ｌ
ＳＩなどのデバイスが作られている。
略してＳｉ）ゲルマニウムなどの単体半導体、ガリウム
砒素、イジウム燐などの化合物事ｉ７：体など各種のも
のがあるがＳｔ単結晶基板が最も多く使用されＩＣ，Ｌ
ＳＩなどのデバイスが作られている。
こ＼で小形大容量化の要求は大きく、これを実現する方
法として単位素子の大きさは益々少さくなり、またこれ
を回路接続する導体パターン幅も１〔μｍ〕以下にまで
微細化している。
法として単位素子の大きさは益々少さくなり、またこれ
を回路接続する導体パターン幅も１〔μｍ〕以下にまで
微細化している。
さてこれらの半導体デバイスは何れもチップ状に形成さ
れており、多層配線された磁気基板の所定位置にダイボ
ンディングされると共にチップ周辺部に設けである複数
個のパッド部と磁気基板のバット部と全ワイヤボンディ
ングして回路接続を行い、その後パッケージングして製
品化されている。然し乍ら電子回路の使用周波数が増加
するに従ってワイヤボンデング線路のインダクタンス或
はインピーダンスが問題となり、これを減少する方法と
してフェイスダウンボンティングが検討されている。
れており、多層配線された磁気基板の所定位置にダイボ
ンディングされると共にチップ周辺部に設けである複数
個のパッド部と磁気基板のバット部と全ワイヤボンディ
ングして回路接続を行い、その後パッケージングして製
品化されている。然し乍ら電子回路の使用周波数が増加
するに従ってワイヤボンデング線路のインダクタンス或
はインピーダンスが問題となり、これを減少する方法と
してフェイスダウンボンティングが検討されている。
すなわち第１図（Ａ）［示すようにチ２ブ１の周辺に設
けられている多数のランドを基板より突出して形成する
。か＼るランドはバンプ（Ｂｕｍｐ）２と互わｈるが、
これを同図ＣＢ）に示すように下側に向は磁器基板上の
配線と正確に（１７置合わせし加熱溶着して接合する。
けられている多数のランドを基板より突出して形成する
。か＼るランドはバンプ（Ｂｕｍｐ）２と互わｈるが、
これを同図ＣＢ）に示すように下側に向は磁器基板上の
配線と正確に（１７置合わせし加熱溶着して接合する。
同様なｍ合ばＳｉイメージセンサレ（ついても行わｉｔ
でいる。すなわち化合物半導体を用いて形成された赤外
撮像素子とＳｌ會用いて形成された信号変換素子（マル
チプレクサ）と奮フェイスダウンボンディングしてＳｉ
イメージ１ンサが形成されている。
でいる。すなわち化合物半導体を用いて形成された赤外
撮像素子とＳｌ會用いて形成された信号変換素子（マル
チプレクサ）と奮フェイスダウンボンディングしてＳｉ
イメージ１ンサが形成されている。
第２図（ト）は多数のバンプ２が７トリツク状に配列し
ている赤外撮像素子３と１ｄ号変換素子４の接合面を模
式的に示すもので赤外撮像素子３と信号変換素子４とを
正確に位置合せして両者のバンプ２ケー双させ加圧する
ことによりインジウム（Ｉｎ）からなるバンプを接合し
て一体化する。
ている赤外撮像素子３と１ｄ号変換素子４の接合面を模
式的に示すもので赤外撮像素子３と信号変換素子４とを
正確に位置合せして両者のバンプ２ケー双させ加圧する
ことによりインジウム（Ｉｎ）からなるバンプを接合し
て一体化する。
本発明はこのようなフェイスダウンボンディングを高精
度に行う接合装置に関するものである。
度に行う接合装置に関するものである。
（ｅ） 従来技術と問題点
先て述べたようにフェイスダウンボンディングは一部の
ＬＳＩおよびＳｉイメージセッサなどに使用されている
が構成する単位素子数が少いためマーカーなどを用いて
接合を行って来た。いｔｓｉイメージセンザ全例Ｖこと
ると石英基板或はガラス基＆に化合物半導体からなる赤
外撮像素子とＳｉからなる信号変換素子を別々に固定し
たものを作り、各素子（以後チップ）全甲心としてマー
カーを設け、このマーカーを合致させることにより接合
を行ってきた。然し乍らチップの中にパターン形成され
ているバンプの数が数１０００個にも達すると共にバン
プの径が２０〜３０〔μｍ〕と少くなった現在、マーカ
ーを用いて接合するのは信頼性の点で問題があり、目視
によりバンプ相互を位置合わせし接合する方法が望廿れ
ていた。
ＬＳＩおよびＳｉイメージセッサなどに使用されている
が構成する単位素子数が少いためマーカーなどを用いて
接合を行って来た。いｔｓｉイメージセンザ全例Ｖこと
ると石英基板或はガラス基＆に化合物半導体からなる赤
外撮像素子とＳｉからなる信号変換素子を別々に固定し
たものを作り、各素子（以後チップ）全甲心としてマー
カーを設け、このマーカーを合致させることにより接合
を行ってきた。然し乍らチップの中にパターン形成され
ているバンプの数が数１０００個にも達すると共にバン
プの径が２０〜３０〔μｍ〕と少くなった現在、マーカ
ーを用いて接合するのは信頼性の点で問題があり、目視
によりバンプ相互を位置合わせし接合する方法が望廿れ
ていた。
（ｄ） 発明の目的
本発明の目的はＳｉチップ上に形成されている複数個の
バンプを目視し乍ら配線基板或は接合チップ上のバンプ
と位置合わせし接合しイ替る接合装置の構成′ｆｆ：提
供するにある。
バンプを目視し乍ら配線基板或は接合チップ上のバンプ
と位置合わせし接合しイ替る接合装置の構成′ｆｆ：提
供するにある。
ｔｅｌ 発明の構成
本発明の目的は接合を行うＳｔチップを保掲すると共に
Ｓｔ撮像管用の覗き窓を備え、位置調整操作が可能なマ
ニプレータ部、このマニプレータ部全保持すると共にＳ
ｉチ、グと接合する被接合体をも保持する基台部、接合
チップと被ｍ合体とを照明する光源、接合位置に焦点を
合わせ互に直交する位置に配置したカメラ、このカメラ
およびＳｉ撮ＩＳ、管と回路接続したモニターとからな
る十心体素子接合装置により達成することができる。
Ｓｔ撮像管用の覗き窓を備え、位置調整操作が可能なマ
ニプレータ部、このマニプレータ部全保持すると共にＳ
ｉチ、グと接合する被接合体をも保持する基台部、接合
チップと被ｍ合体とを照明する光源、接合位置に焦点を
合わせ互に直交する位置に配置したカメラ、このカメラ
およびＳｉ撮ＩＳ、管と回路接続したモニターとからな
る十心体素子接合装置により達成することができる。
（ｆｌ 発ツＪの実施例
本発明はＳＩが波長ｌ、１〔μｍ〕以上の赤外光に対し
て透明であり、またチップの島・さが約５００〔μｍ〕
と薄い仁とから透視し乍らバンプ部位固自・わせと接合
を行うものである。
て透明であり、またチップの島・さが約５００〔μｍ〕
と薄い仁とから透視し乍らバンプ部位固自・わせと接合
を行うものである。
第３図は本発明に係る接合装置の（１４成であってＳｉ
イメージセッサの接合を例としてｉｉｘ ’ＪＪすると
次のようになる。信号変換素子が形成されたＳｉチップ
５はマニプレータ部６の先端にあるヘッド７の下面に真
空吸着法により保持される。こ＼でヘッド７の上面およ
び下面にはカラス製の覗き窓８が設けてあり、この上に
設置されているＳｉ撮像管（Ｓｉビジコン）９により透
視できるようになっており、マニプレータ部６によりヘ
ッド７は上下左右−移動が可能である。
イメージセッサの接合を例としてｉｉｘ ’ＪＪすると
次のようになる。信号変換素子が形成されたＳｉチップ
５はマニプレータ部６の先端にあるヘッド７の下面に真
空吸着法により保持される。こ＼でヘッド７の上面およ
び下面にはカラス製の覗き窓８が設けてあり、この上に
設置されているＳｉ撮像管（Ｓｉビジコン）９により透
視できるようになっており、マニプレータ部６によりヘ
ッド７は上下左右−移動が可能である。
仄にマニプレータ６が設けられている基台部１０ Ｋは
赤外撮像素子が形成された化合物半導体チップ１１が同
様に真空吸着法により固定されて次にＳｔフィルタエ３
を備えた光源工４例えばハーゲンランプがチップの接合
面を照明するために設けてあり、Ｓｉフィルタ１３によ
り半導体チップ１１ｉｌ−１波長１．１〔μｍ〕以上の
赤外光により照り」される。またチップの接合面と平行
位置： ＩＣｘ方向カメラ１５とＹ方向カメラ１６とが
あり、切換えスイッチエフによりモニタ１８と回路接続
されており、Ｓｉチ、プ５と化合物半導体チップ１１と
の平行度をそれぞれ直角方向からモニタ１８をフ出じて
観察できるよう構成されている。
赤外撮像素子が形成された化合物半導体チップ１１が同
様に真空吸着法により固定されて次にＳｔフィルタエ３
を備えた光源工４例えばハーゲンランプがチップの接合
面を照明するために設けてあり、Ｓｉフィルタ１３によ
り半導体チップ１１ｉｌ−１波長１．１〔μｍ〕以上の
赤外光により照り」される。またチップの接合面と平行
位置： ＩＣｘ方向カメラ１５とＹ方向カメラ１６とが
あり、切換えスイッチエフによりモニタ１８と回路接続
されており、Ｓｉチ、プ５と化合物半導体チップ１１と
の平行度をそれぞれ直角方向からモニタ１８をフ出じて
観察できるよう構成されている。
またＳｉビジコン９も当然モニタ１８と回路接続されて
いる。本装置はこのよりな４Ｗｌ成金とりＳｉビジコン
９を通じて化合物十ｄ体チップ１１からの反射光でＳｉ
テップ５のバンプとの位置合わせ全正確に行うと共にＸ
方向カメラ１５とＹ方向カメラ１６で２つのチップの平
行状態を確かめた上で接合し、マニプレータ部６ヲＪ１
］いて一定の荷重を与えることによりＩｎからなる多数
のバンプは位置精度よく結合しＳｔイメージセンサがで
き上る。なおこのイメージセンサを装置より取り除くに
は真空吸着を解除しマニプレータ１ηじ６を作業開始位
置まで上ければよい。
いる。本装置はこのよりな４Ｗｌ成金とりＳｉビジコン
９を通じて化合物十ｄ体チップ１１からの反射光でＳｉ
テップ５のバンプとの位置合わせ全正確に行うと共にＸ
方向カメラ１５とＹ方向カメラ１６で２つのチップの平
行状態を確かめた上で接合し、マニプレータ部６ヲＪ１
］いて一定の荷重を与えることによりＩｎからなる多数
のバンプは位置精度よく結合しＳｔイメージセンサがで
き上る。なおこのイメージセンサを装置より取り除くに
は真空吸着を解除しマニプレータ１ηじ６を作業開始位
置まで上ければよい。
（ｇ＋ 発明の効果
本発明は半尋体チップの小形大ｄ量化により従来のマー
カーを用いる接合法では位置合せ精度が悪く信頼度の点
で問題があるためになされたもので透過光を用い目視に
より位置合わせする不発明に係る装置の使用により位置
合わ亡荀度の向上が可能となる。
カーを用いる接合法では位置合せ精度が悪く信頼度の点
で問題があるためになされたもので透過光を用い目視に
より位置合わせする不発明に係る装置の使用により位置
合わ亡荀度の向上が可能となる。
浜、１図および第２図はフェイスダウンボンデングの説
明図１で第１図はＬＳＩのバンプを示すＸＦ面図（４）
と側面図（Ｂ）、第２ヅＩはイメージセンサ用チップの
バンプを示す平面図＜Ａ）と接合状態を示すイド１ｊ而
図（Ｂ）、また第３図は本発明に係る半ｉト体素子接合
装ｊ片の構成図である。 図において１はチップ、２はバンプ、３は赤外撮像素子
、４は信号置換−痔子、５はＳｉチ、プ、６ ｉ（支マ
ニブレーク部、８は覗き芯、９ ’ｒ’ｒ、 Ｓ ｉ撮
像管、１０は基台部、ＩＩＵ化合物半導体チップ１３は
Ｓｉフィルタ、１４は光源、１５．１６はカメラ、１８
はモニタ。
明図１で第１図はＬＳＩのバンプを示すＸＦ面図（４）
と側面図（Ｂ）、第２ヅＩはイメージセンサ用チップの
バンプを示す平面図＜Ａ）と接合状態を示すイド１ｊ而
図（Ｂ）、また第３図は本発明に係る半ｉト体素子接合
装ｊ片の構成図である。 図において１はチップ、２はバンプ、３は赤外撮像素子
、４は信号置換−痔子、５はＳｉチ、プ、６ ｉ（支マ
ニブレーク部、８は覗き芯、９ ’ｒ’ｒ、 Ｓ ｉ撮
像管、１０は基台部、ＩＩＵ化合物半導体チップ１３は
Ｓｉフィルタ、１４は光源、１５．１６はカメラ、１８
はモニタ。
Claims (1)
- 接合全行うシリコンチップを保持すると共にシリコン撮
像管用の覗き窓を備え位置ｎ１□１整授・作が可能なマ
ニプレーク部、該マニグレータ部全保持すると共に前記
シリコンチップと接合する被接合体をも保持する基台部
、接合チップとり１度合体とを照明する光源、該接合位
置に焦点を合わせ互に直ダする位置に配置したカメラ、
該カメラおよびシリコン撮□□□管と回路接続したモニ
〃−どからなり前記撮像管により透視し乍ら接合苓−行
うこと全特徴とする半導体素子接合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16857883A JPS6059743A (ja) | 1983-09-13 | 1983-09-13 | 半導体素子接合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16857883A JPS6059743A (ja) | 1983-09-13 | 1983-09-13 | 半導体素子接合装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6059743A true JPS6059743A (ja) | 1985-04-06 |
Family
ID=15870644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16857883A Pending JPS6059743A (ja) | 1983-09-13 | 1983-09-13 | 半導体素子接合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169034A (ja) * | 1987-01-07 | 1988-07-13 | Hamamatsu Photonics Kk | 半導体デバイス組立装置 |
-
1983
- 1983-09-13 JP JP16857883A patent/JPS6059743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63169034A (ja) * | 1987-01-07 | 1988-07-13 | Hamamatsu Photonics Kk | 半導体デバイス組立装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5427301A (en) | Ultrasonic flip chip process and apparatus | |
| JP2555811B2 (ja) | 半導体チップのフリップチップ接合方法 | |
| US5297333A (en) | Packaging method for flip-chip type semiconductor device | |
| KR100403064B1 (ko) | 3차원 집적 회로 어셈블리 및 이의 제조 방법 | |
| TWI612604B (zh) | 倒裝晶片鍵合裝置及鍵合方法 | |
| KR20090114369A (ko) | 플립 칩을 기판에 장착하기 위한 장치 | |
| JPH0626227B2 (ja) | 半導体チツプの装着方法 | |
| JP2009200203A (ja) | ダイボンディング装置及びダイボンディング方法 | |
| JP3356406B2 (ja) | 位置ずれ検出装置及びそれを用いた位置決め装置 | |
| JPS6059743A (ja) | 半導体素子接合装置 | |
| JPH0779152B2 (ja) | フリップチップ型半導体装置の実装方法 | |
| JP2820526B2 (ja) | フリップチップボンディングの位置合わせ方法及び装置 | |
| TWI711088B (zh) | 半導體元件貼合設備 | |
| JP3530517B2 (ja) | アライメント補正機能付きフリップチップ実装装置 | |
| JPH0669286A (ja) | ボンディング装置 | |
| JPH04192554A (ja) | 電子部品の組立方法及び組立装置 | |
| JP3370419B2 (ja) | 電子部品を回路基板に実装する際の位置合わせ方法 | |
| JP4083533B2 (ja) | 半導体装置の製造方法 | |
| JP2003333406A (ja) | 固体撮像素子移動型カメラユニット、固体カメラ及びこれを用いた部品実装装置 | |
| JPS6362266A (ja) | 固体撮像装置の製造方法 | |
| JPH0212024B2 (ja) | ||
| KR940000743B1 (ko) | 반도체 부품의 패턴검출방법 및 본딩방법 | |
| JP3996101B2 (ja) | 半導体装置の製造装置及び半導体装置の製造方法 | |
| JP2001110983A (ja) | 半導体装置および半導体チップ、ならびに半導体装置の製造方法 | |
| JPH10320054A (ja) | チップ部品装着装置及び該チップ部品装着装置によるチップ部品と回路基板との位置合わせ方法 |