JPS6057944A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6057944A
JPS6057944A JP16700283A JP16700283A JPS6057944A JP S6057944 A JPS6057944 A JP S6057944A JP 16700283 A JP16700283 A JP 16700283A JP 16700283 A JP16700283 A JP 16700283A JP S6057944 A JPS6057944 A JP S6057944A
Authority
JP
Japan
Prior art keywords
chip
solder
electrodes
mounting substrate
mounting board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16700283A
Other languages
English (en)
Inventor
Tomio Okamoto
岡本　富美夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP16700283A priority Critical patent/JPS6057944A/ja
Publication of JPS6057944A publication Critical patent/JPS6057944A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は実装素子の放熱特性を改善した半導体装置に関
する。
従来例の構成とその問題点 従来、半導体装置における半導体素子（以下チップと称
す）の実装形態のひとつとして、第１図に示すように、
チップ表面の電極上にＰ　ｂ／Ｓ　ｎはんだ、Ｐｂ／Ｉ
ｎはんだ等よりなるバンプ（突起電極）を形成し、第２
図に示すように、チップ表面を実装基板側に向けてチッ
プ電極と実装基板電極棒とをはんだ接続するという手法
がある。この手法はフリップチップ法と呼ばれ、極めて
高密度のチップ実装が可能であるが、装置完成後の動作
時にチップで発生する熱の主たる放熱機構が、電気的接
続のために設けられたチップ電極からはんだ接続部を介
して実装基板への伝導に限られるため、放熱特性が悪い
という欠点がある。このため実装できるチップの扱える
電力が制限されたり、発熱の大きなチップを実装する場
合には何らかの強制冷却機構を必要とするなどの問題が
あった。
発明の目的 本発明は上述のような従来例にみられた問題を解消した
半導体装置を提供するものである。
発明の構成 本発明はチップと実装基板の電気的接続に最低限度必要
とされるはんだ接続部に加えて熱放散効率向上のだめの
放熱用はんだ接続部を有する半導体装置である。
実施例の説明 以下図を用いて本発明の詳細な説明する。
ウェハープロセスにおいて、第３図に示すように、チッ
プを機能させるために最低必要な電気的接続のだめの電
極２に加えて、熱伝導の経路となるはんだ接続部を増設
するだめの電極７を形成する。
次いで公知の技術を用いて電極上にノ＜リヤメタル層（
たとえば電極側からＣｒ−Ｃｕ　−Ａｕ　）を施した後
はんだバンプ３，８を形成する。はんだバンプの球状化
の終わったチップは第４図に示すように、実装基板の所
定の位置にはんだリフローにより接続される。なお、実
装基板表面にもチップのダミーバンプに対応する位置に
導体パターンを形成しておく。
また、熱伝導の経路となるはんだ接続部を増設するだめ
の電極７は相互に、あるいは従来の電気的接続のだめの
電極２と必ずしも絶縁される必要はなく、実装基板側の
電極５，９に関しても同様で、熱伝導の経路として増設
したはんだ接続部が結果としてチップと実装基板とを電
気的に接続した構成であっても本発明に含まれることは
言うまでもない。
発明の効果 本発明によれば、チップと実装基板との電気的接続に必
須なはんだ接続部の他に熱伝導経路としてのはんだ接続
部を増設したことにより、チップで発生する熱を効率よ
く実装基板に放散させることができるため、発熱量の犬
なるチップも強制空冷の機構を設けることなく実装可能
で、フリップチップ法の応用範囲が広くなり、実装密度
の高い高機能、高信頼性の半導体装置が実現できる。
【図面の簡単な説明】
第１図、第２図はそれぞれ従来のフリップチップの断面
図、実装基板にはんだ接続された従来装置の要部断面図
、第３図、第４図はそれぞれ本発明実施例装置における
フリップチップの断面図。 実装基板にはんだ接続された状態の要部断面図である。 １・・・・・・チップ基板、２，７・・・・・・チップ
電極、３゜８・・・・・・はんだバンプ、４．４’・・
・・・・絶縁膜、５，９・・・・・・導体パターン、６
・・・・・・実装基板。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図 第４図

Claims (1)

    【特許請求の範囲】
  1. 半導体素子電極と実装基板電極とをはんだによって接続
    するものであって、前記半導体素子と前記実装基板電極
    との電気的接続に最低限度必要とされるはんだ接続部に
    加えて、放熱用はんだ接続部を有することを特徴とする
    半導体装置。
JP16700283A 1983-09-09 1983-09-09 半導体装置 Pending JPS6057944A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16700283A JPS6057944A (ja) 1983-09-09 1983-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16700283A JPS6057944A (ja) 1983-09-09 1983-09-09 半導体装置

Publications (1)

Publication Number Publication Date
JPS6057944A true JPS6057944A (ja) 1985-04-03

Family

ID=15841554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16700283A Pending JPS6057944A (ja) 1983-09-09 1983-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JPS6057944A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0243798A (ja) * 1988-08-04 1990-02-14 Matsushita Electric Ind Co Ltd プリント配線板及びプリント配線板の製造方法
US5058800A (en) * 1988-05-30 1991-10-22 Canon Kabushiki Kaisha Method of making electric circuit device
JPH04258370A (ja) * 1991-02-06 1992-09-14 Matsushita Electric Ind Co Ltd ディップ半田付装置及びディップ半田付工法
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
US5323535A (en) * 1991-02-25 1994-06-28 Canon Kabushiki Kaisha Electrical connecting member and method of manufacturing the same
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
US6015081A (en) * 1991-02-25 2000-01-18 Canon Kabushiki Kaisha Electrical connections using deforming compression

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5058800A (en) * 1988-05-30 1991-10-22 Canon Kabushiki Kaisha Method of making electric circuit device
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
JPH0243798A (ja) * 1988-08-04 1990-02-14 Matsushita Electric Ind Co Ltd プリント配線板及びプリント配線板の製造方法
US5819406A (en) * 1990-08-29 1998-10-13 Canon Kabushiki Kaisha Method for forming an electrical circuit member
JPH04258370A (ja) * 1991-02-06 1992-09-14 Matsushita Electric Ind Co Ltd ディップ半田付装置及びディップ半田付工法
US5323535A (en) * 1991-02-25 1994-06-28 Canon Kabushiki Kaisha Electrical connecting member and method of manufacturing the same
US6015081A (en) * 1991-02-25 2000-01-18 Canon Kabushiki Kaisha Electrical connections using deforming compression

Similar Documents

Publication Publication Date Title
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
JP2716336B2 (ja) 集積回路装置
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
JPH06260532A (ja) フリップチップの接続構造
US4736273A (en) Power semiconductor device for surface mounting
JPS6057944A (ja) 半導体装置
CN109755197A (zh) 封装结构及其形成方法
JP3457926B2 (ja) 半導体装置およびその製造方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPH07183330A (ja) 半導体素子の配線基板への接続方法
JP3265544B2 (ja) 半導体チップの実装構造
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JPH0410635A (ja) フリップチップ実装方法
JP2705281B2 (ja) 半導体装置の実装構造
JP2000174186A (ja) 半導体装置およびその実装方法
JP2001077236A (ja) 半導体装置及びその接合構造
JP2778790B2 (ja) 半導体装置の実装構造及び実装方法
JP3258564B2 (ja) 半導体装置およびその製造方法
JPH0358455A (ja) 半導体パッケージ
JP2633745B2 (ja) 半導体装置の実装体
JPH05235098A (ja) フリップチップ実装方法
JPH09148379A (ja) 突起電極形成方法
JP2000133890A (ja) ハイブリッドモジュール
JP2004172425A (ja) 電子装置
JPH01310566A (ja) 半導体装置