JPS605773A - Dc-dc converter - Google Patents

Dc-dc converter

Info

Publication number
JPS605773A
JPS605773A JP11160383A JP11160383A JPS605773A JP S605773 A JPS605773 A JP S605773A JP 11160383 A JP11160383 A JP 11160383A JP 11160383 A JP11160383 A JP 11160383A JP S605773 A JPS605773 A JP S605773A
Authority
JP
Japan
Prior art keywords
current
pulse
switching transistor
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11160383A
Other languages
Japanese (ja)
Other versions
JPH0132752B2 (en
Inventor
Makoto Goto
誠 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11160383A priority Critical patent/JPS605773A/en
Publication of JPS605773A publication Critical patent/JPS605773A/en
Publication of JPH0132752B2 publication Critical patent/JPH0132752B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To reduce the base current loss of a switching transistor by outputting a pulse having a peak value in response to a DC current supplied to a load, and supplying the pulse as a control current of the transistor. CONSTITUTION:A switching transistor 12 is turned ON or OFF by a high frequency pulse signal from a pulse supply unit 19. The applied voltage to a load 20 is detected by a voltage detector 14, the detecting voltage and a reference voltage are inputted to a pulse signal generator 16, and the high frequency pulse signal of the pulse width in response to the differential voltage of both is outputted. This signal is applied through a pulse controller 17 to the transistor 12. The output of a current detector 18 is applied to a pulse supply unit 19, and the peak value of the current to the transistor 12 is controlled in response to a load current.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、基準電圧に対応した所定の直流電圧を出力す
るDC−DCコンバータに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a DC-DC converter that outputs a predetermined DC voltage corresponding to a reference voltage.

従来例の構成とその問題点 DC−DCコンバータは、パルス的に動作するスイッチ
ングトランジスタとその出力パルス電圧を平滑する平滑
部の動作により、入力直流電源の電圧値と異なる所定の
直流電圧を効率良(作り出し、負荷部(電子回路)に電
源電圧として供給している。従来のDC−DCコンバー
タでは、スイッチングトランジスタのオン時のベース電
流は一定にされている。すなわち、負荷部への最大供給
電流IOmaxを想定し、Iomaxを出力できるよう
に十分大きなベース電流をスイッチングトランジスタに
供給するようにしていた。一方、負荷部での必要電流1
oは、その動作状態によって変化し、通常は最大供給電
流Iomaxよりもかなり小さい(約1/2〜’/1o
g度)。その結果、スイッチングトランジスタのベース
に過剰な電流が供給され、次のような問題を生じていた
Conventional configuration and its problems A DC-DC converter efficiently converts a predetermined DC voltage that is different from the voltage value of the input DC power supply through the operation of a switching transistor that operates in a pulsed manner and a smoothing section that smoothes the output pulse voltage. In conventional DC-DC converters, the base current when the switching transistor is on is kept constant.In other words, the maximum supply current to the load Assuming IOmax, a sufficiently large base current was supplied to the switching transistor to output Iomax.On the other hand, the required current at the load section was 1
o varies depending on its operating conditions and is usually much smaller than the maximum supply current Iomax (approximately 1/2 to '/1o
degree). As a result, excessive current is supplied to the base of the switching transistor, causing the following problems.

(1)電力損失が多くなり、変換効率の低下をきたして
いた。
(1) Power loss increased and conversion efficiency decreased.

(2) スイッチングトランジスタのベースでの蓄積電
荷量が多くなり、蓄積時間・立下り時間が大キ<なl)
、DC−DCコンバータのパルス周波数が高くできなか
った。
(2) The amount of charge accumulated at the base of the switching transistor increases, and the accumulation time and fall time become large.
, the pulse frequency of the DC-DC converter could not be increased.

マス、(1)!こついて説明すれば、最大供給電流を1
omax = 2.51Aとし、スイッチングトランジ
スタの直流増幅度の最悪値hpEmin = 25 と
すると、ベース電流としてIB=2.5/15 = 1
00mAより大きな電流を供給しなければならない。こ
のようなりC−DCコンバータの使用状態の負荷電流と
してIo=0.5Aシか必要としていなければ、I L
 = (2,5−0,5)/25 = 80mA相当の
ベース電流が過剰となる。入力側の直流電源の電圧をV
S”15Vとすると、PS−Vc、4t、=1.2W相
当の損失が生じていることになる(実際には、スイッチ
ングトランジスタのオン時間比率を掛ける必要がある)
。その結果、 DC−DCコンノ<−夕の効率が低下し
ていた。
Trout, (1)! To elaborate, the maximum supply current is 1
If omax = 2.51A and the worst value of DC amplification of the switching transistor hpEmin = 25, then IB = 2.5/15 = 1 as the base current.
A current greater than 00mA must be supplied. In this way, if Io=0.5A is not required as the load current when the C-DC converter is in use, I L
= (2,5-0,5)/25 = The base current equivalent to 80mA becomes excessive. The voltage of the DC power supply on the input side is V
If S" is 15V, a loss equivalent to PS-Vc, 4t, = 1.2W has occurred (actually, it is necessary to multiply by the on-time ratio of the switching transistor)
. As a result, the efficiency of the DC-DC converter was decreasing.

次に、(2)について説明すると、スイッチングトラン
ジスタがオン状態(飽和)からオフ 状態!71 カわ
るときには、ベースに蓄積された電荷がなくなるまでス
イッチングトランジスタはオン状態を保持し゛でいる。
Next, to explain (2), the switching transistor changes from the on state (saturated) to the off state! 71 When switching, the switching transistor remains on until the charge stored in the base is exhausted.

この時間は蓄積時間と呼ばれて(Aる。This time is called the accumulation time (A).

蓄積時間はベースの蓄積電荷を放電するため【こ要する
時間であり、過剰なベース電流によって大幅に増加する
傾向がある。蓄積時間が太き(1)場合【こは、スイッ
チングトランジスタの7sllルス周波数力≦制限され
、十分高い周波数にすることができな0〔パルス周波数
が高くてその周期が蓄積時間に近づくと、スイッチング
トランジスタのオン時間比率を小さくできな(なり、出
力電圧を希望値に制御できなくなる)。パルス周波が低
くなると、平滑用のインダクタンス素子やコンデンサの
容量を大きくする必要があり、それらの形状が大きくな
る。すなわち、 DC−DCコンバータの外形が大きく
なり好ましくない。また、蓄積時間が大きい場合には、
立下り時間(出力電流が所定値の90%から10%にな
る時間)も大きく、スイッチングトランジスタのスイッ
チングに伴うコレクタ損失も太きし)。
The storage time is the time required to discharge the accumulated charge in the base, and tends to increase significantly with excessive base current. If the accumulation time is large (1) [In this case, the switching transistor's 7sll pulse frequency power is limited and cannot be made to a sufficiently high frequency.0 [When the pulse frequency is high and its period approaches the accumulation time, the switching The on-time ratio of the transistor cannot be reduced (and the output voltage cannot be controlled to the desired value). As the pulse frequency becomes lower, it is necessary to increase the capacity of smoothing inductance elements and capacitors, and their shapes become larger. That is, the external size of the DC-DC converter becomes large, which is not preferable. Also, if the accumulation time is long,
The fall time (time for the output current to change from 90% to 10% of the predetermined value) is also long, and the collector loss associated with the switching of the switching transistor is also large.

発明の目的 本発明は、そのような点を改良し、スイッチングトラン
ジスタのベース電流損失が小さく、高速スイッチング動
作させるようにしたDC−DCコンノく一タを提供する
ことを目的とするものである。
OBJECTS OF THE INVENTION It is an object of the present invention to provide a DC-DC converter that improves the above points, has low base current loss of the switching transistor, and is capable of high-speed switching operation.

発明の構成 上記目的を達成するために、本発明は直流電源と、前記
直流1[から負荷部への電力供給路を)(ルス的に断続
させるスイッチングトランジスタと、前記スイッチング
トランジスタによるパルス電圧を平滑して前記負荷部に
直流電圧を供給する平滑手段と、前記負荷部への供給電
圧を検出する電圧検出手段と、基準電圧を得る基準電圧
発生手段と。
Structure of the Invention In order to achieve the above-mentioned object, the present invention includes a DC power source, a switching transistor that randomly connects and disconnects the power supply path from the DC 1 to the load section, and a pulse voltage smoothed by the switching transistor. smoothing means for supplying DC voltage to the load section; voltage detection means for detecting the voltage supplied to the load section; and reference voltage generation means for obtaining a reference voltage.

前記電圧検出手段の出力と前記基準電圧発生手段の出力
の差に応じたオン時間比率の高周波パルス信号を得るパ
ルス信号発生手段と1曲記パルス信号発生手段の出力パ
ルスに応動して前記スイッチングトランジスタをオン・
オフ動作させるパルス制御手段とを具(Gj? L、前
記パルス制御手段は、前記負荷部に供給される直流電流
を検出する電流検出手段と、前記電流検出手段の出力に
応動するピーク値を持ち前記パルス信号発生手段の出力
パルスに応動する電流パルスを得るパルス供給手段を含
んで構成され、前記パルス供給手段の電流パルスを前記
スイッチングトランジスタの制御電流として供給するよ
うに構成したものである。
pulse signal generating means for obtaining a high frequency pulse signal with an on-time ratio corresponding to the difference between the output of the voltage detecting means and the output of the reference voltage generating means; and the switching transistor in response to the output pulse of the pulse signal generating means. on/off
The pulse control means has a current detection means for detecting the DC current supplied to the load section, and a peak value responsive to the output of the current detection means. The device includes a pulse supply means for obtaining a current pulse in response to an output pulse of the pulse signal generation means, and is configured to supply the current pulse of the pulse supply means as a control current of the switching transistor.

また、上記目的を達成するために、本発明は直流電源と
、前記直流電源から負荷部への電力供給路をパルス的に
断続させるスイッチングトランジスタと、前記スイッチ
ングトランジスタによるパルス電圧を平滑して前記負荷
部に直流電圧を供給する平滑手段と、前記負荷部への供
給電圧を検出する電圧検出手段と、基準電圧を得る基r
(←電圧発生手段と、m配電圧検出手段の出方と前記基
準電圧発生手段の出力の差に応じたオン時間比率の高周
波パルス信号を得るパルス信号発生手段と、前記高周波
パルス信号に応じて前記スイッチングトランジスタをオ
ン・オフ動作させるパルス制御手段とを具備し、前記パ
ルス制御手段は、oiI記スイスイツチングトランジス
タンとするパルス的なベース電流を供給する第1の手段
と、前記スイッチングトランジスタをオフとするときに
そのエミッタとベースの間に蓄積された電荷を放電する
第2の手段とを含んで構成され、前記第2の手段はaC
t記スイスイツチングトランジスタミッタ側に共通接続
端を接続されかつベース側に出方端を接続されたカレン
トミラー回路を有しS ort記第1の手段のパルス電
流と相補的なもしくは略相補的なパルス電流を前記第2
の手段のカレントミラー回路に入力するように構成した
ものである。
Further, in order to achieve the above object, the present invention includes a DC power supply, a switching transistor that pulse-intermittents a power supply path from the DC power supply to a load, and a pulse voltage generated by the switching transistor that is smoothed to a smoothing means for supplying DC voltage to the load section; a voltage detection means for detecting the voltage supplied to the load section; and a base r for obtaining a reference voltage.
(← Voltage generating means, m pulse signal generating means for obtaining a high frequency pulse signal with an on time ratio corresponding to the difference between the output of the distribution voltage detecting means and the output of the reference voltage generating means, and pulse control means for turning on and off the switching transistor; the pulse control means includes first means for supplying a pulsed base current to the switching transistor; and second means for discharging the charge accumulated between its emitter and base when turned off, said second means
The switching transistor has a current mirror circuit whose common connection end is connected to the transmitter side and whose output end is connected to the base side, and is complementary or substantially complementary to the pulse current of the first means. The second pulse current
It is configured to be input to the current mirror circuit of the means.

実施例の説明 以下、本発明を図示の実施例にもとづいて説明する。第
1図は本発明の実施例を表わす構成図である。第1図に
おいて、スイッチングトランジスタ(6)は高周波パル
ス信号(約100KH2)によってオン、オフ動作し、
直流電源Ql) (V5=15V )から負荷部(1)
への電力供給路をパルス的に断続させる。
DESCRIPTION OF EMBODIMENTS The present invention will be described below based on illustrated embodiments. FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, the switching transistor (6) is turned on and off by a high frequency pulse signal (approximately 100 KH2),
DC power supply Ql) (V5=15V) to load section (1)
The power supply path to the circuit is intermittent in pulses.

このパルス電圧Viは、フリーホイールダイオード(ロ
)、インダクタンス素子(至)およびコンデンサ(ロ)
からなる平滑部−によって平滑され、スイッチングトラ
ンジスタ(ロ)のオン時間比率(オン°オフの1サイク
ルに占めるオン時間の割合)に比例した直流電圧に変換
され、負荷部員に供給される。負荷部(イ)への印加電
圧voは電圧検出部α◆にて検出される。電圧検出部Q
4の出力電圧Vdは、抵抗(至)(至)の値を等しいも
のとするとVd−Vo / 2 となる。一方、定電圧
ダイオード(ロ)、抵抗C!4(至)輪からなる基準・
電圧発生部(ハ)は、ダイオードに)によるツェナー電
圧を抵抗(2)(至)で分割した所定の基準電圧vrを
出力する。検出電圧Vdと基準電圧Vrはパルス信号発
生部a・に入力され、その両者の差電圧に応じたパルス
幅の高周波パルス信号Aを得ている。
This pulse voltage Vi is applied to the freewheel diode (b), the inductance element (to), and the capacitor (b).
The DC voltage is smoothed by a smoothing section consisting of a switching transistor (b), and converted into a DC voltage proportional to the on-time ratio (ratio of on-time to one cycle of on/off), and supplied to the load member. The voltage vo applied to the load section (a) is detected by the voltage detection section α◆. Voltage detection part Q
The output voltage Vd of No. 4 becomes Vd-Vo/2, assuming that the values of the resistances (to) and (to) are equal. On the other hand, the constant voltage diode (b) and the resistor C! A standard consisting of 4 (to) rings.
The voltage generating section (c) outputs a predetermined reference voltage vr obtained by dividing the Zener voltage generated by the diode by the resistor (2). The detection voltage Vd and the reference voltage Vr are input to a pulse signal generating section a, and a high frequency pulse signal A having a pulse width corresponding to the voltage difference between the two is obtained.

第2図にパルス信号発生部O・の具体的な構成例を示す
。VrとVdは差動増幅器−に入力され、IIti1者
の差を所定利得の増幅をする。発振器ぐ)は約100K
H2の鋸歯状波りを発振し、この鋸歯状波りと差動増幅
器−の増幅出力Eはコンパレータ(ハ)によって比較さ
れ、高周波パルス信号Aを作り出している。すなわち、
高周波パルス信号Aの周波数は発振器θ◆の発振周波数
(約100KHz)によって決まり、パルス幅は差電圧
Vr−Vd によって決まっている。
FIG. 2 shows a specific example of the configuration of the pulse signal generator O. Vr and Vd are input to a differential amplifier, and the difference between IIti1 is amplified to a predetermined gain. Oscillator) is approximately 100K
A sawtooth wave H2 is oscillated, and this sawtooth wave and the amplified output E of the differential amplifier are compared by a comparator (c) to produce a high frequency pulse signal A. That is,
The frequency of the high-frequency pulse signal A is determined by the oscillation frequency (approximately 100 KHz) of the oscillator θ◆, and the pulse width is determined by the differential voltage Vr-Vd.

パルス信号発生部O・の出力パルス信号Aはパルス制御
部(ロ)に入力され、スイッチングトランジスタ(ロ)
をオン・オフ制御する電流パルスCを得ている。パルス
制御部Q′hでは、負荷部(ホ)に供給される直流電流
1.を電流検出部(ト)によって検出し、その出力Bに
応じたピーク値の電流パルス信号Cをパルス供給部(1
1によって作り出し、スイッチングトランジスタ(6)
のベースに供給するようにしてtIゝる。
The output pulse signal A of the pulse signal generator O is input to the pulse controller (b), and the switching transistor (b)
A current pulse C is obtained to control the on/off. The pulse control section Q'h controls the direct current 1. supplied to the load section (E). is detected by the current detection section (G), and a current pulse signal C having a peak value corresponding to the output B is sent to the pulse supply section (1).
1 produced by the switching transistor (6)
The signal is supplied to the base of tI.

第8図に電かε検出部(ト)の具体的な構成例を示す。FIG. 8 shows a specific example of the configuration of the voltage ε detection section (g).

電流路に直列に挿入された抵抗−の電圧降下としてl。l as the voltage drop across a resistor inserted in series with the current path.

を検出し、トランジスタ彰4と定電流姉−からなる第1
のエミッタフォロワと、トランジスタ(財)と抵抗−(
スイッチi5?lがオンのときには抵抗端も加わる)か
らなる第2のエミッタフォロワをこよって電流11に置
換している。すなわち、トランジスタ62と(財)のベ
ース・エミッタ間電圧VBEは相殺され、 i1= kt 、Io −(1) R51・・・(2〕 k1″″ Rss となっている(スイ゛ンチ鋪がオフの時ン。ここ薯ζR
s1. Rssは抵抗優りと−の抵抗値であり1通′h
号、Rss≧100・R51として電流11がIOより
も十分1こ小さくなるようにしている。ここでは、Rs
t=0.1Ω。
The first transistor consisting of transistor Akira 4 and constant current sister
Emitter follower, transistor and resistor - (
Switch i5? The current 11 is replaced by a second emitter follower consisting of a resistive terminal (also added when l is on). In other words, the base-emitter voltage VBE of the transistor 62 and the foundation are canceled out, resulting in i1 = kt, Io - (1) R51... (2) k1'''' Rss (when the switch is off) It's time for this.
s1. Rss is the resistance value of resistance superiority and -, and 1 piece'h
The current 11 is made to be sufficiently smaller than IO by setting Rss≧100·R51. Here, Rs.
t=0.1Ω.

R55= 250Ωとおき、i1= I(1/2500
 Gこしてt、)る。・1区流isはトランジスター■
によるカレントミラー【こよって反−された後に、定電
流源−の電流I2と力11算さrt、出力信号Bとなっ
てt)る。すなわち、B=i1+I2 ・・・(3) となっている。ここではh I2−0.05mA にし
ている。
Set R55 = 250Ω, i1 = I (1/2500
G, t,).・The 1st ward style is transistor■
After the current mirror is reflected, the current I2 of the constant current source and the force 11 are summed, and the output signal B becomes t). That is, B=i1+I2 (3). Here, it is set to hI2-0.05mA.

第4図にパルス供給部aすの具体的な構成例を示す。パ
ルス信号Aが“L“(約OV)のときには。
FIG. 4 shows a specific example of the configuration of the pulse supply section a. When pulse signal A is "L" (approximately OV).

トランジスタ(7日がオフとなる。ダイオードUS 9
<、トランジスタffl f7Q 、抵抗(ハ)(至)
はカレントミラー回路を構成し、電流検出部(ト)の出
力電流Bを所定利得に2倍した電流Cを出力する〔トラ
ンジスタ(至)のエミッタ面積を天き(しておけば、利
得に2は抵抗Qηとσ槌の比によって定まり、ここでは
kz= 100にしている)。パルス信号Aが“H“〔
約Vsに等しい)のときには、上記カレントミラー回路
の出力電流Cは零となる。すなわち、パルス信号Aに応
じた電流パルスCは に2・B(A=L) C=t OCA=H) ・・・(4) となる。
Transistor (7 days will be off. Diode US 9
<, transistor ffl f7Q, resistance (c) (to)
constitutes a current mirror circuit, and outputs a current C which is the output current B of the current detection section (G) doubled to a predetermined gain. is determined by the ratio of resistance Qη and σ mallet, here kz = 100). Pulse signal A is “H” [
(approximately equal to Vs), the output current C of the current mirror circuit becomes zero. That is, the current pulse C corresponding to the pulse signal A is 2.B(A=L) C=t OCA=H) (4).

電流パルスCはスイッチングトランジスタ(6)のベー
ス電流となり、スイッチングトランジスタ(2)をオン
・オフ動作する。
The current pulse C becomes a base current of the switching transistor (6), and turns the switching transistor (2) on and off.

次に、第1図の実施例の電圧制御動作につ0て説明する
。スイッチングトランジスタ@がオンことなると直流電
源(l])の電圧Vs(15V)が出力されCVi中V
s)、インダクタンス素子曽を介して負荷部員に電力を
供給する。スイ゛ンチングトランジスタυがオフになる
とフリーホイールダイオードに)が導通し、インダクタ
ンス素子曽に蓄えられたエネルギーを負荷部員に供給す
る。その結果、平滑部a罎のダイオード(至)、インダ
クタンス素子神、コンデンサ(ロ)によって平滑され、
負荷部員への印加[圧Voはスイッチングトランジスタ
(2)のオン時間比率に対応した値となる。
Next, the voltage control operation of the embodiment shown in FIG. 1 will be explained. When the switching transistor @ turns on, the voltage Vs (15V) of the DC power supply (l) is output and V in CVi
s) supplying power to the load member via the inductance element Z; When the switching transistor υ is turned off, the freewheeling diode () becomes conductive and supplies the energy stored in the inductance element to the load member. As a result, it is smoothed by the diode (to) of the smoothing part a, the inductance element, and the capacitor (b),
The pressure Vo applied to the load member has a value corresponding to the on-time ratio of the switching transistor (2).

負荷部曽の電圧vOは電圧検出部α→によって検出され
、その検出電圧Vdは基準電圧発生部(へ)の基準電圧
Vrと比較され、その両者の差電圧督こ応じたノ(ルス
幅の高周波パルス信号Aを)(ルス信号発生部CI・に
より作り出し、パルス制御部a’ttを介してスイッチ
ングトランジスタ(2)のオン時間比率を制御するよう
にしている。その結果、スイッチングトランジスタ(2
)、平滑部(転)、電圧検出部04 、パルス信号発生
部CI[9およびパルス制御部Q?)によって電圧帰還
ループが構成され、検出電圧Vdが基準電圧Vrと一致
するように制御がかかる。すなわち、負荷部(1)の印
加電圧Voは所定の値(ここでは5V)に制御される。
The voltage vO of the load section is detected by the voltage detection section α→, and the detected voltage Vd is compared with the reference voltage Vr of the reference voltage generation section. The high-frequency pulse signal A) is generated by the pulse signal generator CI, and the on-time ratio of the switching transistor (2) is controlled via the pulse controller a'tt.As a result, the on-time ratio of the switching transistor (2) is
), smoothing section (transformer), voltage detection section 04, pulse signal generation section CI [9 and pulse control section Q? ) constitutes a voltage feedback loop, and control is applied so that the detected voltage Vd matches the reference voltage Vr. That is, the voltage Vo applied to the load section (1) is controlled to a predetermined value (here, 5V).

次に1本実施例のベース電流損失の低減効果について説
明する。Iomax ss 2.5A 、 hFEmi
 H= 25 とすると、スイッチングトランジスタ(
ロ)のベース電流として100mAが必要であり、負荷
電流に無関係にベース電流として100mAを供給する
と、Io”0.5Aのときに80mA相当のベース電流
損失が生じることは、すでに説明した。本実施例では、
パルス制御部(17)の電流検出部(ト)とパルス供給
部anの動作によって、スイッチングトランジスタ(6
)のオン時のベース電流を負荷部(7)への供給電流I
oに応動(比例)シて変化させ、IOが大きい時に大き
くし、IOが小さい時に小さくしている。従ってb 1
0が小さい時のベース電流損失は大幅に低減されている
Next, the effect of reducing base current loss in this embodiment will be explained. Iomax ss 2.5A, hFEmi
If H=25, the switching transistor (
It has already been explained that 100 mA is required as the base current for (b), and if 100 mA is supplied as the base current regardless of the load current, a base current loss equivalent to 80 mA will occur when Io" is 0.5 A. In this implementation In the example,
The switching transistor (6
) is the supply current I to the load section (7) when it is on.
It changes in response (proportional) to o, increasing when IO is large and decreasing when IO is small. Therefore b 1
The base current loss when 0 is small is significantly reduced.

たとえば、 I、= 0.5Aのときにはit= 0.
2mA b B =il + I2 = 0.25mA
であるから、C= R2・B=25mAとなっている。
For example, when I,=0.5A, it=0.
2mA b B =il + I2 = 0.25mA
Therefore, C=R2・B=25mA.

その結果、(100−25)=75mA相当のベース電
流損失が軽減されている。これは、オン時間比率をVo
 /Vs −”/B とすると、15VX0.075A
X1/3 = 0.875 Wに相当する。ここで、電
流検出用の抵抗Ellの値はR51=0.1Ωと十分に
小さいために、その損失はo、1 x O,52=0.
025Wと小さい。このようなベース電流損失低減効果
は、負荷部(ホ)への電流IOが小さい時に大きくなる
。従って、供給電流I0が大幅に変化する負荷に直流電
圧vOを供給するときに、本実施例のごときDC()C
コンバータは極めて有効である。
As a result, the base current loss equivalent to (100-25)=75 mA is reduced. This changes the on-time ratio to Vo
/Vs -”/B, 15VX0.075A
Corresponds to X1/3 = 0.875W. Here, since the value of the current detection resistor Ell is sufficiently small as R51=0.1Ω, its loss is o,1 x O,52=0.
It is small at 0.025W. Such a base current loss reduction effect becomes large when the current IO to the load section (e) is small. Therefore, when supplying the DC voltage vO to a load where the supply current I0 changes significantly, the DC()C
Converters are extremely effective.

また、本実施例のごとき構成にするならば、スイッチン
グトランジスタ@のオン時のベース電流Cが負荷部(1
)への供給電流Ioに比例して増減しているので、供給
電流IOをIomaxよりも大きくなす場合でも、スイ
ッチングトランジスタ■は正常にオン・オフ動作する。
In addition, if the configuration of this embodiment is used, the base current C when the switching transistor @ is on is the load section (1
) increases or decreases in proportion to the supply current Io to ), so even if the supply current IO is made larger than Iomax, the switching transistor (2) normally turns on and off.

なお、負荷部(4)の印加電圧vOが零の状態よりDC
−DCコンバータの出力電圧が太き(なっていく場合に
は、スイッチングトランジスタ0掃の初期のベース電流
は定電流源−の12に対応する値(C=に2・I 2 
= 5 mA)であり、スイッチングトランジスタ(2
)は完全なオンとならないが、負荷部(7)の印加電圧
Voが大きくなるにつれて電流IOも大きくなり、電流
検出部(ト)の出力Bが大きくなり、ベース電流Cを大
きくシ、スイッチングトランジスタ(lは完全なオン・
オフ動作するようになり、負荷部ム目こ所定の電圧、電
流を供給するようになる。すなわち、過渡的に正帰還が
生じて負荷部(ホ)の印加電圧Voは急速に大きくなり
、すみやかに所定の値に落ちついていく。このような正
帰還動作を安定に作動させ、かつベース電流損失を小さ
くするためには、次のように設定することが望ましい。
Note that when the applied voltage vO of the load section (4) is zero, the DC
- When the output voltage of the DC converter increases (increasing), the initial base current of the switching transistor 0 sweep will be a value corresponding to 12 of the constant current source (C=2・I 2
= 5 mA), and the switching transistor (2
) is not completely turned on, but as the voltage Vo applied to the load section (7) increases, the current IO also increases, the output B of the current detection section (G) increases, and the base current C increases, causing the switching transistor to (l is full on
It turns off, and the load section starts supplying a predetermined voltage and current. That is, positive feedback occurs transiently, and the voltage Vo applied to the load section (E) increases rapidly and quickly settles down to a predetermined value. In order to operate such positive feedback operation stably and to reduce base current loss, it is desirable to set as follows.

■ 負荷部(ホ)への供給電流IOが零の場合にもスイ
ッチングトランジスタ(2)に所定の小さなベース電流
が供給されるようにするcオンにする時)。
(c) to enable a predetermined small base current to be supplied to the switching transistor (2) even when the supply current IO to the load section (e) is zero (when turned on).

■ 電流検出部(至)での供給電流Ioから出力Bへの
変換利得klと、パルス供給部(1’)でのBからスイ
ッチングトランジスタ(ロ)のベース電流Cへの伝達利
得に2と、スイッチングトランジスタ(ロ)の電流増幅
度hFEの総合積kl−に2・hFEを1にする。実際
にはスイッチングトランジスタ(ロ)の電流増幅度hF
Eが変動しやすいために、 0.8≦に1・ R2・hFE≦5 −・・(5)とす
ることが好ましい(kl−に2・hFE が小さすぎる
と、大電流動作時のスイッチングトランジスタ(ロ)が
十分にオンとならなくなり、電力損失が増大する。また
b kl・R2・hFEが大きすぎると、スイッチング
トランジスタ(ロ)に過剰なベース電流を供給すること
にならで、ベース電流損失の軽減効果が小さくなる。)
■ A conversion gain kl from the supply current Io to the output B in the current detection section (to), and a transfer gain of 2 from B to the base current C of the switching transistor (b) in the pulse supply section (1'), The total product kl- of the current amplification degree hFE of the switching transistor (b) is set to 1 by 2·hFE. In reality, the current amplification degree hF of the switching transistor (b)
Since E is likely to fluctuate, it is preferable to set 0.8≦ and 1・R2・hFE≦5 − (5) (if 2・hFE is too small for kl−, the switching transistor during high current operation (b) will not be turned on sufficiently, resulting in increased power loss.Also, if bkl・R2・hFE is too large, excessive base current will be supplied to the switching transistor (b), resulting in base current loss. (The reduction effect will be smaller.)
.

kl・lo −hFEを1に極力近づけるために、前述
の実施例の電流検出部α力(第8図参照)では、スイッ
チ伸ηを設けている。すなわち、スイッチングトランジ
スタ(6)のhFEが大きいときにはスイッチfIηを
オフにしてに1を小さくし、hFEが小さいときにはス
イッチ圀をオンにしてに1を大きくするように調整する
In order to bring kl·lo -hFE as close to 1 as possible, a switch extension η is provided in the current detection unit α (see FIG. 8) of the above-described embodiment. That is, when hFE of the switching transistor (6) is large, the switch fIη is turned off to make the value 1 smaller, and when hFE is small, the switch is turned on to make the value 1 larger.

前述の実施例では、スイッチングトランジスタのベース
電流を必要値に近づけているために、ベース蓄積電荷量
が小さくなり、蓄積時間・立下り時間も小さくなってい
る。これらの時間をさらに小さくするために、従来は、
スイッチングトランジスタ的のベース・エミッタ間に抵
抗(IKQ程度)を接続していた。しかし、このような
構成では、オン時に余分な電流(0,7V/IKΩ=0
.7+nA )を供給する必要があると共に、抵抗によ
る蓄積時間・立下り時間の減少効果も十分とはいえなか
った。
In the above-described embodiment, since the base current of the switching transistor is brought close to the required value, the amount of charge stored in the base is small, and the storage time and fall time are also short. In order to further reduce these times, conventionally,
A resistor (about IKQ) was connected between the base and emitter of a switching transistor. However, in such a configuration, an extra current (0.7V/IKΩ=0
.. 7+nA), and the effect of reducing the storage time and fall time by the resistor was not sufficient.

これらの点を改善したパルス制御部a”tr内に設けら
れたパルス供給部αりの構成を第5図に示す。全体の構
成は第1図と同様であり、パルス信号発生部(ト)およ
び電流検出部(ト)は第2図および第8図に示した構成
と同一であり、その説明は省略する。
FIG. 5 shows the configuration of the pulse supply section α provided in the pulse control section a''tr that has improved these points.The overall configuration is the same as that in FIG. and the current detection section (g) have the same configuration as shown in FIGS. 2 and 8, and their explanation will be omitted.

第5図のパルス供給部0す(パルス制御部αηに含まれ
る)は、スイッチングトランジスタ(財)をオンにする
電流パルスを供給するオン電流供給器(101)(第1
の手段に相当する)と、スイッチングトランジスタ(ロ
)をオフにする電流パルスを供給するオフ電流供給器(
102) (第2の手段に相当する)によって構成され
ている。
The pulse supply unit 0s (included in the pulse control unit αη) in FIG. 5 is an on-current supply unit (101) (first
) and an off-current supply (corresponding to the means of
102) (corresponding to the second means).

パルス信号Aが“L“の時にはトランジスタ(7匂と(
112)がオフとなり、オン電流供給器(101)が動
作してベース電流C=IBl”k2・Bがスイッチング
トランジスタ(6)に供給され、スイッチングトランジ
スタ(2)はオンになる。このとき、オフ電流供給器(
102)の各トランジスタ(115)(117)(11
8)はオフであり、その出力電流IB2は零である。
When the pulse signal A is “L”, the transistors (7 and (
112) is turned off, the on-current supply device (101) operates, and the base current C=IBl''k2・B is supplied to the switching transistor (6), and the switching transistor (2) is turned on. Current supply (
102), each transistor (115) (117) (11
8) is off, and its output current IB2 is zero.

パルス信号Aが“H″の時にはトランジスタrJa(1
12)がオンとなり、オン電流供給器(101)のカレ
ントミラー回路(ダイオード(ハ)+741.)ランジ
スタff119 fff9 、抵抗ff7H71111
)はオフとなり、電流IB1は零になる。抵抗(121
)、ダイオード(122)、トランジスタ(128)か
らなる定電流源は、カレントミラー回路のトランジスタ
(増四が高速でオンからオフに移行するようにしている
。その電流値は1mA程度であり、IBlよりも十分に
小さくしている。オフ電流供給器(102)のトランジ
スタ(112)がオンであるから、抵抗(118)(1
14)(116)、トランジスタ(115)によって定
まる所定の電流i3が施れる。
When the pulse signal A is “H”, the transistor rJa(1
12) turns on, and the current mirror circuit (diode (c) +741.) of the on-current supply device (101), transistor ff119 fff9, resistor ff7H71111
) is turned off, and the current IB1 becomes zero. Resistance (121
), a diode (122), and a transistor (128), the constant current source is configured so that the current mirror circuit's transistor (amplifier) changes from on to off at high speed.The current value is about 1 mA, and the current value is about 1 mA, Since the transistor (112) of the off-current supply device (102) is on, the resistance (118) (1
14) (116), a predetermined current i3 determined by the transistor (115) is applied.

その値はi3= 0.8mA程度である。電流i3は、
トランジスタ(117)(118)、抵抗(119)(
120)からなるカレントミラー回路によって所定倍(
約10倍)の増幅され、スイッチングトランジスタ(ロ
)のベースGこオフ電流lBz”JmA を供給する。
Its value is about i3=0.8mA. The current i3 is
Transistors (117) (118), resistors (119) (
120) by a current mirror circuit consisting of
The base G of the switching transistor (b) is amplified by about 10 times) and supplies an off-current lBz''JmA.

カレントミラー回路の出力側トランジスタ(118)の
エミッタ面積はダイオード接続されたトランジスタ(1
17)のエミッタ面積の10倍にし、抵抗(119)の
値は抵抗(120)の値の10倍にし、その電流増幅度
を10倍にしている(抵抗(119)は100Ω、(1
20)は10Ωにして、そこでの電圧降下を小さくして
いる。実際には、抵抗(119) (120)がなくて
もカレントミラーb 作を行なう)。カレントミラー回
路の共通接続端は、スイッチングトランジスタ(ロ)の
エミッタ側に接続し、出力トランジスタ(118)のコ
レクタ(出力端)をスイッチングトランジスタ(ロ)の
ベースに接続している。従って、オフ電流供給器(10
2)の出力電流IBzにより、スイッチングトランジス
タ@のエミッタとベースの間に蓄積された電荷を急速に
放電させ、蓄積時間・立下り時間が大幅に短かくなって
いる。実際には、オフ電流IB2は蓄積電荷の放電に伴
って減少してゆき、電荷がな(なるとIB2=0となる
。従って、オフ電流IB2を大きくしても、実質的な電
力損失は生じない。
The emitter area of the output side transistor (118) of the current mirror circuit is the diode-connected transistor (118).
17), the value of the resistor (119) is 10 times that of the resistor (120), and the current amplification factor is 10 times (the resistor (119) is 100Ω, (1
20) is set to 10Ω to reduce the voltage drop there. In reality, current mirror operation is performed even without resistors (119) and (120). The common connection end of the current mirror circuit is connected to the emitter side of the switching transistor (b), and the collector (output end) of the output transistor (118) is connected to the base of the switching transistor (b). Therefore, the off-current supply (10
2) The output current IBz rapidly discharges the charge accumulated between the emitter and base of the switching transistor @, and the accumulation time and fall time are significantly shortened. In reality, the off-state current IB2 decreases as the accumulated charge is discharged, and when there is no charge (IB2=0), there is no substantial power loss even if the off-state current IB2 is increased. .

高周波パルス信号Aが“H“ //L“ //H“・・
・と変化するのに伴って、オン電流IB1とオフ電流I
B2は相補的または略相補的に発生し、スイッチングト
ランジスタ(2)を高速にオン・オフ動作させている。
High frequency pulse signal A is “H” //L” //H”...
・As the on-current IB1 and off-current IB1 change, the on-current IB1 and off-current I
B2 is generated in a complementary or substantially complementary manner, and turns the switching transistor (2) on and off at high speed.

この様な構成のオフ電流供給器(102)は、スイッチ
ングトランジスタ(6)のスイッチングを高速化する顕
著な効果があり、従来のDC−DCコンバータのように
オン電流供給器が一定の電流パルス(IOに応動しない
)を供給している場合であっても。
The off-current supply device (102) having such a configuration has a remarkable effect of speeding up the switching of the switching transistor (6), and unlike the conventional DC-DC converter, the on-current supply device generates a constant current pulse ( IO).

大きな効果が得られるものである。This is something that can have a big effect.

前述の実施例では、負荷部(ホ)への供給電流IOに比
例するベース電流をスイッチングトランジスタ(6)に
供給しているために、たとえば負荷の短絡が生じた場合
には、過大な電流がスイッチングトランジスタ(2)に
流れ、スイッチングトランジスタ(6)の電流破壊や熱
破壊を生じる危険性がある。この点を改善したパルス制
御部αη内に設けられた電流検出部(至)の構成を第6
図に示す。全体の構成は第1図とほぼ同様であり、その
説明は省略する。第6図の電流検出部(ハ)は、負荷部
翰への供給電流I。
In the above-mentioned embodiment, since the base current proportional to the supply current IO to the load section (e) is supplied to the switching transistor (6), if a short circuit occurs in the load, for example, an excessive current will not be generated. There is a risk that the current will flow to the switching transistor (2) and cause current breakdown or thermal breakdown of the switching transistor (6). The configuration of the current detection unit (to) provided in the pulse control unit αη that improves this point is shown in the sixth example.
As shown in the figure. The overall configuration is almost the same as that in FIG. 1, and its explanation will be omitted. The current detection section (c) in FIG. 6 detects the current I supplied to the load section.

に比例する電流Bを出力する比例電流発生器(201)
と、電流IOが所定値より大きくなると基準電圧発生部
(ト)の基準電圧Vrを小さくするように動作する過電
流検出器(202)により構成されている。比例電流発
生器(201)は、第8図に示した電流検出部の構成と
同一であり、その動作も同じである。過電流検出器(2
02)の定電流源(219)の電流I4と抵抗(221
) (抵抗をR221とする)により所定電圧I4・R
221を作り出し、電流IOによる電圧降下R51・1
0と所定電圧r<ul−14を差動トランジスタ(21
4)と(215)によって比較している(トランジスタ
値4のベース・エミッタ電圧とダイオード(220’)
の順方向電圧は相殺される)。トランジスタ(214)
と(215)のコレクタ電流はトランジスタ(216)
と(217)のカレントミラーによって比較され、その
差に応じてトランジスタ(218)のベース電流が供給
され、電流増幅されて出力電流i5になる。すなイつち
s Iomax=()山とお(とb IO≦Iomax
のときには15=0 であり、IO> Iomaxのと
きにはi6が(lo−1,)max)に応動して増加す
る。過電流検出器(202)の出力電流ibは、基準電
圧発生部(ト)の基準定圧VrO点(第1図の抵抗(ハ
)とに)の接続点)に与えられている。従ってs IO
が1.maxよりも大きくなると、基準電圧Vrが小さ
くなってゆき、電圧帰還ループの動作により負荷部四へ
の印加電圧Voも小さくなる。その結果、負荷部(1)
への供給電流IOが過大になることを防止している(た
とえば、負荷部(イ)が瞬間的に短絡されても、最大供
給電流はI6max程度に制限されている)。その結果
、スイッチングトランジスタ(6)の電流破壊や熱破壊
が防止される。
A proportional current generator (201) that outputs a current B proportional to
The overcurrent detector (202) operates to reduce the reference voltage Vr of the reference voltage generator (g) when the current IO becomes larger than a predetermined value. The proportional current generator (201) has the same configuration as the current detection section shown in FIG. 8, and its operation is also the same. Overcurrent detector (2
Current I4 of constant current source (219) of 02) and resistance (221
) (resistance is R221), the specified voltage I4・R
221 and voltage drop R51・1 due to current IO
0 and a predetermined voltage r<ul-14, the differential transistor (21
4) and (215) are compared (base-emitter voltage of transistor value 4 and diode (220')
forward voltages are canceled out). Transistor (214)
The collector current of and (215) is the transistor (216)
and (217), and the base current of the transistor (218) is supplied according to the difference, and the current is amplified to become the output current i5. Sunaitsuchis Iomax=()yamato(tob IO≦Iomax
When IO>Iomax, i6 increases in response to (lo-1,)max). The output current ib of the overcurrent detector (202) is applied to the reference constant voltage VrO point (the connection point between the resistor (c) and the resistor (c) in FIG. 1) of the reference voltage generator (g). Therefore s IO
is 1. When it becomes larger than max, the reference voltage Vr becomes smaller, and the voltage Vo applied to the load section 4 also becomes smaller due to the operation of the voltage feedback loop. As a result, load section (1)
This prevents the supply current IO from becoming excessive (for example, even if the load section (a) is momentarily short-circuited, the maximum supply current is limited to about I6max). As a result, current breakdown and thermal breakdown of the switching transistor (6) are prevented.

なお、前述の実施例では、鋸歯状波発振器を使用した固
定周波数のパルス幅父調型を例にとって説明したが、本
発明はそのような場合に限らず。
In the above-mentioned embodiments, a fixed frequency pulse width modulation type using a sawtooth wave oscillator was explained as an example, but the present invention is not limited to such a case.

自動発振を利用する方式であっても良いことはいうまで
もない。また、降圧形のDC−DCコンバータに限らず
、昇圧形や逆電圧形またはトランスを利用するDC−D
Cコンバータであっても良く、本発明に含まれることは
いうまでもない。その他、本発明の主旨を変えずして種
々の裂・形が可能である。
It goes without saying that a method using automatic oscillation may also be used. In addition to step-down type DC-DC converters, DC-DC converters that use step-up type, reverse voltage type, or transformers are also available.
It goes without saying that a C converter may be used and is included in the present invention. In addition, various cracks and shapes are possible without changing the gist of the present invention.

発明の効呆 以上本発明のDC−DCコンバータは、スイッチングト
ランジスタのベース電流損失を& 1Jt2し、かつス
イッチングトランジスタの蓄積時間・立下り時間も短か
くしている。従って、本発明にもとづいて、計測機器や
エレクトロメカ様器の直流m圧踪用のDC−DCコンバ
ータを構成するならば、小形・高効率・省電力の電力供
給源となる。
Effects of the Invention The DC-DC converter of the present invention reduces the base current loss of the switching transistor by &1 Jt2, and shortens the storage time and fall time of the switching transistor. Therefore, if a DC-DC converter for DC m-voltage reduction of measuring equipment or electromechanical equipment is constructed based on the present invention, it will become a compact, highly efficient, and power-saving power supply source.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を表わす1pY成図、第2図は
パルス信号発生部(lf19の具体的な構成図、第8図
は電流検出部(ト)の具体的な構成図、第4図はパルス
供給部01の具体的な構成図、第5図はパルス供給部O
Iの他の構成図1.第6図は電流検出部0榎の他の構成
図である。 0υ・・・直流電源、(2)・・・スイッチングI・ラ
ンジスタ、時・・・平滑部、α4・・・電圧検出部、0
ト・・基準電圧発生部、(1・・・・パルス信号発生部
、αの・・・パルス制御部、(ト)・・・電流検出部、
(イ)・・・パルス制御部、(7)・・・負峙部代理人
 森本義弘 第2図 43 第4図 2
FIG. 1 is a 1pY diagram representing an embodiment of the present invention, FIG. 2 is a specific configuration diagram of the pulse signal generator (lf19), FIG. 8 is a specific configuration diagram of the current detection unit (g), and FIG. Figure 4 is a specific configuration diagram of the pulse supply section 01, and Figure 5 is the pulse supply section O.
Other configuration diagram of I1. FIG. 6 is another configuration diagram of the current detection section Oen. 0υ...DC power supply, (2)...Switching I transistor, Time...Smoothing part, α4...Voltage detection part, 0
G...Reference voltage generation section, (1...Pulse signal generation section, α...Pulse control section, (G)...Current detection section,
(a) Pulse control unit, (7) Negative counter agent Yoshihiro Morimoto Figure 2 43 Figure 4 2

Claims (1)

【特許請求の範囲】 1、 直流電源と、前記直流電源から負荷部への電力供
給路をパルス的に断続させるスイッチングトランジスタ
と、前記スイッチングトランジスタによるパルス電圧を
平滑して前記負荷部に直流電圧を供給する平滑手段と、
前記負荷部への供給電圧を検出する電圧検出手段と、基
準電圧を得る基準電圧発生手段と、前記電圧検出手段の
出力と前記基準電圧発生手段の出力の差に応じたオン時
間比率の高周波パルス信号を得るパルス信号発生手段と
、前記パルス信号発生手段の出力パルスに応動して、前
記スイッチングトランジスタをオン・オフ動作させるパ
ルス制御手段とを具備し、前記パルス制御手段は、前記
負荷部に供給される直流電流を検出する電流検出手段と
、前記電流検出手段の出力に応動するピーク値を持ち前
記パルス信号発生手段の出力パルスに応動する電流パル
スを得るパルス供給手段とを含んで構成され、前記パル
ス供給手段の電流パルスを前記スイッチングトランジス
タの制御電流として供給したDC()Cコンバータ。 2、 直流電源と、前記直流電源から負荷部への電力供
給路をパルス的に断続させるスイッチングトランジスタ
と、前記スイッチングトランジスタによるパルス電圧を
平滑して前記負荷部に直流電圧を供給する平滑手段と%
 @if記負荷部への供給電圧を検出する電圧検出手段
と、基準電圧を得る基準電圧発生手段と、前記電圧検出
手段の出力と前記基準電圧発生手段の出力の差に応じた
オン時間比率の高周波パルス信号を得るパルス信号発生
手段と、前記高周波パルス信号に応じて前記スイッチン
グトランジスタをオン・オフ動作させるパルス制御手段
とを具備し、前記パルス制御手段は、前記スイッチング
トランジスタをオンとするパルス的なベース電流を供給
する第1の手段と、前記スイッチングトランジスタをオ
フとするときにそのエミッタとベースの間に蓄積された
電荷を放電する第2の手段とを含んで構成され、前記第
2の手段は前記スイッチングトランジスタのエミッタ側
に共通接続端を接続されかつベース側に出力端を接続さ
れたカレントミラー回路を有し、前記第1の手段のパル
ス電流と相補的なもしくは略相補的なパルス電流を前記
第2の手段のカレントミラー回路に入力したDC−DC
コンバータ。
[Scope of Claims] 1. A DC power source, a switching transistor that connects and connects the power supply path from the DC power source to the load section in a pulsed manner, and a DC voltage that smooths the pulse voltage from the switching transistor to supply the DC voltage to the load section. smoothing means for supplying;
Voltage detection means for detecting the voltage supplied to the load section, reference voltage generation means for obtaining a reference voltage, and high-frequency pulses having an on-time ratio according to the difference between the output of the voltage detection means and the output of the reference voltage generation means. A pulse signal generating means for obtaining a signal, and a pulse control means for turning on and off the switching transistor in response to an output pulse of the pulse signal generating means, the pulse control means supplying a signal to the load section. and a pulse supply means for obtaining a current pulse having a peak value responsive to the output of the current detecting means and responsive to the output pulse of the pulse signal generating means, A DC()C converter in which a current pulse from the pulse supply means is supplied as a control current to the switching transistor. 2. A DC power source, a switching transistor that pulses and connects the power supply path from the DC power source to the load section, and a smoothing means that smoothes the pulse voltage from the switching transistor to supply the DC voltage to the load section.
@if A voltage detection means for detecting the voltage supplied to the load section, a reference voltage generation means for obtaining a reference voltage, and an on-time ratio according to the difference between the output of the voltage detection means and the output of the reference voltage generation means. The device includes a pulse signal generation means for generating a high frequency pulse signal, and a pulse control means for turning on and off the switching transistor according to the high frequency pulse signal, and the pulse control means is configured to generate a pulse signal for turning on the switching transistor. a first means for supplying a base current; and a second means for discharging the charge accumulated between the emitter and base of the switching transistor when the switching transistor is turned off; The means has a current mirror circuit whose common connection end is connected to the emitter side of the switching transistor and whose output end is connected to the base side, and the means has a current mirror circuit whose common connection end is connected to the emitter side of the switching transistor and whose output end is connected to the base side, and which generates a pulse that is complementary or substantially complementary to the pulse current of the first means. DC-DC current input to the current mirror circuit of the second means
converter.
JP11160383A 1983-06-20 1983-06-20 Dc-dc converter Granted JPS605773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11160383A JPS605773A (en) 1983-06-20 1983-06-20 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11160383A JPS605773A (en) 1983-06-20 1983-06-20 Dc-dc converter

Publications (2)

Publication Number Publication Date
JPS605773A true JPS605773A (en) 1985-01-12
JPH0132752B2 JPH0132752B2 (en) 1989-07-10

Family

ID=14565532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11160383A Granted JPS605773A (en) 1983-06-20 1983-06-20 Dc-dc converter

Country Status (1)

Country Link
JP (1) JPS605773A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167026A (en) * 1986-12-26 1988-07-11 Mazda Motor Corp Mechanical supercharger of engine
KR100483396B1 (en) * 1997-02-28 2005-06-16 산요덴키가부시키가이샤 Voltage drop type dc-dc conventer

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133346A (en) * 1989-10-19 1991-06-06 Kanemaru Morita Shoten:Kk Removal of dirt of food and device therefor
JPH04117246A (en) * 1990-06-04 1992-04-17 Kanemaru Morita Shoten:Kk Apparatus for removing foreign material of food or the like

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5448030A (en) * 1977-09-24 1979-04-16 Nec Corp Vercurrent protection circuit for swtching regulator
JPS5740361A (en) * 1980-08-20 1982-03-05 Matsushita Electric Ind Co Ltd Pulse width moldulation type dc-dc converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5448030A (en) * 1977-09-24 1979-04-16 Nec Corp Vercurrent protection circuit for swtching regulator
JPS5740361A (en) * 1980-08-20 1982-03-05 Matsushita Electric Ind Co Ltd Pulse width moldulation type dc-dc converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63167026A (en) * 1986-12-26 1988-07-11 Mazda Motor Corp Mechanical supercharger of engine
KR100483396B1 (en) * 1997-02-28 2005-06-16 산요덴키가부시키가이샤 Voltage drop type dc-dc conventer

Also Published As

Publication number Publication date
JPH0132752B2 (en) 1989-07-10

Similar Documents

Publication Publication Date Title
EP3514932B1 (en) Soft start of switched capacitor converters
EP0257403B1 (en) Inductor current control circuit
US7443700B2 (en) On-time control for constant current mode in a flyback power supply
EP0257404B1 (en) Power conversion with reduced switching loss
US5399958A (en) Switching power supply circuit having a reduced ripple voltage
US4071884A (en) Integrated circuit high voltage DC converter
CN108258895B (en) Soft start circuit and power supply system
JPH10174434A (en) Power converter and its control circuit
JPH11220874A (en) Dc-dc converter control circuit
JP3839737B2 (en) DC voltage conversion circuit
JPS605773A (en) Dc-dc converter
JPH08317637A (en) Soft start circuit for switching power-supply device
JP3525436B2 (en) Switching power supply
JPH0993920A (en) Dc high voltage power supply for capacitive load
JP2968670B2 (en) DC-DC converter with protection circuit
JP2003088105A (en) Switching regulator
JP3544370B2 (en) Switching power supply
JP3283591B2 (en) Overcurrent protection circuit
JP3191756B2 (en) Switching power supply
JPH11252807A (en) Charging apparatus
JP3236506B2 (en) Switching power supply
JP2506789B2 (en) Self-oscillation type switching power supply
JPH0928087A (en) Pulse power supply apparatus
JPH0545114Y2 (en)
CN114785122A (en) Switch type power supply control circuit