JPH0132752B2 - - Google Patents

Info

Publication number
JPH0132752B2
JPH0132752B2 JP58111603A JP11160383A JPH0132752B2 JP H0132752 B2 JPH0132752 B2 JP H0132752B2 JP 58111603 A JP58111603 A JP 58111603A JP 11160383 A JP11160383 A JP 11160383A JP H0132752 B2 JPH0132752 B2 JP H0132752B2
Authority
JP
Japan
Prior art keywords
current
pulse
switching transistor
voltage
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58111603A
Other languages
Japanese (ja)
Other versions
JPS605773A (en
Inventor
Makoto Goto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP11160383A priority Critical patent/JPS605773A/en
Publication of JPS605773A publication Critical patent/JPS605773A/en
Publication of JPH0132752B2 publication Critical patent/JPH0132752B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、基準電圧に対応した所定の直流電圧
を出力するDC―DCコンバータに関するものであ
る。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a DC-DC converter that outputs a predetermined DC voltage corresponding to a reference voltage.

従来例の構成とその問題点 DC―DCコンバータは、パルス的に動作するス
イツチングトランジスタとその出力パルス電圧を
平滑する平滑部の動作により、入力直流電源の電
圧値と異なる所定の直流電圧を効率良く作り出
し、負荷部(電子回路)に電源電圧として供給し
ている。従来のDC―DCコンバータでは、スイツ
チングトランジスタのオン時のベース電流は一定
にされている。すなわち、負荷部への最大供給電
流Ip naxを想定し、Ip naxを出力できるように十
分大きなベース電流をスイツチングトランジスタ
に供給するようにしていた。一方、負荷部での必
要電流Ipは、その動作状態によつて変化し、通常
は最大供給電流Ip naxよりもかなり小さい(約1/
2〜1/10程度)。その結果、スイツチングトランジ
スタのベースに過剰な電流が供給され、次のよう
な問題を生じていた。
Conventional configuration and its problems A DC-DC converter efficiently converts a predetermined DC voltage that is different from the voltage value of the input DC power supply by using a switching transistor that operates in a pulsed manner and a smoothing section that smooths the output pulse voltage. It is produced well and is supplied as a power supply voltage to the load section (electronic circuit). In conventional DC-DC converters, the base current of the switching transistor is kept constant when it is on. That is, assuming the maximum supply current I p nax to the load section, a sufficiently large base current is supplied to the switching transistor so as to output I p nax . On the other hand, the required current I p at the load varies depending on its operating state, and is usually much smaller than the maximum supply current I p nax (approximately 1/
2 to 1/10). As a result, an excessive current is supplied to the base of the switching transistor, causing the following problems.

(1) 電力損失が多くなり、変換効率の低下をきた
していた。
(1) Power loss increased and conversion efficiency decreased.

(2) スイツチングトランジスタのベースでの蓄積
電荷量が多くなり、蓄積時間・立下り時間が大
きくなり、DC―DCコンバータのパルス周波数
が高くできなかつた。
(2) The amount of charge accumulated at the base of the switching transistor increased, and the accumulation time and fall time became longer, making it impossible to increase the pulse frequency of the DC-DC converter.

まず、(1)について説明すれば、最大供給電流を
Ip nax=2.5Aとし、スイツチングトランジスタ
の直流増幅度の最悪値h′FEmin=25とすると、ベ
ース電流としてIB=2.5/2.5=100mAより大きな
電流を供給しなければならない。このようなDC
―DCコンバータの使用状態の負荷電流としてIp
=0.5Aしか必要としていなければ、IL=(2.5−
0.5)/25=80mA相当のベース電流が過剰とな
る。入力側の直流電源の電圧をVS=15Vとする
と、PS=VS・IL=1.2W相当の損失が生じている
ことになる(実際には、スイツチングトランジス
タのオン時間比率を掛ける必要がある)。その結
果、DC―DCコンバータの効率が低下していた。
First, to explain (1), the maximum supply current is
If I p nax = 2.5 A and the worst value h' FE min of the DC amplification of the switching transistor is 25, then a current larger than I B = 2.5/2.5 = 100 mA must be supplied as the base current. DC like this
- I p as the load current of the DC converter in use
= 0.5A, then I L = (2.5−
0.5)/25=80mA equivalent base current becomes excessive. Assuming that the voltage of the DC power supply on the input side is V S = 15 V, a loss equivalent to P S = V S・ I L = 1.2 W has occurred (in reality, it is multiplied by the on-time ratio of the switching transistor). There is a need). As a result, the efficiency of the DC-DC converter was decreasing.

次に、(2)について説明すると、スイツチングト
ランジスタがオン状態(飽和)からオフ状態にか
わるときには、ベースに蓄積された電荷がなくな
るまでスイツチングトランジスタはオン状態を保
持している。この時間は蓄積時間と呼ばれてい
る。蓄積時間はベースの蓄積電荷を放電するため
に要する時間であり、過剰なベース電流によつて
大幅に増加する傾向がある。蓄積時間が大きい場
合には、スイツチングトランジスタのパルス周波
数が制限され、十分高い周波数にすることができ
ない(パルス周波数が高くてその周期が蓄積時間
に近づくと、スイツチングトランジスタのオン時
間比率を小さくできなくなり、出力電圧を希望値
に制御できなくなる)。パルス周波が低くなると、
平滑用のインダクタンス素子やコンデンサの容量
を大きくする必要があり、それらの形状が大きく
なる。すなわち、DC―DCコンバータの外形が大
きくなり好ましくない。また、蓄積時間が大きい
場合には、立下り時間(出力電流が所定値の90%
から10%になる時間)も大きく、スイツチングト
ランジスタのスイツチングに伴うコレクタ損失も
大きい。
Next, to explain (2), when the switching transistor changes from the on state (saturated) to the off state, the switching transistor maintains the on state until the charge accumulated in the base is exhausted. This time is called the accumulation time. Storage time is the time required to discharge the stored charge in the base and tends to increase significantly with excessive base current. If the accumulation time is long, the pulse frequency of the switching transistor is limited and cannot be made to a sufficiently high frequency (if the pulse frequency is high and its period approaches the accumulation time, the on-time ratio of the switching transistor must be reduced). (This makes it impossible to control the output voltage to the desired value.) When the pulse frequency decreases,
It is necessary to increase the capacitance of the smoothing inductance element and capacitor, which increases their size. In other words, the external size of the DC-DC converter becomes large, which is undesirable. Also, if the accumulation time is long, the fall time (when the output current is 90% of the specified value)
10%) is also large, and the collector loss associated with switching of the switching transistor is also large.

発明の目的 本発明は、そのような点を改良し、スイツチン
グトランジスタのベース電流損失が小さく、高速
スイツチング動作させるようにしたDC―DCコン
バータを提供することを目的とするものである。
OBJECTS OF THE INVENTION It is an object of the present invention to provide a DC-DC converter that improves the above points, has low base current loss of the switching transistor, and is capable of high-speed switching operation.

発明の構成 上記目的を達成するために、本発明は直流電源
と、前記直流電源から負荷部への電力供給路をパ
ルス的に断続させるスイツチングトランジスタ
と、前記スイツチングトランジスタによるパルス
電圧を平滑して前記負荷部に直流電圧を供給する
平滑手段と、前記平滑手段による前記負荷部への
供給電圧に応動したパルス幅の所定周波数のパル
ス信号を得るパルス発生手段と、前記パルス信号
のパルス幅に対応したオン時間比率にて前記スイ
ツチングトランジスタをオン・オフ動作させるパ
ルス制御手段を具備したDC―DCコンバータであ
つて、前記パルス制御手段は、前記負荷部に供給
される直流電流に比例もしくは略比例して変化す
る電流信号を得る電流検出手段と、前記電流検出
手段の電流信号を入力側に与えられ、前記電流信
号に比例もしくは略比例した電流を出力するカレ
ントミラー手段と、前記カレントミラー手段への
入力電流を前記パルス発生手段のパルス信号によ
りオン・オフすることにより、前記カレントミラ
ー手段の出力電流をパルス電流にするパルス化手
段と、前記スイツチングトランジスタのオン時の
ベース電流として前記パルス電流を直流成分も含
めて供給する供給手段を有し、前記電流検出手段
と前記カレントミラー手段と前記供給手段により
前記スイツチングトランジスタのオン時のベース
電流を前記負荷部に供給される直流電流に応じて
増減させるように構成したものである。
Structure of the Invention In order to achieve the above object, the present invention includes a DC power supply, a switching transistor that pulses the power supply path from the DC power supply to the load section, and a switching transistor that smooths the pulse voltage generated by the switching transistor. smoothing means for supplying a DC voltage to the load section by the smoothing means; pulse generation means for obtaining a pulse signal of a predetermined frequency with a pulse width responsive to the voltage supplied to the load section by the smoothing means; The DC-DC converter is equipped with a pulse control means for turning on and off the switching transistor at a corresponding on-time ratio, the pulse control means being proportional to or approximately equal to the DC current supplied to the load section. Current detecting means for obtaining a current signal that changes proportionally; Current mirror means receiving the current signal of the current detecting means on an input side and outputting a current proportional or substantially proportional to the current signal; and the current mirror means. pulsing means that turns the output current of the current mirror means into a pulse current by turning on and off the input current to the pulse generator according to the pulse signal of the pulse generating means; It has a supply means for supplying current including a DC component, and the current detection means, the current mirror means, and the supply means convert the base current of the switching transistor when it is on into the DC current supplied to the load section. The structure is such that the amount can be increased or decreased accordingly.

また、上記目的を達成するために、本発明は直
流電源と、前記直流電源から負荷部への電力供給
路をパルス的に断続させるスイツチングトランジ
スタと、前記スイツチングトランジスタによるパ
ルス電圧を平滑して前記負荷部に直流電圧を供給
する平滑手段と、前記平滑手段による前記負荷部
への供給電圧に応動したパルス幅の所定周波数の
パルス信号を得るパルス発生手段と、前記パルス
信号のパルス幅に対応したオン時間比率にて前記
スイツチングトランジスタをオン・オフ動作させ
るパルス制御手段を具備したDC―DCコンバータ
であつて、前記パルス制御手段は、前記負荷部に
供給される直流電流に比例もしくは略比例して変
化する電流信号を得る電流検出手段と、前記検出
手段の電流信号を入力側に与えられ、前記電流信
号に比例もしくは略比例した電流を出力する第1
のカレントミラー手段と、前記第1のカレントミ
ラー手段への入力電流を前記パルス発生手段のパ
ルス信号によりオン・オフすることにより、前記
第1のカレントミラー手段の出力電流をパルス電
流にする第1のパルス化手段と、前記スイツチン
グトランジスタのオン時のベース電流として前記
パルス電流を直流成分も含めて供給する第1の供
給手段と、前記スイツチングトランジスタのエミ
ツタ側に共通接続端子を接続されかつベース側に
出力端子を接続された第2のカレントミラー手段
と、前記第2のカレントミラー手段の入力電流を
前記パルス発生手段のパルス信号によりオン・オ
フすることにより、前記第2のカレントミラー手
段の出力端子より前記スイツチングトランジスタ
のベースとエミツタ間を短絡させる電流を供給す
る第2の供給手段を有し、前記電流検出手段と前
記第1のカレントミラー手段と前記第1の供給手
段により前記スイツチングトランジスタのオン時
のベース電流を前記負荷部に供給される直流電流
に応じて増減させ、かつ、前記第2のカレントミ
ラー手段と第2の供給手段により前記スイツチン
グトランジスタのオフ時にベース蓄積電荷の放電
路を形成させるように構成したものである。
Further, in order to achieve the above object, the present invention includes a DC power source, a switching transistor that pulses and connects the power supply path from the DC power source to the load section, and a switching transistor that smooths the pulse voltage generated by the switching transistor. smoothing means for supplying DC voltage to the load section; pulse generation means for obtaining a pulse signal of a predetermined frequency with a pulse width responsive to the voltage supplied to the load section by the smoothing means; and a pulse generation means corresponding to the pulse width of the pulse signal. The DC-DC converter is provided with a pulse control means for turning on and off the switching transistor at a certain on-time ratio, the pulse control means being proportional or substantially proportional to the DC current supplied to the load section. a current detecting means for obtaining a changing current signal; and a first circuit receiving the current signal of the detecting means on an input side and outputting a current proportional or substantially proportional to the current signal.
and a first current mirror means in which the output current of the first current mirror means is made into a pulse current by turning on and off the input current to the first current mirror means by a pulse signal of the pulse generating means. pulsing means, first supply means for supplying the pulsed current including a DC component as a base current when the switching transistor is turned on, and a common connection terminal connected to the emitter side of the switching transistor; The second current mirror means has an output terminal connected to the base side, and the input current of the second current mirror means is turned on and off by the pulse signal of the pulse generating means. a second supply means for supplying a current to short-circuit between the base and emitter of the switching transistor from the output terminal of the switching transistor; The base current when the switching transistor is on is increased or decreased in accordance with the DC current supplied to the load section, and the base current is accumulated when the switching transistor is off by the second current mirror means and the second supply means. It is configured to form a charge discharge path.

実施例の説明 以下、本発明を図示の実施例にもとづいて説明
する。第1図は本発明の実施例を表わす構成図で
ある。第1図において、スイツチングトランジス
タ12は高周波パルス信号(約100KHz)によつ
てオン、オフ動作し、直流電源11(VS=15V)
から負荷部20への電力供給路をパルス的に断続
させる。このパルス電圧Viは、フリーホイールダ
イオード32、インダクタンス素子33およびコ
ンデンサ34からなる平滑部13によつて平滑さ
れ、スイツチングトランジスタ12のオン時間比
率(オン・オフの1サイクルに占めるオン時間の
割合)に比例した直流電圧に変換され、負荷部2
0に供給される。負荷部20への印加電圧Vp
電圧検出部14にて検出される。電圧検出部14
の出力電圧Vdは、抵抗35,36の値を等しい
ものとするとVd=Vp/2となる。一方、定電圧
ダイオード37、抵抗38,39,40からなる
基準電圧発生部15は、ダイオード37によるツ
エナー電圧を抵抗38,39で分割した所定の基
準電圧Vrを出力する。検出電圧Vdと基準電圧Vr
はパルス信号発生部16に入力され、その両者の
差電圧に応じたパルス幅の高周波パルス信号Aを
得ている。
DESCRIPTION OF EMBODIMENTS The present invention will be described below based on illustrated embodiments. FIG. 1 is a block diagram showing an embodiment of the present invention. In FIG. 1, the switching transistor 12 is turned on and off by a high frequency pulse signal (approximately 100KHz), and is connected to the DC power supply 11 (V S = 15V).
The power supply path from the load unit 20 to the load unit 20 is intermittent in a pulse manner. This pulse voltage V i is smoothed by a smoothing section 13 consisting of a freewheeling diode 32, an inductance element 33, and a capacitor 34, and the on-time ratio of the switching transistor 12 (ratio of on-time to one on-off cycle) ) is converted into a DC voltage proportional to
0. The voltage V p applied to the load section 20 is detected by the voltage detection section 14 . Voltage detection section 14
The output voltage V d becomes V d =V p /2, assuming that the values of the resistors 35 and 36 are equal. On the other hand, the reference voltage generating section 15 including a constant voltage diode 37 and resistors 38, 39, and 40 outputs a predetermined reference voltage Vr obtained by dividing the Zener voltage generated by the diode 37 by resistors 38 and 39. Detection voltage V d and reference voltage V r
is input to the pulse signal generator 16, and a high frequency pulse signal A having a pulse width corresponding to the voltage difference between the two is obtained.

第2図にパルス信号発生部16の具体的な構成
例を示す。VrとVdは差動増幅器43に入力され、
両者の差を所定利得の増幅をする。発振器44は
約100KHzの鋸歯状波Dを発振し、この鋸歯状波
Dと差動増幅器43の増幅出力Eはコンパレータ
45によつて比較され、高周波パルス信号Aを作
り出している。すなわち、高周波パルス信号Aの
周波数は発振器44の発振周波数(約100KHz)
によつて決まり、パルス幅は差電圧Vr−Vdによ
つて決まつている。
FIG. 2 shows a specific example of the configuration of the pulse signal generator 16. V r and V d are input to a differential amplifier 43,
The difference between the two is amplified by a predetermined gain. The oscillator 44 oscillates a sawtooth wave D of approximately 100 KHz, and this sawtooth wave D and the amplified output E of the differential amplifier 43 are compared by a comparator 45 to produce a high frequency pulse signal A. That is, the frequency of the high frequency pulse signal A is the oscillation frequency of the oscillator 44 (approximately 100 KHz).
The pulse width is determined by the differential voltage V r −V d .

パルス信号発生部16の出力パルス信号Aはパ
ルス制御部17に入力され、スイツチングトラン
ジスタ12をオン・オフ制御する電流パルスCを
得ている。パルス制御部17では、負荷部20に
供給される直流電流Ipを電流検出部18によつて
検出し、その出力Bに応じたピーク値の電流パル
ス信号Cをパルス供給部19によつて作り出し、
スイツチングトランジスタ12のベースに供給す
るようにしている。
The output pulse signal A of the pulse signal generator 16 is input to the pulse controller 17 to obtain a current pulse C for controlling the switching transistor 12 on and off. In the pulse control section 17, the current detection section 18 detects the DC current I p supplied to the load section 20, and the pulse supply section 19 generates a current pulse signal C having a peak value corresponding to the output B. ,
The signal is supplied to the base of the switching transistor 12.

第3図に電流検出部18の具体的な構成例を示
す。電流路に直列に挿入された抵抗51の電圧降
下としてI0を検出し、トランジスタ52と定電流
源53からなる第1のエミツタフオロワと、トラ
ンジスタ54と抵抗55(スイツチ57がオンの
ときには抵抗56も加わる)からなる第2のエミ
ツタフオロワによつて電流i1に変換している。す
なわち、トランジスタ52と54のベース・エミ
ツタ間電圧VBEは相殺され、 i1=k1・I0 …(1) k1=R51/R55 …(2) となつている〔スイツチ57がオフの時)。ここ
にR51、R55は抵抗51と55の抵抗値であり、
通常、R55≧100・R51として電流i1がI0よりも十分
に小さくなるようにしている。ここでは、R51
0.1Ω、R55=250Ωとおき、i1=I0/2500にしてい
る。電流i1はトランジスタ58,59によるカレ
ントミラーによつて反転された後に、定電流源6
0の電流I2と加算され、出力信号Bとなつてい
る。すなわち、 B=i1+I2 …(3) となつている。ここでは、I2=0.05mAにしてい
る。
FIG. 3 shows a specific example of the configuration of the current detection section 18. I0 is detected as a voltage drop across a resistor 51 inserted in series in the current path, and a first emitter follower consisting of a transistor 52 and a constant current source 53, a transistor 54 and a resistor 55 (when the switch 57 is on, the resistor 56 is also It is converted into a current i1 by a second emitter follower consisting of a In other words, the base-emitter voltages V BE of the transistors 52 and 54 are canceled out, so that i 1 = k 1 · I 0 (1) k 1 = R 51 /R 55 (2) when off). Here, R 51 and R 55 are the resistance values of resistors 51 and 55,
Usually, R 55 ≧100·R 51 is set so that the current i 1 is sufficiently smaller than I 0 . Here, R 51 =
0.1Ω, R 55 = 250Ω, and i 1 = I 0 /2500. After the current i1 is reversed by a current mirror formed by transistors 58 and 59, it is supplied to a constant current source 6.
It is added to the current I 2 of 0 and becomes the output signal B. In other words, B=i 1 +I 2 (3). Here, I 2 =0.05mA.

第4図にパルス供給部19の具体的な構成例を
示す。パルス信号Aが”L”(約0V)のときに
は、トランジスタ72がオフとなる。ダイオード
73,74、トランジスタ75,76、抵抗7
7,78はカレントミラー回路を構成し、電流検
出部18の出力電流Bを所定利得k2倍した電流C
を出力する(トランジスタ76のエミツタ面積を
大きくしておけば、利得k2は抵抗77と78の比
によつて定まり、ここではk2=100にしている)。
パルス信号Aが”H”(約VSに等しい)のときに
は、上記カレントミラー回路の出力電流Cは零と
なる。すなわち、パルス信号Aに応じた電流パル
スCは C={k2・B (A=”L”) 0 (A=”H”) …(4) となる。
FIG. 4 shows a specific example of the configuration of the pulse supply section 19. When the pulse signal A is "L" (approximately 0V), the transistor 72 is turned off. Diodes 73, 74, transistors 75, 76, resistor 7
7 and 78 constitute a current mirror circuit, and a current C obtained by multiplying the output current B of the current detection section 18 by a predetermined gain k 2
(If the emitter area of the transistor 76 is made large, the gain k 2 is determined by the ratio of the resistors 77 and 78, and here k 2 =100).
When the pulse signal A is "H" (approximately equal to V S ), the output current C of the current mirror circuit becomes zero. That is, the current pulse C corresponding to the pulse signal A is as follows: C={k 2 ·B (A="L") 0 (A="H") (4).

電流パルスCはスイツチングトランジスタ12
のベース電流となり、スイツチングトランジスタ
12をオン・オフ動作する。
The current pulse C is the switching transistor 12
The base current becomes the base current, which turns the switching transistor 12 on and off.

次に、第1図の実施例の電圧制御動作について
説明する。スイツチングトランジスタ12がオン
になると直流電源11の電圧VS(15V)が出力さ
れ(Vi≒Vs)、インダクタンス素子33を介して
負荷部20に電力を供給する。スイツチングトラ
ンジスタ12がオフになるとフリーホイールダイ
オード32が導通し、インダクタンス素子33に
蓄えられたエネルギーを負荷部20に供給する。
その結果、平滑部13のダイオード32、インダ
クタンス素子33、コンデンサ34によつて平滑
され、負荷部20への印加電圧Vpはスイツチン
グトランジスタ12のオン時間比率に対応した値
となる。
Next, the voltage control operation of the embodiment shown in FIG. 1 will be explained. When the switching transistor 12 is turned on, the voltage V S (15 V) of the DC power supply 11 is output (Vi≈V S ), and power is supplied to the load section 20 via the inductance element 33 . When the switching transistor 12 is turned off, the freewheel diode 32 becomes conductive and supplies the energy stored in the inductance element 33 to the load section 20.
As a result, the voltage Vp applied to the load section 20 is smoothed by the diode 32, inductance element 33, and capacitor 34 of the smoothing section 13, and has a value corresponding to the on-time ratio of the switching transistor 12.

負荷部20の電圧Vpは電圧検出部14によつ
て検出され、その検出電圧Vdは基準電圧発生部
15の基準電圧Vrと比較され、その両者の差電
圧に応じたパルス幅の高周波パルス信号Aをパル
ス信号発生部16により作り出し、パルス制御部
17を介してスイツチングトランジスタ12のオ
ン時間比率を制御するようにしている。その結
果、スイツチングトランジスタ12、平滑部1
3、電圧検出部14、パルス信号発生部16およ
びパルス制御部17によつて電圧帰還ループが構
成され、検出電圧Vdが基準電圧Vrと一致するよ
うに制御がかかる。すなわち、負荷部20の印加
電圧Vpは所定に値(ここでは5V)に制御される。
The voltage V p of the load section 20 is detected by the voltage detection section 14, and the detected voltage V d is compared with the reference voltage V r of the reference voltage generation section 15, and a high frequency pulse width corresponding to the difference voltage between the two is generated. A pulse signal A is generated by a pulse signal generator 16, and the on-time ratio of the switching transistor 12 is controlled via a pulse controller 17. As a result, the switching transistor 12, the smoothing section 1
3. A voltage feedback loop is constituted by the voltage detection section 14, the pulse signal generation section 16, and the pulse control section 17, and control is applied so that the detected voltage V d matches the reference voltage V r . That is, the applied voltage V p of the load section 20 is controlled to a predetermined value (here, 5 V).

次に、本実施例のベース電流損失の低減効果に
ついて説明する。Ip nax=2.5A、hFEmin=25と
すると、スイツチングトランジスタ12のベース
電流として100mAが必要であり、負荷電流に無
関係にベース電流として100mAを供給すると、I0
=0.5Aのときに80mA相当のベース電流損失が生
じることは、すでに説明した。本実施例では、パ
ルス制御部17の電流検出部18とパルス供給部
19の動作によつて、スイツチングトランジスタ
12のオン時のベース電流を負荷部20への供給
電流I0に応動(比例)して変化させ、I0が大きい
時に大きくし、I0が小さい時に小さくしている。
従つて、I0が小さい時のベース電流損失は大幅に
低減されている。たとえば、I0=0.5Aのときには
i1=0.2mA、B=i1+I2=0.25mAであるから、C
=k2・B=25mAとなつている。その結果、(100
−25)=75mA相当のベース電流損失が軽減され
ている。これは、オン時間比率をVp/VS=1/3と
すると、1.5V×0.075A×1/3=0.375Wに相当す
る。ここで、電流検出用の抵抗51の値はR51
0.1Ωと十分に小さいために、その損失は0.1×
0.52=0.025Wと小さい。このようなベース電流
損失低減効果は、負荷部20への電流I0が小さい
時に大きくなる。従つて、供給電流I0が大幅に変
化する負荷に直流電圧Vpを供給するときに、本
実施例のごときDC―DCコンバータは極めて有効
である。
Next, the effect of reducing base current loss in this embodiment will be explained. Assuming I p nax = 2.5 A and h FE min = 25, 100 mA is required as the base current of the switching transistor 12, and if 100 mA is supplied as the base current regardless of the load current, I 0
It has already been explained that when = 0.5A, a base current loss equivalent to 80mA occurs. In this embodiment, the base current of the switching transistor 12 when it is turned on is made responsive (proportional) to the current I 0 supplied to the load section 20 by the operation of the current detection section 18 and the pulse supply section 19 of the pulse control section 17. It is increased when I 0 is large, and decreased when I 0 is small.
Therefore, the base current loss when I 0 is small is significantly reduced. For example, when I 0 = 0.5A,
Since i 1 = 0.2 mA and B = i 1 + I 2 = 0.25 mA, C
= k2・B=25mA. As a result, (100
-25) = base current loss equivalent to 75mA is reduced. This corresponds to 1.5V×0.075A×1/3=0.375W when the on-time ratio is V p /V S =1/3. Here, the value of the resistor 51 for current detection is R 51 =
Because it is sufficiently small at 0.1Ω, the loss is 0.1×
0.52=0.025W, which is small. Such a base current loss reduction effect becomes large when the current I 0 to the load section 20 is small. Therefore, the DC-DC converter of this embodiment is extremely effective when supplying the DC voltage V p to a load where the supply current I 0 changes significantly.

また、本実施例のごとき構成にするならば、ス
イツチングトランジスタ12のオン時のベース電
流Cが負荷部20への制御電流I0に比例して増減
しているので、供給電流I0をIp naxよりも大きく
なす場合でも、スイツチングトランジスタ12は
正常にオン・オフ動作する。
Furthermore, if the configuration of this embodiment is adopted, the base current C when the switching transistor 12 is on increases or decreases in proportion to the control current I 0 to the load section 20, so the supply current I 0 is Even if it is made larger than p nax , the switching transistor 12 normally operates on and off.

なお、負荷部20の印加電圧Vpが零の状態よ
りDC―DCコンバータの出力電圧が大きくなつて
いく場合には、スイツチングトランジスタ12の
初期のベース電流は定電流源60のI2に対応する
値(C=k2・I2=5mA)であり、スイツチングト
ランジスタ12は完全なオンとならないが、負荷
部20の印加電圧Vpが大きくなるにつれて電流I0
も大きくなり、電流検出部18の出力Bが大きく
なり、ベース電流Cを大きくし、スイツチングト
ランジスタ12は完全なオン・オフ動作するよう
になり、負荷部20に所定の電圧、電流を供給す
るようになる。すなわち、過渡的に正帰還が生じ
て負荷部20の印加電圧V0は急速に大きくなり、
すみやかに所定の値に落ちついていく。このよう
な正帰還動作を安定に作動させ、かつベース電流
損失を小さくするためには、次のように設定する
ことが望ましい。
Note that when the output voltage of the DC-DC converter increases from the state where the applied voltage V p of the load section 20 is zero, the initial base current of the switching transistor 12 corresponds to I 2 of the constant current source 60. (C = k 2 · I 2 = 5 mA), and although the switching transistor 12 is not completely turned on, as the voltage V p applied to the load section 20 increases, the current I 0
becomes large, the output B of the current detection section 18 becomes large, the base current C becomes large, and the switching transistor 12 comes to perform complete on/off operation, supplying a predetermined voltage and current to the load section 20. It becomes like this. In other words, positive feedback occurs transiently, and the voltage V 0 applied to the load section 20 rapidly increases.
It quickly settles down to a predetermined value. In order to operate such positive feedback operation stably and to reduce base current loss, it is desirable to set as follows.

負荷部20への供給電流I0が零の場合にもス
イツチングトランジスタ12に所定の小さなベ
ース電流が供給されるようにする(オンにする
時)。
Even when the supply current I0 to the load section 20 is zero, a predetermined small base current is supplied to the switching transistor 12 (when turned on).

電流検出部18での供給電流I0から出力Bへ
の変換利得k1と、パルス供給部19でのBから
スイツチングトランジスタ12のベース電流C
への伝達利得k2と、スイツチングトランジスタ
12の電流増幅度hFEの総合積k1・k2・hFEを1
にする。実際にはスイツチングトランジスタ1
2の電流増幅度hFEが変動しやすいために、 0.8≦k1・k2・hFE≦5 …(5) とすることが好ましい(k1・k2・hFEが小さす
ぎると、大電流動作時のスイツチングトランジ
スタ12が十分にオンとならなくなり、電力損
失が増大する。また、k1・k2・hFEが大きすぎ
ると、スイツチングトランジスタ12に過剰な
ベース電流を供給することになつて、ベース電
流損失の軽減効果が小さくなる。)。k1・k2
hFEを1に極力近づけるために、前述の実施例
の電流検出部17(第3図参照)では、スイツ
チ57を設けている。すなわち、スイツチング
トランジスタ12のhFEが大きいときにはスイ
ツチ57をオフにしてk1を小さくし、hFEが小
さいときにはスイツチ57をオンにしてk1を大
きくするように調整する。
The conversion gain k 1 from the supply current I 0 to the output B in the current detection unit 18 and the base current C of the switching transistor 12 from B in the pulse supply unit 19
The total product of the transfer gain k 2 to the switching transistor 12 and the current amplification h FE of the switching transistor 12 k 1・k 2・h FE is 1
Make it. Actually switching transistor 1
Since the current amplification degree h FE of During current operation, the switching transistor 12 is not turned on sufficiently, increasing power loss.Furthermore, if k 1 · k 2 · h FE is too large, excessive base current may be supplied to the switching transistor 12. (The effect of reducing base current loss becomes smaller.) k 1・k 2
In order to bring hFE as close to 1 as possible, a switch 57 is provided in the current detection section 17 (see FIG. 3) of the above-described embodiment. That is, when h FE of the switching transistor 12 is large, the switch 57 is turned off to make k 1 small, and when h FE is small, the switch 57 is turned on to make k 1 large.

前述の実施例では、スイツチングトランジスタ
のベース電流を必要値に近づけているために、ベ
ース蓄積電荷量が小さくなり、蓄積時間・立下り
時間も小さくなつている。これらの時間をさらに
小さくするために、従来は、スイツチングトラン
ジスタ12のベース・エミツタ間に抵抗(1KΩ
程度)を接続していた。しかし、このような構成
では、オン時に余分な電流(0.7V/1KΩ=
0.7mA)を供給する必要があると共に、抵抗によ
る蓄積時間・立下り時間の減少効果も十分とはい
えなかつた。
In the above-mentioned embodiment, since the base current of the switching transistor is brought close to the required value, the amount of charge stored in the base is small, and the storage time and fall time are also short. In order to further reduce these times, conventionally a resistor (1KΩ) was installed between the base and emitter of the switching transistor 12.
degree) was connected. However, in this configuration, an extra current (0.7V/1KΩ=
0.7 mA), and the effect of reducing the accumulation time and fall time by the resistor was not sufficient.

これらの点を改善したパルス制御部17内に設
けられたパルス供給部19の構成を第5図に示
す。全体の構成は第1図と同様であり、パルス信
号発生部16および電流検出部18は第2図およ
び第3図に示した構成と同一であり、その説明は
省略する。第5図のパルス供給部19(パルス制
御部17に含まれる)は、スイツチングトランジ
スタ12をオンにする電流パルスを供給するオン
電流供給部101(第1の手段に相当する)と、
スイツチングトランジスタ12をオフにする電流
パルスを供給するオフ電流供給器102(第2の
手段に相当する)によつて構成されている。
FIG. 5 shows the configuration of the pulse supply section 19 provided in the pulse control section 17 that has improved these points. The overall configuration is the same as that shown in FIG. 1, and the pulse signal generating section 16 and current detecting section 18 are the same as those shown in FIGS. 2 and 3, and their explanation will be omitted. The pulse supply section 19 (included in the pulse control section 17) in FIG. 5 includes an on-current supply section 101 (corresponding to first means) that supplies a current pulse to turn on the switching transistor 12;
It is constituted by an off-current supply device 102 (corresponding to second means) that supplies a current pulse to turn off the switching transistor 12.

パルス信号Aが“L”の時にはトランジスタ7
2と112がオフとなり、オン電流供給時101
が動作してベース電流C=IB1=k2・Bがスイツ
チングトランジスタ12に供給され、スイツチン
グトランジスタ12はオンになる。このとき、オ
フ電流供給器102の各トランジスタ115,1
17,118はオフであり、その出力電流IB2
零である。
When pulse signal A is “L”, transistor 7
2 and 112 are turned off, and when on current is supplied, 101
operates, a base current C=I B1 =k 2 ·B is supplied to the switching transistor 12, and the switching transistor 12 is turned on. At this time, each transistor 115, 1 of the off-current supply device 102
17 and 118 are off, and their output current I B2 is zero.

パルス信号Aが“H”の時にはトランジスタ7
2,112がオンとなり、オン電流供給器101
のカレントミラー回路(ダイオード73,74、
トランジスタ75,76、抵抗77,78)はオ
フとなり、電流IB1は零になる。抵抗121、ダ
イオード122、トランジスタ123からなる定
電流源は、カレントミラー回路のトランジスタ7
5,76が高速でオンからオフに移行するように
している。その電流値は1mA程度であり、IB1
りも十分に小さくしている。オフ電流供給器10
2のトランジスタ112がオンであるから、抵抗
113,114,116、トランジスタ115に
よつて定まる所定の電流i3が流れる。その値はi3
=0.3mA程度である。電流i3は、トランジスタ1
17,118、抵抗119,120からなるカレ
ントミラー回路によつて所定倍(約10倍)の増幅
され、スイツチングトランジスタ12のベースに
オフ電流IB2=3mAを供給する。カレントミラー
回路の出力側トランジスタ118のエミツタ面積
はダイオード接続されたトランジスタ117のエ
ミツタ面積の10倍にし、抵抗119の値は抵抗1
20の値の10倍にし、その電流増幅度を10倍にし
ている(抵抗119は100Ω、120は10Ωにし
て、そこでの電圧降下を小さくしている。実際に
は、抵抗119,120がなくてもカレントミラ
ー動作を行なう)。カレントミラー回路の共通接
続端は、スイツチングトランジスタ12のエミツ
タ側に接続し、出力トランジスタ118のコレク
タ(出力端)をスイツチングトランジスタ12の
ベースに接続している。従つて、オフ電流供給器
102の出力電流IB2により、スイツチングトラ
ンジスタ12のエミツタとベースの間に蓄積され
た電荷を急速に放電させ、蓄積時間・立下り時間
が大幅に短かくなつている。実際には、オフ電流
IB2は蓄積電荷の放電に伴つて減少してゆき、電
荷がなくなるとIB2=0となる。従つて、オフ電
流IB2を大きくしても、実質的な電力損失は生じ
ない。
When pulse signal A is “H”, transistor 7
2,112 turns on, and the on-current supply device 101
current mirror circuit (diodes 73, 74,
Transistors 75, 76 and resistors 77, 78) are turned off, and current I B1 becomes zero. A constant current source consisting of a resistor 121, a diode 122, and a transistor 123 is connected to the transistor 7 of the current mirror circuit.
5 and 76 are configured to switch from on to off at high speed. The current value is about 1 mA, which is sufficiently smaller than I B1 . Off current supply device 10
Since transistor 112 of No. 2 is on, a predetermined current i 3 determined by resistors 113, 114, 116 and transistor 115 flows. Its value is i 3
= about 0.3mA. Current i 3 is transistor 1
17, 118 and resistors 119, 120, the off-state current I B2 =3 mA is amplified by a predetermined factor (approximately 10 times) to the base of the switching transistor 12. The emitter area of the output side transistor 118 of the current mirror circuit is 10 times that of the diode-connected transistor 117, and the value of the resistor 119 is set to 1.
20 is set to 10 times the current amplification factor (resistance 119 is set to 100Ω and resistor 120 is set to 10Ω to reduce the voltage drop there. In reality, there are no resistors 119 and 120. (current mirror operation is performed). A common connection end of the current mirror circuit is connected to the emitter side of the switching transistor 12, and a collector (output end) of the output transistor 118 is connected to the base of the switching transistor 12. Therefore, the output current I B2 of the off-current supply device 102 rapidly discharges the charge accumulated between the emitter and base of the switching transistor 12, and the accumulation time and fall time are significantly shortened. . In fact, the off-current
I B2 decreases as the accumulated charge is discharged, and when the charge is exhausted, I B2 =0. Therefore, even if the off-state current I B2 is increased, no substantial power loss occurs.

高周波パルス信号Aが”H”、“L”、“H”…と
変化するのに伴つて、オン電流IB2とオフ電流IB2
は相補的または略相補的に発生し、スイツチング
トランジスタ12を高速にオン・オフ動作させて
いる。
As the high-frequency pulse signal A changes from "H" to "L" to "H", on-current I B2 and off-current I B2
are generated in a complementary or substantially complementary manner, causing the switching transistor 12 to turn on and off at high speed.

この様な構成のオフ電流供給器102は、スイ
ツチングトランジスタ12のスイツチングを高速
化する顕著な効果があり、従来のDC―DCコンバ
ータのようにオン電流供給器が一定の電流パルス
(I0に応動しない)を供給している場合であつて
も、大きな効果が得られるものである。
The off-state current supply 102 having such a configuration has a remarkable effect of speeding up the switching of the switching transistor 12, and unlike a conventional DC-DC converter, the on-current supply has a constant current pulse (I 0 Even if the system does not respond (no response), a significant effect can be obtained.

前述の実施例では、負荷部20への供給電流I0
に比例するベース電流をスイツチングトランジス
タ12に供給しているために、たとえば負荷の短
絡が生じた場合には、過大な電流がスイツチング
トランジスタ12に流れ、スイツチングトランジ
スタ12の電流破壊や熱破壊を生じる危険性があ
る。この点を改善したパルス制御部17内に設け
られた電流検出部18の構成を第6図に示す。全
体の構成は第1図とほぼ同様であり、その説明は
省略する。第6図の電流検出部18は、負荷部2
0への供給電流I0に比例する電流Bを出力する比
例電流発生器201と、電流I0が所定値より大き
くなると基準電圧発生部15の基準電圧Vrを小
さくするように動作する過電流検出器202によ
り構成されている。比例電流発生器201は、第
3図に示した電流検出部の構成と同一であり、そ
の動作も同じである。過電流検出器202の定電
流源219の電流I4と抵抗221(抵抗をR221
する)により所定電圧I4・R221を作り出し、電流
I0による電圧降下R51・I0と所定電圧R221・I4を差
動トランジスタ214と215によつて比較して
いる(トランジスタ52のベース・エミツタ電圧
とダイオード220の順方向電圧は相殺される)。
トランジスタ214と215のコレクタ電流はト
ランジスタ216と217のカレントミラーによ
つて比較され、その差に応じてトランジスタ21
8のベース電流が供給され、電流増幅されて出力
電流i5になる。すなわち、Ip nax=(R221/R51)・I4
と おくと、I0≦Ip naxのときにはi5=0であり、I0
>Ip naxのときにはi5が(I0−Ip nax)に応動し
て増加する。過電流検出器202の出力電流i5
は、基準電圧発生部15の基準電圧Vrの点(第
1図の抵抗38と39の接続点)に与えられてい
る。従つて、I0がIp naxよりも大きくなると、基
準電圧Vrが小さくなつてゆき、電圧帰還ループ
の動作により負荷部20への印加電圧Vpも小さ
くなる。その結果、負荷部20への供給電流I0
過大になることを防止している(たとえば、負荷
部20が瞬間的に短絡されても、最大供給電流は
Ip nax程度に制限されている)。その結果、スイ
ツチングトランジスタ12の電流破壊や熱破壊が
防止される。
In the embodiment described above, the supply current I 0 to the load section 20
Since the switching transistor 12 is supplied with a base current proportional to There is a risk of causing FIG. 6 shows the configuration of the current detection section 18 provided in the pulse control section 17 that improves this point. The overall configuration is almost the same as that in FIG. 1, and its explanation will be omitted. The current detection section 18 in FIG.
A proportional current generator 201 outputs a current B that is proportional to the current I 0 supplied to 0, and an overcurrent generator that operates to reduce the reference voltage V r of the reference voltage generator 15 when the current I 0 becomes larger than a predetermined value. It is composed of a detector 202. The proportional current generator 201 has the same configuration as the current detection section shown in FIG. 3, and its operation is also the same. A predetermined voltage I 4 and R 221 is generated by the current I 4 of the constant current source 219 of the overcurrent detector 202 and the resistor 221 (resistance is R 221 ), and the current
The voltage drop R 51 · I 0 due to I 0 and the predetermined voltage R 221 · I 4 are compared by the differential transistors 214 and 215 (the base-emitter voltage of the transistor 52 and the forward voltage of the diode 220 cancel each other out). ).
The collector currents of transistors 214 and 215 are compared by a current mirror of transistors 216 and 217, and depending on the difference, transistor 21
A base current of 8 is supplied and current amplified to an output current of 5 . That is, I p nax = (R 221 /R 51 )・I 4
Then, when I 0 ≦I p nax , i 5 = 0, and I 0
>I p nax , i 5 increases in response to (I 0 −I p nax ). Output current i 5 of overcurrent detector 202
is applied to the reference voltage Vr point of the reference voltage generating section 15 (the connection point between the resistors 38 and 39 in FIG. 1). Therefore, when I 0 becomes larger than I p nax , the reference voltage V r becomes smaller, and the voltage V p applied to the load section 20 also becomes smaller due to the operation of the voltage feedback loop. As a result, the supply current I0 to the load section 20 is prevented from becoming excessive (for example, even if the load section 20 is momentarily short-circuited, the maximum supply current is
I p nax ). As a result, current breakdown and thermal breakdown of the switching transistor 12 are prevented.

なお、前述の実施例では、鋸歯状波発振器を使
用した固定周波数のパルス幅変調型を例にとつて
説明したが、本発明はそのような場合に限らず、
自励発振を利用する方式であつても良いことはい
うまでもない。また、降圧形のDC―DCコンバー
タに限らず、昇圧形や逆電圧形またはトランスを
利用するDC―DCコンバータであつても良く、本
発明に含まれることはいうまでもない。その他、
本発明の主旨を変えずして種々の変形が可能であ
る。
In the above-mentioned embodiment, a fixed frequency pulse width modulation type using a sawtooth wave oscillator was explained as an example, but the present invention is not limited to such a case.
It goes without saying that a method using self-sustained oscillation may also be used. Furthermore, it is not limited to a step-down type DC-DC converter, but may be a step-up type, a reverse voltage type, or a DC-DC converter using a transformer, and it goes without saying that the present invention includes these converters. others,
Various modifications can be made without changing the spirit of the invention.

発明の効果 以上のように本発明によれば、電流検出手段と
カレントミラー手段と供給手段によつてスイツチ
ングトランジスタのオン時のベース電流を負荷部
に供給される直流電流に応じて増減させることに
より、次のような効果を有している。
Effects of the Invention As described above, according to the present invention, the base current of the switching transistor when it is on can be increased or decreased according to the DC current supplied to the load section by the current detection means, the current mirror means, and the supply means. This has the following effects.

(a) スイツチングトランジスタのオン時のベース
電流は負荷部への供給電流に対応しているの
で、スイツチングトランジスタを確実にオンで
きる。
(a) Since the base current of the switching transistor when it is on corresponds to the current supplied to the load, the switching transistor can be turned on reliably.

(b) 供給電流が小さい時のスイツチングトランジ
スタのベース電流損失を軽減できる。
(b) The base current loss of the switching transistor can be reduced when the supply current is small.

(c) スイツチングトランジスタのベース過剰電流
が小さくなり、ベース蓄積電荷量が少なく、そ
の放電時間も短かくなる。すなわち、スイツチ
ングトランジスタの高速スイツチングが可能に
なる。
(c) The base excess current of the switching transistor is reduced, the amount of charge stored in the base is reduced, and the discharge time is also shortened. That is, high-speed switching of the switching transistor becomes possible.

従つて、本発明にもとづいて、計測機器やエレ
クトロメカ機器の直流電圧源用のDC―DCコンバ
ータを構成するならば、小形・高効率・省電力の
電力供給源となる。
Therefore, if a DC-DC converter for a DC voltage source for measuring equipment or electromechanical equipment is constructed based on the present invention, it will become a compact, highly efficient, and power-saving power supply source.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の実施例を表わす構成図、第2
図はパルス信号発生部16の具体的な構成図、第
3図は電流検出部18の具体的な構成図、第4図
はパルス供給部19の具体的な構成図、第5図は
パルス供給部19の他の構成図、第6図は電流検
出部18の他の構成図である。 11……直流電源、12……スイツチングトラ
ンジスタ、13……平滑部、14……電圧検出
部、15……基準電圧発生部、16……パルス信
号発生部、17……パルス制御部、18……電流
検出部、19……パルス制御部、20……負荷
部。
FIG. 1 is a configuration diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a specific configuration diagram of the pulse signal generator 16, FIG. 3 is a specific configuration diagram of the current detection unit 18, FIG. 4 is a specific configuration diagram of the pulse supply unit 19, and FIG. 5 is a specific configuration diagram of the pulse supply unit 19. Another configuration diagram of the section 19, FIG. 6 is another configuration diagram of the current detection section 18. 11... DC power supply, 12... Switching transistor, 13... Smoothing section, 14... Voltage detection section, 15... Reference voltage generation section, 16... Pulse signal generation section, 17... Pulse control section, 18 ... Current detection section, 19 ... Pulse control section, 20 ... Load section.

Claims (1)

【特許請求の範囲】 1 直流電源と、前記直流電源から負荷部への電
力供給路をパルス的に断続させるスイツチングト
ランジスタと、前記スイツチングトランジスタに
よるパルス電圧を平滑して前記負荷部に供給する
平滑手段と、前記平滑手段による前記負荷部への
供給電圧に応動したパルス幅の所定周波数のパル
ス信号を得るパルス発生手段と、前記パルス信号
のパルス幅に対応したオン時間比率にて前記スイ
ツチングトランジスタをオン・オフ動作させるパ
ルス制御手段を具備したDC―DCコンバータであ
つて、前記パルス制御手段は、前記負荷部に供給
される直流電流に比例もしくは略比例して変化す
る電流信号を得る電流検出手段と、前記電流検出
手段の電流信号を入力側に与えられ、前記電流信
号に比例もしくは略比例した電流を出力するカレ
ントミラー手段と、前記カレントミラー手段への
入力電流を前記パルス発生手段のパルス信号によ
りオン・オフすることにより、前記カレントミラ
ー手段の出力電流をパルス電流にするパルス化手
段と、前記スイツチングトランジスタのオン時の
ベース電流として前記パルス電流を直流成分も含
めて供給する供給手段を有し、前記電流検出手段
と前記カレントミラー手段と前記供給手段により
前記スイツチングトランジスタのオン時のベース
電流を前記負荷部に供給される直流電流に応じて
増減させることを特徴とするDC―DCコンバー
タ。 2 直流電源と、前記直流電源から負荷部への電
力供給路をパルス的に断続させるスイツチングト
ランジスタと、前記スイツチングトランジスタに
よるパルス電圧を平滑して前記負荷部に供給する
平滑手段と、前記平滑手段による前記負荷部への
供給電圧に応動したパルス幅の所定周波数のパル
ス信号を得るパルス発生手段と、前記パルス信号
のパルス幅に対応したオン時間比率にて前記スイ
ツチングトランジスタをオン・オフ動作させるパ
ルス制御手段を具備したDC―DCコンバータであ
つて、前記パルス制御手段は、前記負荷部に供給
される直流電流に比例もしくは略比例して変化す
る電流信号を得る電流検出手段と、前記電流検出
手段の電流信号を入力側に与えられ、前記電流信
号に比例もしくは略比例した電流を出力する第1
のカレントミラー手段と、前記第1のカレントミ
ラー手段への入力電流を前記パルス発生手段のパ
ルス信号によりオン・オフすることにより、前記
第1のカレントミラー手段の出力電流をパルス電
流にする第1のパルス化手段と、前記スイツチン
グトランジスタのオン時のベース電流として前記
パルス電流を直流成分も含めて供給する第1の供
給手段と、前記スイツチングトランジスタのエミ
ツタ側に共通接続端子を接続されかつベース側に
出力端子を接続された第2のカレントミラー手段
と、前記第2のカレントミラー手段の入力電流を
前記パルス発生手段のパルス信号によりオン・オ
フすることにより、前記第2のカレントミラー手
段の出力端子より前記スイツチングトランジスタ
のベースとエミツタ間を短絡させる電流を供給す
る第2の供給手段を有し、前記電流検出手段と前
記第1のカレントミラー手段と前記第1の供給手
段により前記スイツチングトランジスタのオン時
のベース電流を前記負荷部に供給される直流電流
に応じて増減させ、かつ、前記第2のカレントミ
ラー手段と第2の供給手段により前記スイツチン
グトランジスタのオフ時にベース蓄積電荷の放電
路を形成させることを特徴とするDC―DCコンバ
ータ。
[Scope of Claims] 1. A DC power supply, a switching transistor that pulses and connects a power supply path from the DC power supply to the load unit, and a pulse voltage from the switching transistor that is smoothed and supplied to the load unit. a smoothing means, a pulse generating means for obtaining a pulse signal of a predetermined frequency with a pulse width responsive to the voltage supplied to the load section by the smoothing means, and the switching at an on-time ratio corresponding to the pulse width of the pulse signal. A DC-DC converter equipped with a pulse control means for turning on and off a transistor, the pulse control means controlling a current for obtaining a current signal that changes in proportion or substantially proportion to the DC current supplied to the load section. a detection means; a current mirror means which receives the current signal of the current detection means on its input side and outputs a current proportional or approximately proportional to the current signal; pulsing means that turns the output current of the current mirror means into a pulse current by being turned on and off by a pulse signal; and a supply that supplies the pulse current including a DC component as a base current when the switching transistor is turned on. The DC current detecting means, the current mirror means, and the supplying means increase or decrease the base current of the switching transistor when it is on in accordance with the DC current supplied to the load section. -DC converter. 2. A DC power source, a switching transistor that pulses and connects the power supply path from the DC power source to the load section, a smoothing means for smoothing the pulse voltage from the switching transistor and supplying the smoothed voltage to the load section, and pulse generating means for obtaining a pulse signal of a predetermined frequency with a pulse width responsive to the voltage supplied to the load section by the means; and turning on and off the switching transistor at an on-time ratio corresponding to the pulse width of the pulse signal. The DC-DC converter is equipped with a pulse control means for controlling the current, and the pulse control means includes a current detection means for obtaining a current signal that changes in proportion or approximately proportion to the DC current supplied to the load section; A first receiving the current signal of the detection means on the input side and outputting a current proportional or substantially proportional to the current signal.
and a first current mirror means in which the output current of the first current mirror means is made into a pulse current by turning on and off the input current to the first current mirror means by a pulse signal of the pulse generating means. pulsing means, first supply means for supplying the pulsed current including a DC component as a base current when the switching transistor is turned on, and a common connection terminal connected to the emitter side of the switching transistor; The second current mirror means has an output terminal connected to the base side, and the input current of the second current mirror means is turned on and off by the pulse signal of the pulse generating means. a second supply means for supplying a current to short-circuit between the base and emitter of the switching transistor from the output terminal of the switching transistor; The base current when the switching transistor is on is increased or decreased in accordance with the DC current supplied to the load section, and the base current is accumulated when the switching transistor is off by the second current mirror means and the second supply means. A DC-DC converter that is characterized by forming a charge discharge path.
JP11160383A 1983-06-20 1983-06-20 Dc-dc converter Granted JPS605773A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11160383A JPS605773A (en) 1983-06-20 1983-06-20 Dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11160383A JPS605773A (en) 1983-06-20 1983-06-20 Dc-dc converter

Publications (2)

Publication Number Publication Date
JPS605773A JPS605773A (en) 1985-01-12
JPH0132752B2 true JPH0132752B2 (en) 1989-07-10

Family

ID=14565532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11160383A Granted JPS605773A (en) 1983-06-20 1983-06-20 Dc-dc converter

Country Status (1)

Country Link
JP (1) JPS605773A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133346A (en) * 1989-10-19 1991-06-06 Kanemaru Morita Shoten:Kk Removal of dirt of food and device therefor
JPH04117246A (en) * 1990-06-04 1992-04-17 Kanemaru Morita Shoten:Kk Apparatus for removing foreign material of food or the like

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2575368B2 (en) * 1986-12-26 1997-01-22 マツダ株式会社 Engine mechanical supercharger
JP3462694B2 (en) * 1997-02-28 2003-11-05 三洋電機株式会社 Step-down DC-DC converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5448030A (en) * 1977-09-24 1979-04-16 Nec Corp Vercurrent protection circuit for swtching regulator
JPS5740361A (en) * 1980-08-20 1982-03-05 Matsushita Electric Ind Co Ltd Pulse width moldulation type dc-dc converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5448030A (en) * 1977-09-24 1979-04-16 Nec Corp Vercurrent protection circuit for swtching regulator
JPS5740361A (en) * 1980-08-20 1982-03-05 Matsushita Electric Ind Co Ltd Pulse width moldulation type dc-dc converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03133346A (en) * 1989-10-19 1991-06-06 Kanemaru Morita Shoten:Kk Removal of dirt of food and device therefor
JPH04117246A (en) * 1990-06-04 1992-04-17 Kanemaru Morita Shoten:Kk Apparatus for removing foreign material of food or the like

Also Published As

Publication number Publication date
JPS605773A (en) 1985-01-12

Similar Documents

Publication Publication Date Title
US6294903B1 (en) Switching power supply
JPH06335241A (en) Transformer-coupled secondary dc power-supply forming device
JPH02114861A (en) Intermittently regulated electric source circuit
US5070294A (en) Multi-output dc-dc converter using field-effect transistor switched at high frequency
JPH0132752B2 (en)
JPH09131058A (en) Tuned switch mode power supply
JPH05251800A (en) He-ne laser power supply
JP3826804B2 (en) Dual power supply system
JP3107193B2 (en) DC-DC converter
JPS6130961A (en) Switching control type power source circuit
JP2003088105A (en) Switching regulator
JPH041586B2 (en)
JP2600103Y2 (en) Power circuit
JP2938241B2 (en) High voltage power circuit
JP3571959B2 (en) Switching power supply
JPH06327149A (en) Power supply circuit
JP2588032B2 (en) Battery quick charger
JPH0416639Y2 (en)
JPH08317643A (en) Switching power-supply apparatus
JP3236506B2 (en) Switching power supply
JPH0326793Y2 (en)
JPH0250715B2 (en)
JP2000041377A (en) Switching power supply
JP2001045754A (en) Dc power supply
JPH07222440A (en) Switching power supply