JPH07222440A - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JPH07222440A
JPH07222440A JP827594A JP827594A JPH07222440A JP H07222440 A JPH07222440 A JP H07222440A JP 827594 A JP827594 A JP 827594A JP 827594 A JP827594 A JP 827594A JP H07222440 A JPH07222440 A JP H07222440A
Authority
JP
Japan
Prior art keywords
voltage
power supply
terminal
control circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP827594A
Other languages
Japanese (ja)
Inventor
Masuo Hanawaka
花若増生
Masanori Ota
太田真規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP827594A priority Critical patent/JPH07222440A/en
Publication of JPH07222440A publication Critical patent/JPH07222440A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To obtain a switching power supply provided with a three-terminal- type switching device for producing stepwise variable voltage by a method wherein a few components are connected to an external terminal for the switching device is which a voltage at the external terminal is controlled to a definite voltage by a control circuit. CONSTITUTION:In a package 10 of a switching device, a MOSFET 20 and a control circuit 30 are incorporated in the same chip, and three terminals, i.e., a power-supply input terminal 40, a drain terminal D and a source terminal S for the FET 20, are provided as external terminals. The anode of a Zener diode 70 is connected to the output terminal 40, a voltage which has rectified and smoothed a commercial power supply 50 via a starting resistance 53 is applied to the cathode, and a voltage which has rectified and smoothed a voltage obtained from a bias winding 63 for a transformer 60 is applied. Thereby, a voltage variable with a Zener voltage can be obtained as an output voltage OUT.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、MOSFETをスイッ
チング素子とするスイッチングデバイスを用いたスイッ
チング電源に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply using a switching device having a MOSFET as a switching element.

【0002】[0002]

【従来の技術】近年、スイッチング電源の部品点数の削
減,スペースファクタの向上,或いは小型化,コストダ
ウン等の為に、スイッチ素子として用いられるMOSF
ETとその制御回路とを同一チップの半導体集積回路に
組み込んだスイッチングデバイスが実用化されている。
2. Description of the Related Art In recent years, a MOSF used as a switch element for reducing the number of parts of a switching power supply, improving a space factor, downsizing, cost reduction and the like.
A switching device in which ET and its control circuit are incorporated in a semiconductor integrated circuit of the same chip has been put into practical use.

【0003】ところで、従来のこのようなスイッチング
デバイスにおいては、外部端子として例えば20本以上
のピンが設けられているので、このデバイスをプリント
基板へ実装する場合にその実装が困難であり、又外部端
子の数に対応した外付け部品が必要であるので、小型化
する場合に制約がある。加えて、外付け部品の点数に対
応してコストも高くなる。
By the way, in such a conventional switching device, since, for example, 20 or more pins are provided as external terminals, it is difficult to mount the device on a printed board, and the external device is difficult to mount. Since external parts corresponding to the number of terminals are required, there are restrictions in miniaturization. In addition, the cost also increases corresponding to the number of external parts.

【0004】本願出願人は、このような問題点を解決す
る為に、本出願と同日付けで発明の名称「スイッチング
デバイス」を特許出願した。この出願によれば、外部端
子はMOSFETのドレイン端子とソース端子及び制御
回路の電源入力端子の3個の端子で構成されるので、プ
リント基板へ実装が容易で、かつ外付け部品も少なくて
済む特徴がある。しかし、この同日出願のデバイスに於
ける制御回路の電源入力端子の電圧は固定されており、
このデバイスを用いて構成したスイッチング電源では一
定の出力電圧しか得られないという問題がある。
In order to solve such a problem, the applicant of the present invention has filed a patent application for the title of the invention, "switching device", on the same date as the present application. According to this application, the external terminal is composed of three terminals, the drain terminal and the source terminal of the MOSFET, and the power input terminal of the control circuit. Therefore, the external terminal can be easily mounted on the printed board and the number of external parts can be reduced. There are features. However, the voltage of the power supply input terminal of the control circuit in the device of the same application is fixed,
The switching power supply configured using this device has a problem that only a constant output voltage can be obtained.

【0005】以下、本発明を説明する前に、本発明のス
イッチング電源に用いられるスイッチングデバイスの一
例として上記した特許出願「スイッチングデバイス」の
回路構成図を図1に示し、この図に付いて説明する。図
1において、10はパッケージで、このパッケージ内に
スイッチング素子として用いられるマルチソースのMO
SFET(以下、単にFETという)20と、このFE
Tを制御する電流制御方式の制御回路30が同一チップ
の半導体集積回路として組み込まれている。40は外部
からの電圧Vinが電源電圧として入力される端子であ
る。パッケージ10には、FET20のドレイン端子2
1とソース端子22,及び電源入力端子40の3個の端
子が設けられている。即ち、3端子方式のパッケージと
なっている。
Before explaining the present invention, a circuit configuration diagram of the above-mentioned patent application "switching device" is shown in FIG. 1 as an example of the switching device used in the switching power supply of the present invention, and description will be given with reference to this figure. To do. In FIG. 1, reference numeral 10 denotes a package, which is a multi-source MO used as a switching element in the package.
SFET (hereinafter simply referred to as FET) 20 and this FE
A current control type control circuit 30 for controlling T is incorporated as a semiconductor integrated circuit of the same chip. Reference numeral 40 denotes a terminal to which a voltage Vin from the outside is input as a power supply voltage. In the package 10, the drain terminal 2 of the FET 20
There are three terminals, a source terminal 22, a power source terminal 22, and a power input terminal 40. That is, it is a three-terminal type package.

【0006】制御回路30において、31は発振回路、
32はオアゲート、32aはインバータ、33はRSフ
リツプフロップで構成したラッチ回路である。発振回路
31は、一定周期のパルス(ブランキングパルス)を発
生すると共に、そのパルスを発生させる為の鋸歯状波
(又は三角波)を出力する。ブランキングパルスはオア
ゲート32に加えられると共に、ラッチ回路33のセッ
ト端子Sに入力され、ラッチ回路33のQバー出力はオ
アゲート32に加えられている。34は電源入力端子4
0より印加される電圧Vinを受けて基準電圧Vrを発
生する基準電圧発生回路、35は電圧Vinが基準値よ
り低い場合を検出する低電圧検出回路、36は逆にVi
nが所定値より高い場合を検出する高電圧検出回路で、
両検出回路の基準電圧は共に基準電圧発生回路34より
得ている。36aはスイッチ、36bは分圧抵抗であ
る。高電圧検出回路36にはスイッチ36aを介して得
られる電源電圧Vinが分圧抵抗36bで分圧されて加
えられる。
In the control circuit 30, 31 is an oscillation circuit,
32 is an OR gate, 32a is an inverter, and 33 is a latch circuit composed of an RS flip-flop. The oscillating circuit 31 generates a pulse (blanking pulse) having a constant cycle and outputs a sawtooth wave (or triangular wave) for generating the pulse. The blanking pulse is applied to the OR gate 32 and also input to the set terminal S of the latch circuit 33, and the Q-bar output of the latch circuit 33 is applied to the OR gate 32. 34 is a power input terminal 4
A reference voltage generation circuit that receives a voltage Vin applied from 0 to generate a reference voltage Vr, 35 is a low voltage detection circuit that detects a case where the voltage Vin is lower than a reference value, and 36 is conversely Vi.
A high voltage detection circuit that detects when n is higher than a predetermined value,
Both reference voltages of both detection circuits are obtained from the reference voltage generation circuit 34. 36a is a switch and 36b is a voltage dividing resistor. The power supply voltage Vin obtained via the switch 36a is applied to the high voltage detection circuit 36 after being divided by the voltage dividing resistor 36b.

【0007】37はチップ保護の為に異常な温度上昇を
検出する為の異常加熱検出回路で、その出力は低電圧,
及び高電圧検出回路35,36の出力と共に前記したオ
アゲート32に加えられている。オアゲート32の出力
はインバータ32aを介してFET20のゲート電極に
加えられている。
37 is an abnormal heating detection circuit for detecting an abnormal temperature rise for chip protection, the output of which is a low voltage,
And the outputs of the high voltage detection circuits 35 and 36 are added to the OR gate 32. The output of the OR gate 32 is applied to the gate electrode of the FET 20 via the inverter 32a.

【0008】38は誤差増幅器、38aはスイッチ、3
8bは分圧抵抗である。誤差増幅器38にはスイッチ3
8aを介して得られる電源入力端子40より加えられる
電圧Vinが分圧抵抗38bで分圧されて加えられる。
誤差増幅器38はこの分圧電圧を基準値Vrと比較し、
その差を増幅して出力する。この基準電圧Vrも前記し
た基準電圧発生回路34より得たものである。スイッチ
38a及び前記したスイッチ36aは共に低電圧検出回
路35の出力で駆動されるようになつている。
38 is an error amplifier, 38a is a switch, 3
8b is a voltage dividing resistor. The error amplifier 38 has a switch 3
The voltage Vin applied from the power input terminal 40 obtained via 8a is divided by the voltage dividing resistor 38b and added.
The error amplifier 38 compares this divided voltage with the reference value Vr,
The difference is amplified and output. This reference voltage Vr is also obtained from the reference voltage generating circuit 34 described above. The switch 38a and the switch 36a are both driven by the output of the low voltage detection circuit 35.

【0009】39はFET20のマルチソースから検出
されるソース電流に比例した電流と,誤差増幅器38の
出力とを比較する電流検出コンパレータで、その反転入
力端子には誤差増幅器38の出力が加えられている。非
反転入力端子には抵抗23によって検出されるFET2
0のソース電流に比例した電圧が電流に変換されて加え
られると共に、前記発振回路31が出力する鋸歯状波が
バイアスとして加えられている。このコンパレータの出
力はラッチ回路33のリセット端子Rに接続されてい
る。発振回路31より得られる鋸歯状波を重畳したの
は、デューテイが50%以上になつた時、系が不安定に
ならないように補正する為である。39aは電流検出コ
ンパレータ39の反転入力端子に加えられる電圧の最大
値を制限する為の定電圧素子で、これによりFET20
のドレイン電流の最大値を制限するようになっている。
Reference numeral 39 is a current detection comparator for comparing the current proportional to the source current detected from the multi-source of the FET 20 with the output of the error amplifier 38. The output of the error amplifier 38 is added to its inverting input terminal. There is. FET2 detected by the resistor 23 at the non-inverting input terminal
A voltage proportional to the source current of 0 is converted into a current and added, and the sawtooth wave output from the oscillation circuit 31 is added as a bias. The output of this comparator is connected to the reset terminal R of the latch circuit 33. The sawtooth wave obtained from the oscillation circuit 31 is superposed in order to correct the system so as not to become unstable when the duty becomes 50% or more. 39a is a constant voltage element for limiting the maximum value of the voltage applied to the inverting input terminal of the current detection comparator 39.
Is designed to limit the maximum drain current.

【0010】このような図1に示すスイッチングデバイ
スの動作を図2の波形図を用いて説明すると次のごとく
なる。なお、図3は図1において用いられるラッチ回路
33の真理値表である。
The operation of the switching device shown in FIG. 1 will be described below with reference to the waveform chart of FIG. 3 is a truth table of the latch circuit 33 used in FIG.

【0011】電源入力端子40より入力された電圧Vi
nは上記の様に制御回路30を構成する各回路に電源電
圧として加えられ、その結果基準電圧発生回路34は基
準電圧Vrを発生する。この場合、入力電圧Vinは電
源投入時より徐々に増加するが、その値が低電圧検出回
路35の基準値Vrで定まる起動電圧より低い期間,ス
イッチ36aと38aはオフとなっいるが、起動電圧に
達すると低電圧検出回路35の出力により両スイッチは
オンとなり、これによって制御回路全体が動作状態とな
る。
The voltage Vi input from the power input terminal 40
As described above, n is applied as a power supply voltage to each circuit constituting the control circuit 30, and as a result, the reference voltage generation circuit 34 generates the reference voltage Vr. In this case, the input voltage Vin gradually increases after the power is turned on, but the switches 36a and 38a are off while the value is lower than the starting voltage determined by the reference value Vr of the low voltage detection circuit 35, but the starting voltage is Then, both switches are turned on by the output of the low voltage detection circuit 35, whereby the entire control circuit is put into operation.

【0012】制御回路30が起動すると、発振回路31
は第2図(イ)に示す鋸歯状波を出力すると共に、この
鋸歯状波によって得られる第2図(ロ)に示す一定周期
のブランキングパルスを発生する。鋸歯状波信号は電流
検出コンパレータ39の非反転入力端子に加えられ、ブ
ランキングパルスはオアーゲート32の入力端子とラッ
チ回路32のセット端子Sに加えられる。一方、スイッ
チ38aがオンになると、入力電圧Vinはこのスイッ
チを介して分圧回路38aに加えられて分圧される。こ
の分圧電圧は誤差増幅器38で基準値Vrと比較され、
その差が増幅されて電流検出コンパレータ39に閾値電
流Ithとしてこのコンパレータの反転入力端子に加え
られる。この閾値電流のレベルを第2図(ト)でIth
1〜Ith3として示す。Ith1は分圧回路38aの
分圧電圧と基準値Vrとの差が小さい場合、Ith3は
その差が大きい場合を示す。
When the control circuit 30 is activated, the oscillation circuit 31
Outputs the sawtooth wave shown in FIG. 2 (a) and generates a blanking pulse having a constant period shown in FIG. 2 (b) obtained by the sawtooth wave. The sawtooth signal is applied to the non-inverting input terminal of the current detection comparator 39, and the blanking pulse is applied to the input terminal of the OR gate 32 and the set terminal S of the latch circuit 32. On the other hand, when the switch 38a is turned on, the input voltage Vin is applied to the voltage dividing circuit 38a via this switch to be divided. This divided voltage is compared with the reference value Vr by the error amplifier 38,
The difference is amplified and applied to the current detection comparator 39 as the threshold current Ith at the inverting input terminal of this comparator. The level of this threshold current is Ith in FIG.
Shown as 1 to Ith3. Ith1 indicates a case where the difference between the divided voltage of the voltage dividing circuit 38a and the reference value Vr is small, and Ith3 indicates a case where the difference is large.

【0013】ここで、抵抗21より検出されるFET2
0のソース電流の波形を第2図(ト)に示す。この検出
電流は第2図(ロ)に示すブランキングパルスの立ち下
がりによって立ち上がるようになっている。例えば、時
刻t1においてブランキングパルスが立ち下がると検出
電流(ソース電流)が立ち上がり、その電流は徐々に増
加し、時刻t2においてその値が閾値電流Ith1に達
すると電流検出コンパレータ39が第2図(ハ)で示す
如くこれを検出する。この検出出力はラッチ回路33の
リセット端子Rに加えられる。検出電流が閾値電流It
h1に達しないt1〜t2の期間、ラッチ回路33の出
力Qバーは第2図(ニ)で示す如くロウレベルになって
いるが、時刻t2において閾値電流Ith1に達すると
Qバー出力はハイレベルとなる。このハイレベル出力は
次のブランキングパルスの立ち上がりによってロウとな
る。
Here, FET2 detected by the resistor 21
The waveform of the source current of 0 is shown in FIG. This detection current rises at the fall of the blanking pulse shown in FIG. For example, when the blanking pulse falls at time t1, the detection current (source current) rises, the current gradually increases, and when the value reaches the threshold current Ith1 at time t2, the current detection comparator 39 causes the current detection comparator 39 shown in FIG. This is detected as shown in (c). This detection output is applied to the reset terminal R of the latch circuit 33. The detected current is the threshold current It
The output Q-bar of the latch circuit 33 is at the low level as shown in FIG. 2D during the period from t1 to t2 where it does not reach h1. Become. This high level output becomes low at the next rising edge of the blanking pulse.

【0014】オアーゲート32はこれに加えられる入力
のレベルが全てロウの時その出力は第2図(ホ)に示す
如くロウレベルとなり、このロウレベルがインバータ3
2aによって第2図(へ)に示す如く反転され、そのハ
イレベルの信号がFET20のゲートに加えられる。F
ET20はこのゲートに加えられるインバータ32aの
出力がハイレベルの期間オン状態になる。即ち、図2に
おいてt1〜t2の期間、FET20はオンとなるが、
t2〜t3の期間FET20のゲートに加わる信号レベ
ルはロウとなり、その結果FET20はオフとなってい
る。
When the input levels applied to the OR gate 32 are all low, the output of the OR gate 32 becomes low level as shown in FIG.
2a, the signal is inverted as shown in FIG. 2 (), and the high level signal is applied to the gate of the FET 20. F
The ET 20 is turned on while the output of the inverter 32a applied to this gate is at the high level. That is, in FIG. 2, the FET 20 is turned on during the period from t1 to t2,
The signal level applied to the gate of the FET 20 becomes low during the period from t2 to t3, and as a result, the FET 20 is off.

【0015】次のブランキングパルスが時刻t3におい
て立ち下がると、第2図(ト)に示す検出電流が立ち上
がる。この場合、電源電圧Vinの値が時刻t1〜t3
の期間における値よりより小さく、その結果誤差増幅器
38の出力が大きくて電流検出コンパレータ39の閾値
電流がIth2となったとすると、検出電流がIth2
に達する時刻t4までラッチ回路33のQバー出力はハ
イレベルにならない。即ち、ラッチ回路33のQバー出
力がロウであるt3〜t4の期間は、t1〜t2の期間
より長く、そのt3〜t4の期間FET20はオンとな
っている。更に、時刻t3〜t5の期間より電源電圧V
inの値が小さく、電流検出コンパレータ39の閾値電
流がIth3の場合、期間t5〜t6で示す如くt3〜
t4の期間より長い間、FET20はオンとなってい
る。このように、電源入力端子40に加えられる電圧V
inと基準値Vrに差が有る場合、その差に応じてFE
T20のオン時間を制御して検出電流が一定値になるよ
うに入力電圧Vinの値が制御される。
When the next blanking pulse falls at time t3, the detection current shown in FIG. 2 (g) rises. In this case, the value of the power supply voltage Vin is from time t1 to t3.
If the threshold current of the current detection comparator 39 is Ith2, the detected current is Ith2.
Up to time t4, the Q-bar output of the latch circuit 33 does not become high level. That is, the period from t3 to t4 in which the Q bar output of the latch circuit 33 is low is longer than the period from t1 to t2, and the FET 20 is on during the period from t3 to t4. Further, from the time t3 to t5, the power supply voltage V
When the value of in is small and the threshold current of the current detection comparator 39 is Ith3, t3 to t6 as shown in periods t5 to t6.
The FET 20 is on for a period longer than the period of t4. Thus, the voltage V applied to the power input terminal 40
If there is a difference between in and the reference value Vr, FE is changed according to the difference.
The value of the input voltage Vin is controlled so that the detection current has a constant value by controlling the on-time of T20.

【0016】なお、ブランキングパルスに加えて、電圧
Vinが基準値Vrより低い場合を検出する低電圧検出
回路35,Vinが基準値より高くなるとこれを検出す
る高電圧検出回路36,及び回路が異常に加熱されると
これを検出する異常加熱検出回路37の出力はオアゲー
ト32に夫々加えられている。これらの回路の出力のう
ちの1つでもハイレベルとなると、オアゲート32の出
力はハイレベルとなり、これがインバータ32aにより
反転されてFET20のゲートに加えられる。これによ
り、FET20はオフとなる。
In addition to the blanking pulse, a low voltage detection circuit 35 for detecting the case where the voltage Vin is lower than the reference value Vr, a high voltage detection circuit 36 for detecting this when the voltage Vin is higher than the reference value, and a circuit. The outputs of the abnormal heating detection circuit 37 for detecting abnormal heating are applied to the OR gate 32, respectively. When even one of the outputs of these circuits becomes high level, the output of the OR gate 32 becomes high level, which is inverted by the inverter 32a and added to the gate of the FET 20. As a result, the FET 20 is turned off.

【0017】このように、図1示すスイッチングデバイ
スにおいては外部端子は3個で、小型安価なスイッチン
グデバイスとすることができる。
As described above, the switching device shown in FIG. 1 has three external terminals, and can be made into a small and inexpensive switching device.

【0018】図4は図1のデバイスを用いて構成したス
イッチング電源の一例の回路図である。図4において、
10は図1で説明したパッケージで、このパッケージ内
にマルチソースのMOSFET20と、このFETを制
御する制御回路30が同一チップの半導体集積回路とし
て組み込まれている。40は電源入力端子である。図1
で説明したように、外部端子としては電源入力端子40
及びFET20のドレイン端子Dとソース端子Sの3個
となっている。
FIG. 4 is a circuit diagram of an example of a switching power supply configured by using the device of FIG. In FIG.
Reference numeral 10 denotes the package described in FIG. 1, in which a multi-source MOSFET 20 and a control circuit 30 for controlling the FET are incorporated as a semiconductor integrated circuit on the same chip. 40 is a power input terminal. Figure 1
As described above, the power input terminal 40 is used as the external terminal.
Also, there are three drain terminals D and source terminals S of the FET 20.

【0019】50は商用電源入力端子、60はトランス
で、一次巻線61と二次巻線62及びバイアス巻線63
よりなっている。51は商用電源電圧を全波整流する全
波整流回路、52は平滑回路である。整流平滑された商
用電源電圧の出力端は起動用抵抗53を介してパッケー
ジ10の電源入力端子40に接続されると共に、トラン
ス60の一次巻線61を介してFET20のドレイン端
子Dに加えられている。62a,63aは夫々ダイオー
ド、62b,63bは夫々コンデンサで、ダイオード6
2aとコンデンサ62bはトランス60の二次巻線62
に誘起した電圧を整流平滑し、ダイオード63aとコン
デンサ63bはバイアス巻線62に誘起した電圧を整流
平滑する。バイアス巻線62より得られる直流電圧は電
源入力端子40に加えられている。
Reference numeral 50 is a commercial power supply input terminal, 60 is a transformer, and a primary winding 61, a secondary winding 62, and a bias winding 63.
Has become Reference numeral 51 is a full-wave rectifying circuit for full-wave rectifying the commercial power supply voltage, and 52 is a smoothing circuit. The output end of the rectified and smoothed commercial power supply voltage is connected to the power supply input terminal 40 of the package 10 via the starting resistor 53, and is also applied to the drain terminal D of the FET 20 via the primary winding 61 of the transformer 60. There is. 62a and 63a are diodes, 62b and 63b are capacitors, and the diode 6
2a and the capacitor 62b are the secondary winding 62 of the transformer 60.
The voltage induced in the bias winding 62 is rectified and smoothed by the diode 63a and the capacitor 63b. The DC voltage obtained from the bias winding 62 is applied to the power input terminal 40.

【0020】商用電源入力端子50に加えられた交流電
圧は全波整流回路51,及び平滑回路52により直流電
圧に変換され、その直流電圧はトランス60の一次巻線
61に加えられると共に、起動用抵抗53を介して電源
電圧Vinとして電源入力端子40より制御回路30に
加えられ、これにより図1で説明した如く制御回路30
が起動する。トランス60の一次巻線61にはFET2
0のドレイン・ソース端子D・Sが直列に接続され、こ
のソース端子Sを流れる電流は抵抗21によって検出さ
れる。図1で説明した如く、この検出電流の値が一定に
なるように、FET20のオン時間が制御される。FE
T20がオン・オフすることにより、トランス60の一
次巻線61を流れる電流がオン・オフされる。これによ
り、トランス60の二次巻線62及びバイアス巻線63
に電圧が誘起し、夫々ダイオード62a,63a及びコ
ンデンサ62b,63bによって整流平滑される。二次
巻線62より得られる直流電圧は出力電圧OUTとして
取り出され、バイアス巻線63より得られる直流電圧は
電源電圧Vinとして電源入力端子40に加えられる。
The AC voltage applied to the commercial power input terminal 50 is converted into a DC voltage by the full-wave rectifying circuit 51 and the smoothing circuit 52, and the DC voltage is applied to the primary winding 61 of the transformer 60 and used for starting. It is applied to the control circuit 30 from the power supply input terminal 40 as the power supply voltage Vin via the resistor 53, whereby the control circuit 30 as described in FIG.
Will start. FET2 is provided on the primary winding 61 of the transformer 60.
The drain / source terminals D and S of 0 are connected in series, and the current flowing through the source terminal S is detected by the resistor 21. As described with reference to FIG. 1, the ON time of the FET 20 is controlled so that the value of the detected current becomes constant. FE
When T20 is turned on / off, the current flowing through the primary winding 61 of the transformer 60 is turned on / off. As a result, the secondary winding 62 and the bias winding 63 of the transformer 60 are
A voltage is induced in the rectified and smoothed by the diodes 62a and 63a and the capacitors 62b and 63b, respectively. The DC voltage obtained from the secondary winding 62 is taken out as the output voltage OUT, and the DC voltage obtained from the bias winding 63 is applied to the power supply input terminal 40 as the power supply voltage Vin.

【0021】電源電圧Vinは図1で説明した如く、分
圧抵抗器38bで分圧される。その分圧電圧が誤差増幅
器38において基準値Vrと比較され、その差が小さく
なるように,即ち検出抵抗21に流れるFET20のソ
ース電流が一定値になるように外部端子40に印加され
る電源電圧Vinの値が一定値に制御される。この場
合、一定値に制御された時の電圧Vinの値とトランス
60のバイアス巻線63に生じる電圧はほぼ等しいの
で、バイアス巻線63と二次巻線62との巻数比を適当
にすることにより、二次巻線62の整流平滑回路から所
望の直流電圧OUTを得ることができる。このように、
図1を使用した図4の電源においては、商用電源より絶
縁された直流電圧を得ることができる。しかし、この図
4の電源においては、バイアス巻線63に接続したコン
デンサ63bの両端の電圧は常に端子40に加わえられ
る電源電圧Vinの大きさに制御されるようになってお
り、その為二次巻線62からは一定の直流出力電圧しか
得られないという問題がある。
The power supply voltage Vin is divided by the voltage dividing resistor 38b as described with reference to FIG. The divided voltage is compared with the reference value Vr in the error amplifier 38, and the power supply voltage applied to the external terminal 40 so that the difference becomes small, that is, the source current of the FET 20 flowing through the detection resistor 21 becomes a constant value. The value of Vin is controlled to a constant value. In this case, the value of the voltage Vin when controlled to a constant value and the voltage generated in the bias winding 63 of the transformer 60 are almost equal, so that the turn ratio between the bias winding 63 and the secondary winding 62 should be made appropriate. As a result, the desired DC voltage OUT can be obtained from the rectifying / smoothing circuit of the secondary winding 62. in this way,
In the power supply of FIG. 4 using FIG. 1, a DC voltage isolated from the commercial power supply can be obtained. However, in the power supply of FIG. 4, the voltage across the capacitor 63b connected to the bias winding 63 is always controlled to the magnitude of the power supply voltage Vin applied to the terminal 40. There is a problem that only a constant DC output voltage can be obtained from the secondary winding 62.

【発明が解決しようとする課題】本発明は、このような
問題点を解決するために成されたものであって、その目
的は外部端子に僅かな部品を接続することにより、出力
電圧を階段的に可変する事のできる3端子方式のスイッ
チングデバイスを備えたスイッチング電源を得ることに
ある。
SUMMARY OF THE INVENTION The present invention has been made in order to solve such a problem, and its purpose is to connect a small number of parts to an external terminal so that the output voltage can be stepped. It is to obtain a switching power supply equipped with a three-terminal switching device that can be varied in a variable manner.

【0022】[0022]

【課題を解決するための手段】本発明は、 MOSFE
TとこのMOSFETのオン・オフを制御する制御回路
とが同一チップの半導体集積回路として構成され前記M
OSFETのドレイン端子とソース端子及び前記制御回
路の電源入力端子を外部端子としこの外部端子の電圧が
制御回路により一定電圧に制御されるようにしたスイッ
チングデバイスと、商用電源を整流平滑しその平滑出力
を起動抵抗を介して前記制御回路の電源入力端子に印加
する手段と、前記MOSFETのドレイン端子が直列に
接続されると共に商用電源を整流平滑した電圧が加えら
れる一次巻線と出力電圧を取り出す二次巻線及びバイア
ス巻線よりなり,このバイアス巻線に生じた電圧を整流
平滑しその平滑出力を前記電源入力端子に加えるように
したトランスを備えたスイッチング電源にして、前記二
次巻線より取り出す出力電圧の値を可変する可変手段を
備えたことを特徴としたものである。
The present invention provides a MOSFE
T and a control circuit for controlling the on / off of the MOSFET are configured as a semiconductor integrated circuit of the same chip, and the M
A switching device in which the drain terminal and the source terminal of the OSFET and the power input terminal of the control circuit are used as external terminals, and the voltage of the external terminal is controlled to a constant voltage by the control circuit, and the commercial power supply is rectified and smoothed, and its smoothed output Is connected to the power source input terminal of the control circuit via a starting resistor, the drain terminal of the MOSFET is connected in series, and a voltage obtained by rectifying and smoothing the commercial power source is applied to the primary winding and the output voltage is extracted. A switching power supply comprising a secondary winding and a bias winding, rectifying and smoothing the voltage generated in the bias winding and applying the smoothed output to the power input terminal It is characterized in that a variable means for varying the value of the output voltage to be taken out is provided.

【0023】[0023]

【作用】このような本発明では、外部端子を3端子とし
かつ出力電圧は可変される。
In the present invention as described above, the external terminals are three terminals and the output voltage is variable.

【0024】[0024]

【実施例】図5は本発明に係わるスイッチング電源の一
実施例の回路構成図である。なお、図5において図4と
同一部分は図4と同一符号を付してそれらの再説明は省
略する。図5において70はツェナーダイオードで、こ
のツェナーダイオード素子のアノード極は外部端子40
に接続され、カソード極に起動抵抗53を介して商用電
源50を整流平滑した電圧が加えられると共に、トラン
ス60のバイアス巻線63より得られる電圧の整流平滑
した電圧が加えられるようになっている。図4で説明し
た如く、このスイッチ電源においては外部端子40に印
加される電源電圧Vinの値は一定値に制御され、その
Vinの値に応じた直流出力電圧OUTを得ることがで
きるものである。
FIG. 5 is a circuit diagram of an embodiment of the switching power supply according to the present invention. 5 that are the same as those in FIG. 4 are assigned the same reference numerals as in FIG. 4 and their re-explanation is omitted. In FIG. 5, 70 is a Zener diode, and the anode pole of this Zener diode element is the external terminal 40.
And a voltage obtained by rectifying and smoothing the commercial power supply 50 is applied to the cathode electrode via the starting resistor 53, and a voltage obtained by the bias winding 63 of the transformer 60 is also rectified and smoothed. . As described with reference to FIG. 4, in this switch power supply, the value of the power supply voltage Vin applied to the external terminal 40 is controlled to a constant value, and the DC output voltage OUT corresponding to the value of Vin can be obtained. .

【0025】図5に示すスイッチング電源においては、
バイアス巻線63のコンデンサ63bの両端電圧は常に
外部端子40の電圧にツェナーダイオード70の電圧を
加えた電圧となる。即ち、ダイオード70に適当な値の
ツェナー電圧のものを選択することにより、出力電圧O
UTとしてツェナー電圧に応じて階段的に可変される大
きさの電圧を得ることができる。
In the switching power supply shown in FIG. 5,
The voltage across the capacitor 63b of the bias winding 63 is always the voltage of the external terminal 40 plus the voltage of the Zener diode 70. That is, by selecting the diode 70 having an appropriate Zener voltage, the output voltage O
As the UT, it is possible to obtain a voltage having a magnitude that is stepwise changed according to the Zener voltage.

【0026】図6は本発明に係わるスイッチング電源の
他の実施例の回路構成図である。図5のスイッチング電
源では大きさの異なる出力電圧を得る為にツェナーダイ
オード70を用いたが、図6はツェナーダイオードに変
えてシャントレギュレータ80と抵抗R1,R2を用い
て端子40にオフセットする電圧を作るようにしたもの
である。シャントレギュレータ80のアノードとカソー
ド間の電圧=(R1+R2)/Vrefで求められる。
シャントレギュレータ80はツェナーダイオード70に
比較してツェナー電圧のバラツキが無く、温度特性も良
く、その結果図6のスイッチング電源は図5の電源より
高精度のスイッチング電源を得ることができ。
FIG. 6 is a circuit diagram of another embodiment of the switching power supply according to the present invention. In the switching power supply of FIG. 5, the Zener diode 70 is used in order to obtain output voltages of different magnitudes, but in FIG. 6, the voltage which is offset to the terminal 40 is changed by using the shunt regulator 80 and the resistors R1 and R2 instead of the Zener diode. I made it. The voltage between the anode and the cathode of the shunt regulator 80 = (R1 + R2) / Vref.
The shunt regulator 80 has less variation in Zener voltage than the Zener diode 70 and has good temperature characteristics. As a result, the switching power supply of FIG. 6 can obtain a switching power supply with higher accuracy than the power supply of FIG.

【0027】図7は本発明の更に別の実施例の回路構成
図である。図7において、80はシャントレギュレー
タ、81乃至86は抵抗素子、87はコンデンサ、91
はフォトカプラを構成するフォトトランジスタ、92は
発光ダイオードである。抵抗81の一端はデバイス10
に設けた外部端子40に接続され、他端はA点(起動抵
抗53とダイオード63aとの接続点)に接続されてい
る。この抵抗81にフォトトランジスタ91が並列に接
続されている。
FIG. 7 is a circuit configuration diagram of still another embodiment of the present invention. In FIG. 7, 80 is a shunt regulator, 81 to 86 are resistance elements, 87 is a capacitor, and 91.
Is a phototransistor forming a photocoupler, and 92 is a light emitting diode. One end of the resistor 81 is the device 10
Is connected to the external terminal 40 provided at the other end, and the other end is connected to the point A (the connection point between the starting resistor 53 and the diode 63a). A phototransistor 91 is connected in parallel to the resistor 81.

【0028】抵抗素子84乃至86はトランス60にお
ける二次巻線62より取り出される出力電圧Voutを
分圧する分圧回路を構成し、この分圧回路にシャントレ
ギュレータ80が接続されている。フォトカプラを構成
する発光ダイオード92は抵抗82を介して二次巻線6
2とシャントレギュレータ80のカソード極の間に接続
されている。
The resistance elements 84 to 86 form a voltage dividing circuit for dividing the output voltage Vout taken out from the secondary winding 62 of the transformer 60, and the shunt regulator 80 is connected to this voltage dividing circuit. The light emitting diode 92 forming the photo coupler is connected to the secondary winding 6 via the resistor 82.
2 and the cathode electrode of the shunt regulator 80.

【0029】このような構成の図7のスイッチング電源
においては、前記のようにスイッチングデバイス10に
おける外部端子40は一定の電圧Vinになるように制
御されている。従って、図のA点の電圧はVinに抵抗
81の両端電圧が加わった電圧となり、このA点の電圧
にバイアス巻線63と二次巻線62の巻数比を掛けた電
圧が出力電圧Voutとして取りだされる。ここで、抵
抗81の両端電圧は、シャントレギュレータ80により
抵抗素子84〜86よりなる分圧回路で分圧した出力電
圧Voutと基準電圧Vrefとを比較することにより
その値が制御されるようになっている。即ち、仮に出力
電圧Voutが上昇し、比較電圧が基準電圧Vrefよ
り高くなるとシャントレギュレータ80のカソードに流
れ込む電流が増加し、発光ダイオード92の順電流も増
加することにより、フォトトランジスタ91のコレクタ
電流が増加し、その結果抵抗81の両端電圧が下がり、
出力電圧Voutが下がることになる。
In the switching power supply of FIG. 7 having such a configuration, the external terminal 40 of the switching device 10 is controlled so as to have a constant voltage Vin as described above. Therefore, the voltage at the point A in the figure is a voltage obtained by adding the voltage across the resistor 81 to Vin, and the voltage obtained by multiplying the voltage at the point A by the turn ratio of the bias winding 63 and the secondary winding 62 is the output voltage Vout. Taken out. Here, the voltage across the resistor 81 is controlled by comparing the output voltage Vout divided by the voltage dividing circuit including the resistance elements 84 to 86 by the shunt regulator 80 with the reference voltage Vref. ing. That is, if the output voltage Vout rises and the comparison voltage becomes higher than the reference voltage Vref, the current flowing into the cathode of the shunt regulator 80 increases, and the forward current of the light emitting diode 92 also increases, so that the collector current of the phototransistor 91 increases. Increase, and as a result, the voltage across resistor 81 decreases,
The output voltage Vout will decrease.

【0030】このように、この図7の回路においては分
圧回路の分圧比を変えることにより出力電圧Voutを
変えることができると共に、二次側の出力を検出してA
点の電圧を制御するようにしているので、図5及び図6
の回路より高い精度の出力電圧Voutを得ることがで
きる利点がある。
As described above, in the circuit of FIG. 7, the output voltage Vout can be changed by changing the voltage dividing ratio of the voltage dividing circuit, and the output on the secondary side can be detected.
Since the voltage at the point is controlled,
There is an advantage that the output voltage Vout with higher accuracy can be obtained than the circuit of FIG.

【0031】[0031]

【発明の効果】本発明によれば、外部端子は3個でプリ
ント板への実装が容易なスイッチングデバイスを使用
し、かつ出力電圧を階段的に可変することのできる安価
なスイッチング電源を得ることができる。
According to the present invention, it is possible to obtain an inexpensive switching power supply which has three external terminals and uses a switching device which can be easily mounted on a printed board and which can change the output voltage stepwise. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を説明する為のスイッチングデバイスの
一例の構成図である。
FIG. 1 is a configuration diagram of an example of a switching device for explaining the present invention.

【図2】図1の動作を説明する為の波形図である。FIG. 2 is a waveform diagram for explaining the operation of FIG.

【図3】図1に用いられるラッチ回路の真理値表であ
る。
FIG. 3 is a truth table of the latch circuit used in FIG.

【図4】図1のデバイスを用いて構成したスイッチング
電源の一例の構成図である。
4 is a configuration diagram of an example of a switching power supply configured by using the device of FIG.

【図5】図1のデバイスを用いて構成した本発明に係わ
るスイッチング電源の一実施例の回路構成図である。
5 is a circuit configuration diagram of an embodiment of a switching power supply according to the present invention configured by using the device of FIG.

【図6】図1のデバイスを用いて構成した本発明に係わ
るスイッチング電源の他の実施例の回路構成図である。
FIG. 6 is a circuit configuration diagram of another embodiment of the switching power supply according to the present invention configured by using the device of FIG.

【図7】図1のデバイスを用いて構成した本発明に係わ
るスイッチング電源の更に他の実施例の回路構成図であ
る。
7 is a circuit configuration diagram of still another embodiment of the switching power supply according to the present invention configured by using the device of FIG.

【符号の説明】[Explanation of symbols]

10 パッケージ 20 MOSFET 30 電流制御回路 31 発振回路 32 オアゲート 33 ラッチ回路 36a スイッチ 38 誤差増幅器 38a スイッチ 39 電流検出コンパレータ 40 電源入力端子 50 商用電圧入力端子 60 トランス 70 ツェナーダイオード 80 シャントレギュレータ 91 フォトトランジスタ 92 発光ダイオード 10 package 20 MOSFET 30 current control circuit 31 oscillation circuit 32 OR gate 33 latch circuit 36a switch 38 error amplifier 38a switch 39 current detection comparator 40 power input terminal 50 commercial voltage input terminal 60 transformer 70 Zener diode 80 shunt regulator 91 phototransistor 92 light emitting diode

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】MOSFETとこのMOSFETのオン・
オフを制御する制御回路とが同一チップの半導体集積回
路として構成され前記MOSFETのドレイン端子とソ
ース端子及び前記制御回路の電源入力端子を外部端子と
しこの外部端子の電圧が制御回路により一定電圧に制御
されるようにしたスイッチングデバイスと、商用電源を
整流平滑しその平滑出力を起動抵抗を介して前記制御回
路の電源入力端子に印加する手段と、前記MOSFET
のドレイン端子が直列に接続されると共に商用電源を整
流平滑した電圧が加えられる一次巻線と出力電圧を取り
出す二次巻線及びバイアス巻線よりなり,このバイアス
巻線に生じた電圧を整流平滑しその平滑出力を前記電源
入力端子に加えるようにしたトランスを備えたスイッチ
ング電源にして、前記二次巻線より取り出す出力電圧の
値を可変する可変手段を備えたことを特徴とするスイッ
チング電源。
1. A MOSFET and the on-state of this MOSFET.
A control circuit for controlling off is configured as a semiconductor integrated circuit of the same chip, and the drain terminal and the source terminal of the MOSFET and the power input terminal of the control circuit are external terminals, and the voltage of the external terminal is controlled to a constant voltage by the control circuit. The switching device, the means for rectifying and smoothing the commercial power source, and applying the smoothed output to the power source input terminal of the control circuit through the starting resistor; and the MOSFET.
The drain terminal of is connected in series and consists of a primary winding to which a voltage obtained by rectifying and smoothing the commercial power source is applied, a secondary winding that extracts the output voltage, and a bias winding. The voltage generated in this bias winding is rectified and smoothed. A switching power supply comprising a transformer adapted to apply the smoothed output to the power supply input terminal, and a variable power supply having a varying means for varying a value of an output voltage taken out from the secondary winding.
【請求項2】前記出力電圧の値を可変する可変手段とし
てツェナーダイオードを用い、このツェナーダイオード
を前記制御回路の電源入力端子に接続し、このツェナー
ダイオードに前記トランスのバイアス巻線に生じた電圧
の平滑出力を加えるようにした請求項1記載のスイッチ
ング電源。
2. A Zener diode is used as a varying means for varying the value of the output voltage, the Zener diode is connected to a power supply input terminal of the control circuit, and the voltage generated in the bias winding of the transformer is applied to the Zener diode. 2. The switching power supply according to claim 1, wherein the smoothed output of 1.
【請求項3】前記出力電圧の値を可変する可変手段とし
てシャントレギュレータを用い、このシャントレギュレ
ータを前記制御回路の電源入力端子に接続し、このシャ
ントレギュレータに前記トランスのバイアス巻線に生じ
た電圧の平滑出力を加えるようにした請求項1記載のス
イッチング電源。
3. A shunt regulator is used as a varying means for varying the value of the output voltage, the shunt regulator is connected to a power supply input terminal of the control circuit, and the voltage generated in the bias winding of the transformer is applied to the shunt regulator. 2. The switching power supply according to claim 1, wherein the smoothed output of 1.
【請求項4】前記出力電圧の値を可変する可変手段とし
て前記制御回路の電源入力端子に接続された抵抗素子
と、前記トランスの二次巻線より取り出される出力電圧
の分圧電圧と基準電圧とを比較するシャントレギュレー
タと、及びこのシャントレギュレータによりより制御さ
れるフォトカプラを用い、このフォトカプラにより前記
抵抗素子の値を可変するようにしてなる請求項1記載の
スイッチング電源。
4. A resistance element connected to a power supply input terminal of the control circuit as a variable means for varying the value of the output voltage, a divided voltage of the output voltage taken out from the secondary winding of the transformer, and a reference voltage. 2. The switching power supply according to claim 1, wherein a shunt regulator for comparing with a shunt regulator and a photocoupler controlled by the shunt regulator are used, and the value of the resistance element is changed by the photocoupler.
JP827594A 1994-01-28 1994-01-28 Switching power supply Pending JPH07222440A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP827594A JPH07222440A (en) 1994-01-28 1994-01-28 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP827594A JPH07222440A (en) 1994-01-28 1994-01-28 Switching power supply

Publications (1)

Publication Number Publication Date
JPH07222440A true JPH07222440A (en) 1995-08-18

Family

ID=11688632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP827594A Pending JPH07222440A (en) 1994-01-28 1994-01-28 Switching power supply

Country Status (1)

Country Link
JP (1) JPH07222440A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060119A (en) * 1998-08-10 2000-02-25 Yokogawa Electric Corp Switching power source
JP2007244087A (en) * 2006-03-08 2007-09-20 Shindengen Electric Mfg Co Ltd Switching power supply

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000060119A (en) * 1998-08-10 2000-02-25 Yokogawa Electric Corp Switching power source
JP2007244087A (en) * 2006-03-08 2007-09-20 Shindengen Electric Mfg Co Ltd Switching power supply

Similar Documents

Publication Publication Date Title
CN110401349B (en) Semiconductor device for power control, switching power supply device, and design method therefor
EP0387961B1 (en) A DC-to-AC voltage converter having galvanically separate input and output circuits
US20020145888A1 (en) Switching power supply
US6903912B2 (en) Method for recognition and/or limiting the short-circuit state of a switching converter and switching converter
JPH11275857A (en) Switching power source circuit
JPH09117134A (en) Switching power supply
JPH08317637A (en) Soft start circuit for switching power-supply device
JP3826804B2 (en) Dual power supply system
JP2000209854A (en) Separately excited flyback type switching regulator
JPH07222440A (en) Switching power supply
JP2002374672A (en) Switching power source apparatus
JP3134913B2 (en) Switching device
JP3129364B2 (en) DC-DC converter
JPH11122920A (en) Switching power unit
JPH0315423B2 (en)
JP3161514B2 (en) DC power supply
JPH0654525A (en) Dc/dc converter
JPH09182425A (en) Dc-dc converter
JPH08317650A (en) Switching power-supply apparatus
JPH0357708B2 (en)
JPS6325908Y2 (en)
JP3129036B2 (en) Switching power supply
JPH08280172A (en) Dummy load circuit for switching power unit
JP3139699B2 (en) Switching power supply circuit
JPH0336222Y2 (en)